JP2005339423A - 定電圧回路 - Google Patents

Abstract

【課題】 基準電圧発生回路で発生するノイズを低減でき、しかも電源電圧立ち上がり時の出力電圧の立ち上がりも高速化できるようにした定電圧回路を提供する。
【解決手段】 基準電圧発生回路１と、該基準電圧発生回路１で発生した基準電圧Ｖrefに含まれるノイズを吸収するためのＣＲフィルタ回路２とを具備する定電圧回路において、Ｖccの電源投入時の基準電圧発生回路１の立ち上がりを検出するコンパレータ回路５を設け、該コンパレータ回路５の検出出力により前記電源投入時のみＣＲフィルタ回路２のキャパシタＣ１を急速充電する。
【選択図】 図１

Description

本発明は、基準電圧発生回路を使用した定電圧回路に係り、特に基準電圧に含まれるノイズの吸収と電源投入時の立ち上がりの高速化の双方を同時に図った定電圧回路に関するものである。

バンドギャップ電圧を利用して温度補償を行う基準電圧発生回路を使用した従来の定電圧回路は、図３に示すように、ベースが共通接続されたＮＰＮトランジスタＱ１，Ｑ２、トランジスタＱ１と接地間に接続され且つトランジスタＱ２のエミッタが共通接続点に接続された抵抗Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２のコレクタ電流を供給するカレントミラー接続のＰＮＰトランジスタＱ４，Ｑ５、バッファアンプとして働くＰＮＰトランジスタＱ３からなる基準電圧発生回路１（例えば、特許文献１参照）と、抵抗Ｒ３とキャパシタＣ１からなるＣＲフィルタ回路２とで構成されている。３は出力端子、４は基準電圧ノードである。トランジスタＱ１，Ｑ２の面積比はＮ１：１に設定されている。

この定電圧回路では、トランジスタＱ１，Ｑ２のコレクタにトランジスタＱ４，Ｑ５により同じ電流を供給すると、基準電圧ノード４に得られる基準電圧Ｖrefは、
Ｖref＝Ｖ_BE2＋Ｖ_R2
＝Ｖ_BE2＋２・R₂/R₁・Ｖ_T・ln（N1） (1)
で与えられる。Ｖ_BE2はトランジスタＱ２のベース・エミッタ間電圧、Ｖ_R2は抵抗Ｒ２に発生する電圧、R₂/R₁は抵抗Ｒ１，Ｒ２の抵抗比、Ｖ_Tは負の温度係数を持つサーマル電圧（＝kT/q）、lnは自然対数である。なお、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子の電荷である。

そして、基準電圧Ｖrefが温度変化ｄＴに対して安定化するようにトランジスタＱ１，Ｑ２の面積比Ｎ１や抵抗Ｒ１，Ｒ２の値Ｒ₂，Ｒ₁が設定される。すなわち、
Ｖ_BE2／ｄＴ＋２・R₂/R₁・Ｖ_T・ln（N1）＝０ (2)
となるように条件を設定し、(2)式の左式の第１項（負の温度特性）の温度による変化を第２項（正の温度特性）が打ち消すようにしている。

また、この定電圧回路では、基準電圧Ｖrefに含まれるノイズが抵抗Ｒ３とキャパシタＣ１からなるＣＲフィルタ回路２によって除去され、そのカットオフ周波数ｆｃは、
ｆｃ＝１／（２π・Ｃ₁・Ｒ₃） (3)
となる。Ｃ₁はキャパシタＣ１の容量、Ｒ₃は抵抗Ｒ３の抵抗値である。さらに、電源電圧Ｖccの立ち上がり時の出力電圧Ｖｏ(t)の特性は、ＣＲフィルタ回路２の時定数τ（＝Ｃ₁・Ｒ₃）によって、
Ｖｏ(t)＝Ｖｏ［１−exp（−ｔ/τ）］ (4)
となり、図４に示す特性となる。
特開平１１−４５１２６号公報

ところが、上記した定電圧回路では、ノイズを低減するためにカットオフ周波数ｆｃを下げるには、抵抗Ｒ３又はキャパシタＣ１の値を大きくする必要があるが、このようにすると時定数τが大きくなってしまい、電源電圧Ｖccの立ち上がり時の出力電圧Ｖｏの立ち上がりが遅くなるという問題があった。

本発明の目的は、基準電圧発生回路で発生するノイズを低減でき、しかも電源電圧立ち上がり時の出力電圧の立ち上がりも高速化できるようにした定電圧回路を提供することである。

請求項１にかかる発明は、基準電圧発生回路と、該基準電圧発生回路で発生した基準電圧に含まれるノイズを吸収するためのＣＲフィルタ回路とを具備する定電圧回路において、電源投入時の前記基準電圧発生回路の立ち上がりを検出するコンパレータ回路を設け、該コンパレータ回路の検出出力により前記電源投入時のみ前記ＣＲフィルタ回路のキャパシタを急速充電させることを特徴とする。

請求項２にかかる発明は、請求項１に記載の定電圧回路において、前記基準電圧発生回路は、基準電圧ノードにベースが共通接続された第１導電型の第１，第２のトランジスタと、該第１のトランジスタのエミッタと接地間に直列接続され且つ共通接続点に前記第２のトランジスタのエミッタが接続される第１，第２の抵抗と、前記第１，第２のトランジスタに共通の電流を供給するカレントミラー回路を構成する第２導電型の出力側の第４のトランジスタおよび基準側の第５のトランジスタと、前記第１のトランジスタのコレクタ電圧に応じて前記前記基準電圧ノードにコレクタ電流を供給する第２導電型の第３のトランジスタとを具備し、前記コンパレータ回路は、前記第３のトランジスタのベース・エミッタ間電圧が前記第５のトランジスタのベース・エミッタ間より大きい期間だけ、前記ＣＲフィルタ回路への充電電流を供給することを特徴とする。

請求項３にかかる発明は、請求項２に記載の定電圧回路において、出力電圧の立ち上がり後の前記第３のトランジスタのベース・エミッタ間電圧が前記第５のトランジスタのベース・エミッタ間電圧より小さくなるよう、前記第３のトランジスタの面積を前記第５のトランジスタの面積を設定したことを特徴とする。

本発明によれば、基準電圧発生回路の立ち上がりタイミングをコンパレータ回路で検出してＣＲフィルタ回路のキャパシタへの急速充電を行うので、時定数τの大きなＣＲフィルタ回路を使用してカットオフ周波数を低下させて基準電圧に含まれるノイズ低減を図っても、電源電圧立ち上がり時の出力電圧立ち上がりを高速化することができる。つまり、ノイズ低減と出力電圧立ち上がり高速化の両者を満足させることができる。よって、特にノイズを低減するためにカットオフ周波数の低いＣＲフィルタ回路を使用する場合に効果的である。

図１は本発明の１つの実施例の定電圧回路の構成を示す回路図である。本実施例の定電圧回路では、ベースが共通接続されたＮＰＮトランジスタＱ１，Ｑ２と、トランジスタＱ１と接地間に接続され且つ共通接続点にトランジスタＱ２のエミッタが接続された抵抗Ｒ１，Ｒ２と、トランジスタＱ１，Ｑ２に同じコレクタ電流を供給するカレントミラー接続のＰＮＰトランジスタＱ４，Ｑ５（トランジスタＱ５が基準側、トランジスタＱ４が出力側）と、バッファアンプとして働くＰＮＰトランジスタＱ３とからなる基準電圧発生回路１が構成されている。また、基準電圧ノード４と出力端子３の間には、抵抗Ｒ３とキャパシタＣ１からなるＣＲフィルタ回路２が接続されている。さらに、ＮＰＮトランジスタＱ６，Ｑ７と、カレントミラー接続のＰＮＰトランジスタＱ８，Ｑ９と、定電流源Ｉ２と、、ＰＮＰトランジスタＱ１０とにより、トランジスタＱ１，Ｑ２のコレクタ電圧を比較してキャパシタＣ１への充電電流を供給するコンパレータ回路５が構成されている。トランジスタＱ１，Ｑ２の面積比はＮ１：１に設定され、トランジスタＱ３，Ｑ５の面積比はＮ２：１に設定されている。

さて、電源電圧Ｖccの立ち上がり時は、トランジスタＱ３のコレクタ電流は、トランジスタＱ１，Ｑ２のベースに、および抵抗Ｒ３を介してキャパシタＣ１に流れ込む。そのとき、トランジスタＱ３，Ｑ５のコレクタ電流をＩ_C3，Ｉ_C5、ベース・エミッタ間電圧をＶ_BE3、Ｖ_BE5とすると、通常Ｉ_C3＞Ｉ_C5となるため、Ｖ_BE3＞Ｖ_BE5となる。よって、コンパレータ回路５のトランジスタＱ６はオフし、トランジスタＱ７はオンして、トランジスタＱ１０がオンとなり、そのトランジスタＱ１０のコレクタ電流がキャパシタＣ１に流れ込む。このとき、トランジスタＱ１０のコレクタ電流をＩ_C10、電流源Ｉ２の電流をＩ₂とすると、
Ｉ_C10＝βｐ・Ｉ₂ (5)
となる。βｐはＰＮＰトランジスタの電流増幅率である。

よって、電源電圧Ｖccの立ち上がりの時のキャパシタＣ１への充電電流をＩ₁(t)、抵抗Ｒ３に流れる電流をＩ_R3(t)、抵抗Ｒ３の両端の電圧をＶ_R3(t)とすると、
Ｉ₁(t)＝Ｉ_C10＋Ｉ_R3(t) (6)
Ｉ_R3(t)＝Ｖ_R3(t)／Ｒ３ (7)
となる。この電流Ｉ₁(t)は、コンパレータ回路５がない図３の従来回路の場合の充電電流がＩ_R3(t)のみとなるのに対し、Ｉ_C10だけ大きな電流値であり、このような急速充電により、電源電圧立ち上がり時の出力電圧Ｖｏ(t)の遅延時間を従来回路よりも小さくできる。さらに、この電流Ｉ_C10は(5)式のように定電流源Ｉ２の電流Ｉ₂によって決まる値であり、ＣＲフィルタ回路２を構成するキャパシタＣ１と抵抗Ｒ３の値に関係なく設定することができるので、ＣＲフィルタ回路２のカットオフ周波数ｆｃに影響を与えない。

本実施例の定電圧回路の出力電圧Ｖｏ(t)の立ち上がり特性を図２に示す。電流Ｉ_C10は電流Ｉ_R3(t)が出力電圧の立ち上がりとともに減少するため、電流Ｉ_C3も減少するので、Ｖ_BE3＝Ｖ_BE5となる時刻ｔ１まで流れる。Ｖ_BE3＜Ｖ_BE5となった時刻ｔ１以降では、コンパレータ回路５のトランジスタＱ６はオン、トランジスタＱ７はオフとなり、トランジスタＱ１０がオフとなるため、充電電流Ｉ₁(t)は抵抗Ｒ３を流れるＩ_R3(t)のみとなり、出力電圧Ｖｏ(t)は時定数τに従って立ち上がることになる。

また、出力電圧Ｖｏ(t)が完全に立ち上がった後では、基準電圧Ｖrefの変動や素子の不均一性などによりコンパレータ回路５のトランジスタＱ１０から出力端子３に電流が流れ込むことがないように、トランジスタＱ３のベース・エミッタ間電圧Ｖ_BE3とトランジスタＱ５のベース・エミッタ間電圧Ｖ_BE5との間にオフセット電圧ΔＶを持たせる必要がある。すなわち、Ｖ_BE3＜Ｖ_BE5が保持できるように、トランジスタＱ３，Ｑ５のエミッタ面積比をそれぞれの電流比に応じて適切な値Ｎ２：１に設定し、通常動作においてコンパレータ回路５が定電圧回路の特性に影響を及ぼさないようにする。

なお、基準電圧発生回路１で発生するノード４の基準電圧Ｖrefは、前述したように温度特性を持たない電圧であり、この基準電圧Ｖrefに含まれるノイズがＣＲフィルタ回路２で吸収されて、ノイズ低減された安定化電圧が出力端子３に得られる。

本発明の定電圧回路の回路図である。 図１の定電圧回路の出力電圧特性図である。 従来の定電圧回路の回路図である。 図３の定電圧回路の出力電圧特性図である。

符号の説明

１：基準電圧発生回路
２：ＣＲフィルタ回路
３：出力端子
４：基準電圧ノード
５：コンパレータ回路

Claims (3)

1. 基準電圧発生回路と、該基準電圧発生回路で発生した基準電圧に含まれるノイズを吸収するためのＣＲフィルタ回路とを具備する定電圧回路において、
   電源投入時の前記基準電圧発生回路の立ち上がりを検出するコンパレータ回路を設け、該コンパレータ回路の検出出力により前記電源投入時のみ前記ＣＲフィルタ回路のキャパシタを急速充電させることを特徴とする定電圧回路。
2. 請求項１に記載の定電圧回路において、
   前記基準電圧発生回路は、基準電圧ノードにベースが共通接続された第１導電型の第１，第２のトランジスタと、該第１のトランジスタのエミッタと接地間に直列接続され且つ共通接続点に前記第２のトランジスタのエミッタが接続される第１，第２の抵抗と、前記第１，第２のトランジスタに共通の電流を供給するカレントミラー回路を構成する第２導電型の出力側の第４のトランジスタおよび基準側の第５のトランジスタと、前記第１のトランジスタのコレクタ電圧に応じて前記前記基準電圧ノードにコレクタ電流を供給する第２導電型の第３のトランジスタとを具備し、
   前記コンパレータ回路は、前記第３のトランジスタのベース・エミッタ間電圧が前記第５のトランジスタのベース・エミッタ間より大きい期間だけ、前記ＣＲフィルタ回路への充電電流を供給することを特徴とする定電圧回路。
3. 請求項２に記載の定電圧回路において、
   出力電圧の立ち上がり後の前記第３のトランジスタのベース・エミッタ間電圧が前記第５のトランジスタのベース・エミッタ間電圧より小さくなるよう、前記第３のトランジスタの面積を前記第５のトランジスタの面積を設定したことを特徴とする定電圧回路。

Images