JP2009020550A - 急速充電回路 - Google Patents
急速充電回路 Download PDFInfo
- Publication number
- JP2009020550A JP2009020550A JP2007180509A JP2007180509A JP2009020550A JP 2009020550 A JP2009020550 A JP 2009020550A JP 2007180509 A JP2007180509 A JP 2007180509A JP 2007180509 A JP2007180509 A JP 2007180509A JP 2009020550 A JP2009020550 A JP 2009020550A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- reference voltage
- resistor
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
【課題】電圧出力回路において立ち上がりの時間を短縮する。
【解決手段】第1抵抗部となる抵抗R1,R3と第2抵抗部となる抵抗R2とコンデンサCを備え、コンデンサCを充電することによって出力電圧V1を得る電圧出力回路において、コンデンサCを第1抵抗部を介して電圧源Vccから充電する。このとき、基準電圧V2と出力電圧V1とを比較し、出力電圧V1が基準電圧V2以上の場合における第1抵抗部の抵抗値を、基準電圧V2が出力電圧V1より小さい場合における第1抵抗部の抵抗値よりも大きく設定すると共に、出力電圧V1が基準電圧V2以上となった場合に基準電圧V2をより小さな値に変更する。
【選択図】図1
【解決手段】第1抵抗部となる抵抗R1,R3と第2抵抗部となる抵抗R2とコンデンサCを備え、コンデンサCを充電することによって出力電圧V1を得る電圧出力回路において、コンデンサCを第1抵抗部を介して電圧源Vccから充電する。このとき、基準電圧V2と出力電圧V1とを比較し、出力電圧V1が基準電圧V2以上の場合における第1抵抗部の抵抗値を、基準電圧V2が出力電圧V1より小さい場合における第1抵抗部の抵抗値よりも大きく設定すると共に、出力電圧V1が基準電圧V2以上となった場合に基準電圧V2をより小さな値に変更する。
【選択図】図1
Description
本発明は、バイアス電圧源のオペアンプ等の動作点を決定するためのコンデンサの急速充電回路に関する。
従来の電圧出力回路は、図4に示すように、電圧源Vccを抵抗R1,R2で分割して抵抗R2の端子電圧を供給する基本構成としている。一般的に、使用電圧源電圧の範囲が広い場合、内部のアンプ等の動作点を決めるため、バイアス電圧源は電圧源Vccを利用して抵抗分割により所定の出力電圧V1を発生させることが多い。この場合、電圧変動(電圧源リップル)が抵抗を介して伝わってしまうおそれがある。そこで、コンデンサCを並列に設けて、変動分をコンデンサCにより吸収する方法が用いられている。ただし、コンデンサCを付加することによって電圧の立ち上がりが遅くなってしまうため、回路の立ち上げ初期にコンデンサCを急速充電して立ち上がりを早めることが一般的である。
急速充電する場合、立ち上がりの初期段階のみにおいて動作させ、定常状態となった後は急速充電回路をオフさせておく必要がある。従来回路では、図4に示すように、コンパレータを利用し、基準電圧V2と出力電圧V1とを比較し、急速充電状態と定常状態とを切り替えている。
基準電圧V2は、抵抗R4,R5により電圧源電圧Vccを分割したときの抵抗R5の端子電圧となっている。電圧源VccからコンデンサCへの充電初期には、コンデンサCの端子電圧は基準電圧V2よりも低いので、コンパレータのトランジスタQ1がオン状態となり、トランジスタQ4もオン状態、トランジスタQ3もオン状態となる。これにより、抵抗R1は抵抗R3と並列接続された状態となり、電圧源からコンデンサCまでの経路の抵抗値はR1・R3/(R1+R3)となりコンデンサCへの急速充電が行われる。
コンデンサCへの充電が進むと、コンデンサCの充電電圧が基準電圧V2よりも大きくなり、コンパレータのトランジスタQ1がオフ状態となる。それに伴ってトランジスタQ4もオフ状態、及び、トランジスタQ3もオフ状態となる。したがって、電圧源VccとコンデンサCの間は抵抗R1のみで接続された状態となり、最終的にコンデンサCの端子電圧は抵抗R1,R2で電圧源電圧Vccを分圧した値となる。
上記電圧出力回路では、立ち上がり初期段階のみにおいて急速充電回路を動作させ、定常状態では動作させないようにする必要がある。そこで、バイアス電圧源V1が所定の電圧(抵抗R1,R2の抵抗分割比で決定される定格電圧)の70%程度に達したなら、急速充電を停止するように抵抗R4,R5の抵抗値を設定してコンパレータ用基準電圧V2を設定している。
急速充電が終了した後は、抵抗R1を介してコンデンサCがゆっくりと充電されるので、電圧V1が所望の電圧に達するまでに時間がかかってしまうという問題が生ずる。その結果、動作点が最適なところとならず、アンプ等の性能を最大限に引き出すまでの時間が長くなってしまっていた。
本発明は、上記課題を鑑み、立ち上がりの時間を短縮した急速充電回路を提供することを目的とする。
本発明の1つの態様は、第1抵抗部を介して電圧源に接続されたコンデンサを備え、前記コンデンサの出力電圧を出力する電圧出力回路、の前記コンデンサを前記第1抵抗部を介して前記電圧源から充電する急速充電回路であって、前記第1抵抗部は、第1の抵抗値と、前記第1の抵抗値よりも低い第2の抵抗値と、に変更可能であり、第1の基準電圧よりも大きい第2の基準電圧と前記出力電圧とを比較し、前記出力電圧と前記第2の基準電圧との差が所定値以上の場合、前記第1抵抗部の抵抗値を前記第2の抵抗値に設定し、前記出力電圧と前記第2の基準電圧との差が前記所定値より小さくなった場合に、前記第2の基準電圧から前記第1の基準電圧に変化させて前記出力電圧と比較することを特徴とする。
これにより、前記コンデンサへの急速充電状態から低速充電状態へ移行させることができるとともに、急速充電状態から低速充電状態への移行が一旦行われた後は前記基準電圧を下げて急速充電状態へ誤って戻ることを防ぐことができる。
例えば、前記電圧源を抵抗分割して前記第1の基準電圧または前記第2の基準電圧を発生させる第3抵抗部と第4抵抗部と、前記第1の基準電圧または前記第2の基準電圧と前記出力電圧とを比較するコンパレータと、スイッチの開閉により前記第4抵抗部の抵抗値を変化させるスイッチング素子と、を備え、前記コンパレータは、前記出力電圧と前記第2の基準電圧との差が前記所定値より小さくなった場合に、当該スイッチング素子を動作させて前記第4抵抗部の抵抗値を変化させて、前記第2の基準電圧から前記第1の基準電圧に変化させて前記出力電圧と比較する。
また、例えば、スイッチの開閉により前記第1抵抗部の抵抗値を変化させるスイッチング素子をさらに備え、前記コンパレータは、前記出力電圧が前記第1の基準電圧以下となった場合に当該スイッチング素子を動作させて前記第1抵抗部の抵抗値を前記第2の抵抗値に変化させる。これにより、前記コンデンサへの急速充電状態から低速充電状態へ移行させることができる。
本発明によれば、電圧出力回路において立ち上がりの時間を短縮できる。その結果、アンプ等の性能を最大限に引き出せる動作点に早く達することができる。
<構成>
本発明の実施の形態における急速充電回路100は、図1に示すように、抵抗R1〜R6、トランジスタQ1〜Q4、電流源SI及びコンデンサCを含んで構成される。
本発明の実施の形態における急速充電回路100は、図1に示すように、抵抗R1〜R6、トランジスタQ1〜Q4、電流源SI及びコンデンサCを含んで構成される。
抵抗R1,R2,R3は、電圧源Vccを抵抗分割して出力電圧V1として出力する。抵抗R1の一端は電圧源Vccに接続され、他端は抵抗R2の一端と接続される。抵抗R2の他端は接地される。トランジスタQ3のコレクタは電圧源Vccに接続され、エミッタは抵抗R3の一端に接続される。抵抗R3の他端は抵抗R1と抵抗R2との接続点に接続される。ここで、抵抗R1と抵抗R3の並列回路が第1抵抗部を構成し、抵抗R2が第2抵抗部を構成する。抵抗R1と抵抗R2との接続点から出力電圧V1がアンプ等の外部回路へ供給される。
コンデンサCの一端は抵抗R1と抵抗R2との接続点に接続され、他端は接地される。コンデンサCは、電圧源Vccから流れ込む電流によって充電され、電圧源Vccが変動した際に、電圧源Vccの変動に伴って出力電圧V1が変動してしまうことを防ぐために設けられる。
抵抗R4,R5,R6は、電圧源Vccを抵抗分割して基準電圧V2を生成する回路を構成する。抵抗R4は第3抵抗部を構成し、抵抗R5,R6は第4抵抗部を構成する。抵抗R4の一端は電圧源Vccに接続され、他端は抵抗R5の一端に接続される。また、抵抗R5の他端は抵抗R6の一端に接続される。さらに、抵抗R6の他端は接地される。抵抗R4と抵抗R5との接続点から基準電圧V2が得られる。
電流源SI及びトランジスタQ1,Q2はコンパレータを構成する。電圧源SIはトランジスタQ1,Q2のコレクタに接続される。トランジスタQ1,Q2のエミッタは、それぞれ別の抵抗を介して接地される。トランジスタQ1のベースは抵抗R1と抵抗R2との接続点に接続される。これにより、トランジスタQ1のベースには出力電圧V1が入力される。トランジスタQ2のベースは抵抗R4と抵抗R5との接続点に接続される。これにより、トランジスタQ2のベースには基準電圧V2が入力される。また、トランジスタQ1のエミッタにはトランジスタQ4のベースが接続され、トランジスタQ2のエミッタにはトランジスタQ5のベースが接続される。
トランジスタQ4のコレクタは抵抗を介して電圧源Vccに接続され、エミッタは接地される。トランジスタQ4のコレクタはさらにトランジスタQ3のベースに接続される。トランジスタQ4がオフ状態であればトランジスタQ3のベースには電圧源Vccが印加されトランジスタQ3はオフ状態となり、トランジスタQ4がオン状態であればトランジスタQ3のベースには電圧源Vccよりも低い電圧が印加されトランジスタQ3はオン状態となる。トランジスタQ3がオン状態であれば抵抗R3が抵抗R1に並列に接続された状態となり第1抵抗部の抵抗値はR1・R3/(R1+R3)となる(但し、トランジスタQ3のオン抵抗は無視できるものとする)。トランジスタQ3がオフ状態であれば抵抗R3は抵抗R1から切り離された状態となり第1抵抗部の抵抗値はR1となる。すなわち、トランジスタQ4及びQ3は、第1抵抗部の抵抗値を変更するためのスイッチ素子として機能する。
また、トランジスタQ5のコレクタは抵抗R5と抵抗R6との接続点に接続され、エミッタは接地される。トランジスタQ5がオン状態であれば抵抗R6をバイパスして抵抗R5の一端が接地され、基準電圧V2は(R4+R5)Vcc/R4となる。(但し、トランジスタQ5のオン抵抗は無視できるものとする)。トランジスタQ5がオフ状態であれば抵抗R6はバイパスされず、基準電圧V2は(R4+R5+R6)Vcc/R4となる。すなわち、トランジスタQ5は、第4抵抗部の抵抗値を変更するためのスイッチ素子として機能する。
<回路起動時>
以下、本実施の形態における急速充電回路100の起動時について説明する。起動開始前にはコンデンサCは充電されていないものとする。図2は、急速充電回路100の起動時におけるコンデンサCの端子電圧の変化を示すグラフである。横軸は時間を示し、縦軸はコンデンサCの端子電圧の変化を示す。また、図2のグラフ中、実線が本実施の形態の急速充電回路100におけるコンデンサCの充電状況を示し、破線が従来の急速充電回路におけるコンデンサCの充電状況を示している。
以下、本実施の形態における急速充電回路100の起動時について説明する。起動開始前にはコンデンサCは充電されていないものとする。図2は、急速充電回路100の起動時におけるコンデンサCの端子電圧の変化を示すグラフである。横軸は時間を示し、縦軸はコンデンサCの端子電圧の変化を示す。また、図2のグラフ中、実線が本実施の形態の急速充電回路100におけるコンデンサCの充電状況を示し、破線が従来の急速充電回路におけるコンデンサCの充電状況を示している。
電圧源Vccが急速充電回路100に印加されるとコンデンサCへ充電が開始される。起動初期においてコンデンサCは充電されていないので、トランジスタQ1がオン状態、トランジスタQ2がオフ状態となる。すなわち、トランジスタQ1のエミッタに流れる電流がトランジスタQ2のエミッタに流れる電流よりも大きくなる。これに伴って、トランジスタQ5はオフ状態となり、トランジスタQ4はオン状態となる。トランジスタQ5がオフ状態のとき、基準電圧V2は(R4+R5+R6)Vcc/R4となる。また、トランジスタQ4がオン状態のとき、トランジスタQ3もオン状態となり第1抵抗部の抵抗値はR1・R3/(R1+R3)となる。したがって、抵抗R1及び抵抗R3の両方を介してコンデンサCに急速な充電が行われる。
コンデンサCへの充電が進行すると、出力電圧V1が上昇してくる。出力電圧V1が基準電圧V2(=(R4+R5+R6)Vcc/R4)に近づき、コンパレータのトランジスタQ2がオン状態となる。これにより、トランジスタQ5もオン状態となり、基準電圧V2は(R4+R5+R6)Vcc/R4から(R4+R5)Vcc/R4へとより小さな値に変化する。
基準電圧V2が小さくなり、出力電圧V1が上昇すると、トランジスタQ1はオフ状態となる。これによってトランジスタQ4もオフ状態となり、トランジスタQ3もオフ状態となる。これにより、抵抗R3が抵抗R1から切り離され、第1抵抗部の抵抗値はR1となる。すなわち、コンデンサCには抵抗R1のみを介して充電が行われようになり、急速充電状態から低速充電状態へと移行する。その後は、出力電圧V1が所定値(R2/(R1+R2))より小さければコンデンサCへ抵抗R1のみを介して充電が行われ、所定値(R2/(R1+R2))以上であればコンデンサCから抵抗R2を介して放電が行われ、出力電圧V1がほぼ所定値(R2/(R1+R2))に維持される。
なお、抵抗R4,R5,R6は、トランジスタQ5がオフ状態の時の基準電圧V2=(R4+R5+R6)Vcc/R4が出力電圧V1の定格値の80%以上となるように設定することが好適である。このような構成とすることにより、従来の急速充電回路よりも高い充電電圧(出力電圧V1の定格値の80%)まで急速充電を行うことが可能である。また、トランジスタQ5がオン状態の時の基準電圧V2=(R4+R5)Vcc/R4が出力電圧V1の定格値の70%以下となるように設定することが好適である。これにより、急速充電状態から低速充電状態へと一旦移行した後は、出力電圧V1が定格値の70%以下にまで低下しない限り急速充電状態へと戻ることがなくなる。
また、本発明の基本的な思想は、出力電圧V1が基準電圧V2以上となった場合に基準電圧V2をより小さな値に変更することにある。そこで、図3に示すように、急速充電回路102のような構成としてもよい。この場合、トランジスタQ5がオフ状態のときにはトランジスタQ6はオン状態となり抵抗R4と抵抗R6とが並列接続されて基準電圧V2が高く設定され、トランジスタQ5がオン状態になるとトランジスタQ6がオフ状態となり抵抗R4と抵抗R6とが切り離されて基準電圧V2が低く設定される。このように、回路構成を変更しても同様に作用・効果を得ることができる。
100,102 急速充電回路、C コンデンサ、Q1〜Q6 トランジスタ、R1〜R6 抵抗、SI 電流源。
Claims (3)
- 第1抵抗部を介して電圧源に接続されたコンデンサを備え、前記コンデンサの出力電圧を出力する電圧出力回路、の前記コンデンサを前記第1抵抗部を介して前記電圧源から充電する急速充電回路であって、
前記第1抵抗部は、第1の抵抗値と、前記第1の抵抗値よりも低い第2の抵抗値と、に変更可能であり、
第1の基準電圧よりも大きい第2の基準電圧と前記出力電圧とを比較し、前記出力電圧と前記第2の基準電圧との差が所定値以上の場合、前記第1抵抗部の抵抗値を前記第2の抵抗値に設定し、
前記出力電圧と前記第2の基準電圧との差が前記所定値より小さくなった場合に、前記第2の基準電圧から前記第1の基準電圧に変化させて前記出力電圧と比較することを特徴とする急速充電回路。 - 請求項1に記載の急速充電回路であって、
前記電圧源を抵抗分割して前記第1の基準電圧または前記第2の基準電圧を発生させる第3抵抗部と第4抵抗部と、
前記第1の基準電圧または前記第2の基準電圧と前記出力電圧とを比較するコンパレータと、
スイッチの開閉により前記第4抵抗部の抵抗値を変化させるスイッチング素子と、を備え、
前記コンパレータは、前記出力電圧と前記第2の基準電圧との差が前記所定値より小さくなった場合に、当該スイッチング素子を動作させて前記第4抵抗部の抵抗値を変化させて、前記第2の基準電圧から前記第1の基準電圧に変化させて前記出力電圧と比較することを特徴とする急速充電回路。 - 請求項2に記載の急速充電回路であって、
スイッチの開閉により前記第1抵抗部の抵抗値を変化させるスイッチング素子をさらに備え、
前記コンパレータは、前記出力電圧が前記第1の基準電圧以下となった場合に当該スイッチング素子を動作させて前記第1抵抗部の抵抗値を前記第2の抵抗値に変化させることを特徴とする急速充電回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180509A JP2009020550A (ja) | 2007-07-10 | 2007-07-10 | 急速充電回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007180509A JP2009020550A (ja) | 2007-07-10 | 2007-07-10 | 急速充電回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009020550A true JP2009020550A (ja) | 2009-01-29 |
Family
ID=40360165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007180509A Pending JP2009020550A (ja) | 2007-07-10 | 2007-07-10 | 急速充電回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009020550A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190435A (ja) * | 1995-01-05 | 1996-07-23 | Sony Corp | 安定化電源回路 |
JP2005327035A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 起動回路及び電源回路 |
JP2005339423A (ja) * | 2004-05-31 | 2005-12-08 | New Japan Radio Co Ltd | 定電圧回路 |
-
2007
- 2007-07-10 JP JP2007180509A patent/JP2009020550A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190435A (ja) * | 1995-01-05 | 1996-07-23 | Sony Corp | 安定化電源回路 |
JP2005327035A (ja) * | 2004-05-13 | 2005-11-24 | Sony Corp | 起動回路及び電源回路 |
JP2005339423A (ja) * | 2004-05-31 | 2005-12-08 | New Japan Radio Co Ltd | 定電圧回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3818231B2 (ja) | 電源回路 | |
JP2010146526A (ja) | 基準電圧発生回路 | |
JP2012059050A (ja) | レギュレータ及びdc/dcコンバータ | |
JP6376961B2 (ja) | Dc/dcコンバータ | |
JP2010178438A (ja) | スイッチング電源制御回路 | |
JP2010279188A (ja) | 過電流保護回路 | |
JP2006121448A (ja) | 電流源回路 | |
JP5637096B2 (ja) | バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路 | |
JP5123679B2 (ja) | 基準電圧生成回路及びその起動制御方法 | |
JP2012164195A (ja) | 定電圧回路 | |
JP4439974B2 (ja) | 電源電圧監視回路 | |
JP2009147495A (ja) | 負荷制御装置 | |
JP2006325339A (ja) | 電源制御回路 | |
JP2006119029A (ja) | チャージアンプ回路 | |
JP2008099481A (ja) | チャージポンプ回路 | |
JP3680784B2 (ja) | 電源回路 | |
JP5433510B2 (ja) | 電源電圧監視回路 | |
JP2006295362A (ja) | 電圧制御発振回路用の印加電圧制御回路 | |
JP2009020550A (ja) | 急速充電回路 | |
JP3675371B2 (ja) | 電圧レギュレータ | |
JP6038481B2 (ja) | 電源回路 | |
JP4374254B2 (ja) | バイアス電圧発生回路 | |
JP2008015779A (ja) | 定電流源回路および電源回路 | |
JP5144292B2 (ja) | スイッチング電源回路及びそれを備えた車両 | |
JP6421707B2 (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100630 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110601 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120508 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |