JP2006119029A

JP2006119029A - チャージアンプ回路

Info

Publication number: JP2006119029A
Application number: JP2004308195A
Authority: JP
Inventors: Takao Tsuruhara; 貴男鶴原; Hajime Ito; 一伊藤
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-10-22
Filing date: 2004-10-22
Publication date: 2006-05-11
Anticipated expiration: 2024-10-22
Also published as: DE102005050391A1; US7265616B2; JP4534714B2; US20060087370A1; DE102005050391B4

Abstract

【課題】チャージアンプ回路において、自励発振が始まるまでに要する時間を短縮すると共に、特性の悪化を防止する。
【解決手段】本発明のチャージアンプ回路１は、ジャイロセンサ２から出力された信号をＣＶ変換する機能を有し、オペアンプ３とフィードバックＭＯＳ抵抗１３とを備えてなるものにおいて、電源投入時には、前記フィードバックＭＯＳ抵抗１３を低抵抗とし、その後、前記フィードバックＭＯＳ抵抗１３を高抵抗とするように構成したものである。この構成の場合、電源投入時には、フィードバックＭＯＳ抵抗１３が低抵抗であるから、自励発振が始まるまでに要する時間を短縮できる。そして、その後、フィードバックＭＯＳ抵抗１３が高抵抗になるから、出力が安定し、特性の悪化を防止することができる。
【選択図】図１

Description

本発明は、ジャイロセンサから出力された信号をＣＶ変換する機能を有するチャージアンプ回路に関する。

ジャイロセンサと、このジャイロセンサから出力された信号を信号処理する信号処理回路とを１つの半導体チップに作りこむように構成されたマイクロジャイロの一例として、特許文献１が知られている。このマイクロジャイロには、ジャイロセンサから出力された信号をＣＶ変換するチャージアンプ回路が設けられている。このチャージアンプ回路は、オペアンプと、このオペアンプの出力を安定させる高抵抗（例えば５００ＭΩ程度）のフィードバック抵抗とを備えている。

そして、高抵抗の抵抗をＩＣ（半導体チップ）内に設けるためには、ＭＯＳ抵抗を用いることが一般的であることから、上記高抵抗のフィードバック抵抗をＭＯＳ抵抗で構成している。
IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL.37 NO.12中の「Single-Chip Surface Micromachined Integrated GyroscopeWith50°/ｈ Allan Deviation」

このような構成のジャイロセンサ用のチャージアンプ回路においては、フィードバックＭＯＳ抵抗が高抵抗であるため、電源を投入してから、出力が安定するまでに要する時間、即ち、自励発振が始まるまでに要する時間が長いという問題点があった。この場合、フィードバックＭＯＳ抵抗の抵抗値を低くすれば、自励発振が始まるまでに要する時間を短縮できるが、特性が悪化してしまう（出力が不安定になる）という不具合が発生する。

そこで、本発明の目的は、自励発振が始まるまでに要する時間を短縮できると共に、特性の悪化を防止することができるチャージアンプ回路を提供するにある。

本発明のチャージアンプ回路は、ジャイロセンサから出力された信号をＣＶ変換する機能を有し、オペアンプとフィードバックＭＯＳ抵抗とを備えてなるチャージアンプ回路において、電源投入時には前記フィードバックＭＯＳ抵抗を低抵抗とし、その後、前記フィードバックＭＯＳ抵抗を高抵抗とするように構成したところに特徴を有する。この構成の場合、電源投入時には、フィードバックＭＯＳ抵抗が低抵抗であるから、自励発振が始まるまでに要する時間を短縮できる。そして、その後、フィードバックＭＯＳ抵抗が高抵抗になるから、出力が十分に安定になり、特性の悪化を防止することができる。

また、上記構成の場合、前記フィードバックＭＯＳ抵抗の抵抗値を設定するための構成として、トランジスタ及びこのトランジスタに接続された定電流源を備え、この定電流源の電流値を可変させることにより、前記フィードバックＭＯＳ抵抗の抵抗値を可変させるように構成することが好ましい。更に、この構成においては、前記定電流源として、前記フィードバックＭＯＳ抵抗を低抵抗とする低抵抗作成用定電流源と、前記フィードバックＭＯＳ抵抗を高抵抗とする高抵抗作成用定電流源とを備え、前記トランジスタに前記低抵抗作成用定電流源または前記高抵抗作成用定電流源を切替接続可能なように構成することがより一層好ましい。

更にまた、前記定電流源を、抵抗及びこの抵抗に並列接続されたキャパシタからなる時定数回路で構成することが良い構成である。

以下、本発明の第１の実施例について、図１を参照しながら説明する。図１は、本実施例のチャージアンプ回路１を示す電気回路図である。このチャージアンプ回路１は、ジャイロセンサ２から出力された信号をＣＶ変換する機能を有している。

図１に示すように、チャージアンプ回路１のオペアンプ３の反転入力端子４は、ジャイロセンサ２の一方の端子に接続されている。上記ジャイロセンサ２の他方の端子は、直流電圧端子５に接続されている。この直流定電圧端子５は、例えば１６Ｖの直流電圧をジャイロセンサ２に供給する電圧端子である。オペアンプ３の非反転入力端子６は、直流定電圧端子７に接続されており、この直流定電圧端子７は例えば１／２Ｖｃｃを供給する電圧端子である。

また、オペアンプ３の反転入力端子４と出力端子８との間には、キャパシタ９が接続されている。

更に、オペアンプ３の反転入力端子４と出力端子８との間には、２個のＰＭＯＳトランジスタ１０、１１が直列に接続されている。これら２個のＰＭＯＳトランジスタ１０、１１の中間接続点と、直流定電圧端子７との間には、キャパシタ１２が接続されている。この構成の場合、ＰＭＯＳトランジスタ１０、１１に定電流（後述する定電流源１６または１７から供給される定電流）を流すことによって、フィードバックＭＯＳ抵抗１３が構成されている。

そして、２個のＰＭＯＳトランジスタ１０、１１のゲートは、ＰＭＯＳトランジスタ１４のゲート及びドレインに接続されている。このＰＭＯＳトランジスタ１４のソースは、直流定電圧端子７に接続されている。更に、ＰＭＯＳトランジスタ１４のドレインは、切替スイッチ１５の共通接点ｃに接続されている。切替スイッチ１５の一方の接点ａには、第１の定電流源１６の一端が接続されており、この第１の定電流源１６の他端は接地されている。

また、切替スイッチ１５の他方の接点ｂには、第２の定電流源１７の一端が接続されており、この第２の定電流源１７の他端は接地されている。

この構成の場合、切替スイッチ１５の接点間（ｃ−ａ）がオンの状態では、第１の定電流源１６がＰＭＯＳトランジスタ１４に接続される構成となり、この接続状態では、上記フィードバックＭＯＳ抵抗１３の抵抗値が例えば５０ＭΩ程度となるように構成されている。即ち、第１の定電流源１６の電流値は、フィードバックＭＯＳ抵抗１３の抵抗値が例えば５０ＭΩ程度となるような値である。

これに対して、切替スイッチ１５の接点間（ｃ−ｂ）オンの状態では、第２の定電流源１７がＰＭＯＳトランジスタ１４に接続される構成となり、この接続状態では、上記フィードバックＭＯＳ抵抗１３の抵抗値が例えば５００ＭΩ程度となるように構成されている。即ち、第２の定電流源１７の電流値は、フィードバックＭＯＳ抵抗１３の抵抗値が例えば５００ＭΩ程度となるような値である。

尚、上記切替スイッチ１５の切替動作は、図示しない制御回路からの制御信号によって実行されるように構成されている。上記制御回路は、チャージアンプ回路１と同じチップ上に形成されている。

次に、上記構成のチャージアンプ回路１の動作について説明する。電源投入前の状態では、切替スイッチ１５の接点（ｃ−ａ）間をオンとしており、第１の定電流源１６がＰＭＯＳトランジスタ１４に接続されている。この接続状態では、フィードバックＭＯＳ抵抗１３の抵抗値が５０ＭΩ程度となるように構成されている。

そして、上記接続状態で、電源を投入すると、フィードバックＭＯＳ抵抗１３の抵抗値が５０ＭΩ程度、即ち、低抵抗であるから、チャージアンプ回路１は比較的短時間で自励発振して安定する。この後（電源投入後、設定時間が経過した後）、切替スイッチ１５を接点（ｃ−ｂ）間をオンに切り替えると、第２の定電流源１７がＰＭＯＳトランジスタ１４に接続されるようになる。この接続状態では、フィードバックＭＯＳ抵抗１３の抵抗値が５００ＭΩ程度、即ち、高抵抗となるから、チャージアンプ回路１の特性は、従来構成と同程度に安定するようになる。

従って、本実施例によれば、電源投入時には、フィードバックＭＯＳ抵抗１３を低抵抗とし、その後、フィードバックＭＯＳ抵抗１３を高抵抗とするように構成したので、チャージアンプ回路１は短時間で自励発振し、しかも、従来構成と同程度に十分安定するという特性を有する。ここで、本発明者らの実験によると、例えば０．５秒程度で自励発振した（尚、従来構成では、２〜３秒程度かかった）。

そして、上記実施例においては、フィードバックＭＯＳ抵抗１３の抵抗値を設定するＰＭＯＳトランジスタ１４及びこのＰＭＯＳトランジスタ１４に接続する定電流源の電流値を可変させるように構成した。

具体的には、定電流源として、フィードバックＭＯＳ抵抗１３を低抵抗とする第１の定電流源（低抵抗作成用定電流源）１６と、フィードバックＭＯＳ抵抗１３を高抵抗とする第２の定電流源（高抵抗作成用定電流源）１７とを備え、そして、ＰＭＯＳトランジスタ１４に第１の定電流源１６または第２の定電流源１７を切替接続可能なように構成した。

この構成によれば、定電流源の電流値を可変させる構成、即ち、フィードバックＭＯＳ抵抗１３の抵抗値を可変させる構成を、簡単な構成にて容易に実現することができる。

尚、上記実施例においては、定電流源として、２個の定電流源１６、１７を切替接続可能に設けるように構成したが、これに限られるものではなく、３個以上の定電流源を切替接続可能に設けるように構成しても良い。また、１個の定電流源の内部で電流値を変えるように構成しても良い。

図２は、本発明の第２の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。上記第２の実施例においては、図２に示すように、定電流源を、抵抗１８及びこの抵抗１８に並列接続されたキャパシタ１９からなる時定数回路２０で構成した。上記構成の場合、電源投入時は、時定数回路２０ひいてはＰＭＯＳトランジスタ１４を大きな電流が流れ、フィードバックＭＯＳ抵抗１３の抵抗値が低抵抗（５０ＭΩ程度）となるように構成されている。

この後、時定数回路２０のキャパシタ１９が充電されると、時定数回路２０ひいてはＰＭＯＳトランジスタ１４を一定値の電流が流れるようになり、フィードバックＭＯＳ抵抗１３の抵抗値が高抵抗（５００ＭΩ程度）となるように構成されている。上述した以外の第２の実施例の構成は、第１の実施例の構成とほぼ同じ構成となっている。従って、第２の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。

図３は、本発明の第３の実施例を示すものである。尚、第１の実施例と同一構成には、同一符号を付している。上記第３の実施例においては、図３に示すように、電流値を切替可能な定電流源として、定電流回路２１を設けた。この定電流回路２１は、オペアンプ２２、ＰＭＯＳトランジスタ２３、２４、及び、ＮＭＯＳトランジスタ２５、２６を図示するように接続して構成されている。

上記定電流回路２１においては、オペアンプ２２の非反転入力端子２２ａに入力する電圧を電圧切替回路２７により切り替えることにより、ＰＭＯＳトランジスタ１４に供給する定電流の大きさを切り替えるように構成されている。即ち、チャージアンプ回路１の起動時には、フィードバックＭＯＳ抵抗１３の抵抗値が低抵抗（５０ＭΩ程度）となるような定電流をＰＭＯＳトランジスタ１４に流し、その後、設定時間経過後は、フィードバックＭＯＳ抵抗１３の抵抗値が高抵抗（５００ＭΩ程度）となるような定電流をＰＭＯＳトランジスタ１４に流す構成となっている。

そして、上述した以外の第３の実施例の構成は、第１の実施例の構成とほぼ同じ構成となっている。従って、第３の実施例においても、第１の実施例とほぼ同じ作用効果を得ることができる。

本発明の第１の実施例を示すチャージアンプ回路の電気回路図本発明の第２の実施例を示す図１相当図本発明の第３の実施例を示す図１相当図

符号の説明

図面中、１はチャージアンプ回路、２はジャイロセンサ、３はオペアンプ、４は反転入力端子、６は非反転入力端子、８は出力端子、９はキャパシタ、１０、１１はＰＭＯＳトランジスタ、１２はキャパシタ、１３はフィードバックＭＯＳ抵抗、１４はＰＭＯＳトランジスタ、１５は切替スイッチ、１６は第１の定電流源（低抵抗作成用定電流源）、１７は第２の定電流源（高抵抗作成用定電流源）、１８は抵抗、１９はキャパシタ、２０は時定数回路、２１は定電流回路、２２はオペアンプ、２３、２４はＰＭＯＳトランジスタ、２５、２６はＮＭＯＳトランジスタ、２７は電圧切替回路を示す。

Claims

ジャイロセンサから出力された信号をＣＶ変換する機能を有し、オペアンプとフィードバックＭＯＳ抵抗とを備えてなるチャージアンプ回路において、
電源投入時には前記フィードバックＭＯＳ抵抗を低抵抗とし、その後、前記フィードバックＭＯＳ抵抗を高抵抗とするように構成したことを特徴とするチャージアンプ回路。
前記フィードバックＭＯＳ抵抗の抵抗値を設定するトランジスタ及びこのトランジスタに接続された定電流源を備え、
前記定電流源の電流値を可変させることにより、前記フィードバックＭＯＳ抵抗の抵抗値を可変させるように構成したことを特徴とする請求項１記載のチャージアンプ回路。
前記定電流源として、前記フィードバックＭＯＳ抵抗を低抵抗とする低抵抗作成用定電流源と、前記フィードバックＭＯＳ抵抗を高抵抗とする高抵抗作成用定電流源とを備え、
前記トランジスタに前記低抵抗作成用定電流源または前記高抵抗作成用定電流源を切替接続可能な構成としたことを特徴とする請求項２記載のチャージアンプ回路。
前記定電流源を、抵抗及びこの抵抗に並列接続されたキャパシタからなる時定数回路で構成したことを特徴とする請求項２記載のチャージアンプ回路。