JP2000196360A

JP2000196360A - 圧電発振器

Info

Publication number: JP2000196360A
Application number: JP10372503A
Authority: JP
Inventors: Shigeyuki Miyazaki; 茂行宮崎
Original assignee: Kyocera Crystal Device Corp
Current assignee: Kyocera Crystal Device Corp
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2000-07-14
Anticipated expiration: 2018-12-28
Also published as: JP4294135B2

Abstract

(57)【要約】【課題】浮遊容量の小さな構造により、小形で周波数
制御範囲の広い圧電発振器を提供する。【解決手段】半導体チップ６０に２つのスルーホール
６２を設け、このスルーホール６２に充填した配線パタ
ーン６５を通して半導体チップ６０の回路形成面上の発
振回路の入力側と出力側を裏面の電極６１に接続する。
この電極６１に、導電性接着剤８１を介して水晶振動子
１０を接続する。これにより、水晶振動子１０を半導体
チップ６０上の発振回路に短距離で接続することが可能
になり、配線パターン６５による浮遊容量を抑え、小形
で周波数制御範囲の広い電圧制御水晶発振器等の圧電発
振器が得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、水晶振動子等の圧
電振動子を使用する圧電発振器、特に制御電圧によって
発振周波数を制御することができる電圧制御水晶発振器
（以下、「ＶＣＸＯ」という）等の圧電発振器に関する
ものである。

【０００２】

【従来の技術】図２（ａ），（ｂ）は、従来の温度補償
型のＶＣＸＯの一例を示す構成図であり、同図（ａ）は
回路図、及び同図（ｂ）は構造を示す断面図である。こ
のＶＣＸＯは、図２（ａ）に示すように、水晶振動子１
０、この水晶振動子１０を駆動して発振する発振回路２
０、及び電源電圧安定用のキャパシタ３１，３２を備え
ている。また、このＶＣＸＯは、それぞれ電源電圧ＶＤ
Ｄ及び接地電圧ＶＳＳが与えられる端子４１，４２、周
波数制御用の制御電圧ＶＣが与えられる端子４３、及び
発振信号ＯＵＴを出力する端子４４を有している。端子
４１，４２は内部電源電圧として一定電圧Ｖｒｅｇを生
成する電源部２１に接続され、この電源部２１の出力側
に、制御部２２、インバータ２３、及びバッファアンプ
２４が接続されている。制御部２２は、制御電圧ＶＣと
周囲温度とに応じて負荷容量を制御するための内部制御
電圧ＶＩを生成するものである。インバータ２３は、水
晶振動子１０を駆動して所定の発振周波数を出力するも
のであり、このインバータ２３の入出力側に水晶振動子
１０と帰還抵抗２５とが並列に接続されている。更に、
インバータ２３の入力側は、負荷用のキャパシタ２６の
一端に接続され、このキャパシタ２６の他端がＮチャネ
ルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）２
７のドレインに接続されている。ＮＭＯＳ２７のソース
は端子４３の接地電圧ＶＳＳに接続され、このＮＭＯＳ
２７のゲートに制御部２２からの内部制御電圧ＶＩが与
えられるようになっている。インバータ２３の出力側と
接地電圧ＶＳＳとの間には、負荷用のキャパシタ２８が
接続されている。また、インバータ２３の出力側にはバ
ッファアンプ２４が接続され、このバッファアンプ２４
の出力側が端子４４に接続されている。

【０００３】端子４１，４２の間には、入力電源の安定
化のためのキャパシタ３１が接続され、電源部２１の出
力側と端子４２との間には、内部電源電圧の安定化のた
めのキャパシタ３２が接続されている。発振回路２０の
各構成要素は１つの半導体チップ２０Ａ上に形成され、
水晶振動子１０及びキャパシタ３１，３２は、それぞれ
個別部品で構成されている。このＶＣＸＯは、図２
（ｂ）に示すように、例えば概略の外形寸法が縦７ｍｍ
×横５ｍｍ×高さ２ｍｍのセラミックパッケージ５０に
収容されている。セラミックパッケージ５０は、Ａｌ_２
Ｏ_３（アルミナ）等の絶縁層とＭｏ（モリブデン）等の
金属による配線パターンを多層構造にして焼成したベー
ス５１と、Ｆｅ（鉄）Ｎｉ（ニッケル）Ｃｏ（コバル
ト）の合金であるコバール等にＮｉめっきを施して形成
したキャップ５２とで構成されている。ベース５１の内
側には段差部５１ａが形成され、この段差部５１ａに、
例えば縦４ｍｍ×横２ｍｍ×厚さ５０μｍ程度の水晶振
動子１０の一端が固定されている。ベース５１の底部５
１ｂには、回路形成面を下にした半導体チップ２０Ａ
と、キャパシタ３１，３２とが、いわゆるフェースダウ
ンで表面実装されている。また、セラミックパッケージ
５０のベース５１の外部の４隅には、端子４１〜４４が
設けられている。これらの端子４１〜４４、半導体チッ
プ２０Ａ、及び水晶振動子１０の間の電気的接続は、ベ
ース５１に多層化して形成された配線パターン５１ｃに
よって行われている。このように、このＶＣＸＯは、水
晶振動子１０より一回り大きい面積のセラミックパッケ
ージ５０に収めることができるようになっている。

【０００４】図２（ａ）のＶＣＸＯにおいて、端子４
１，４２に電源電圧ＶＤＤ及び接地電圧ＶＳＳが与えら
れると、電源部２１によって定電圧化された一定電圧Ｖ
ｒｅｇが生成されて、制御部２２、インバータ２３、及
びバッファアンプ２４に供給される。これにより、イン
バータ２３の入力側の信号は、このインバータ２３で反
転増幅され、出力側に接続された水晶振動子１０が駆動
される。そして、水晶振動子１０、帰還抵抗２５、キャ
パシタ２６，２８、及び配線パターン５１ｃの浮遊容量
による固有周波数成分がインバータ２３の入力側に正帰
還され、所定の発振周波数による発振動作が継続され
る。一方、端子４３から与えられた制御電圧ＶＣは、制
御部２２において周囲温度に応じた内部制御電圧ＶＩに
変換され、ＮＭＯＳ２７のゲートに与えられる。ＮＭＯ
Ｓ２７のオン抵抗は内部制御電圧ＶＩによって制御さ
れ、これによりインバータ２３の入力側の負荷容量が制
御されて、発振周波数が制御される。インバータ２３の
出力信号はバッファアンプ２４で増幅されて発振信号Ｏ
ＵＴとして出力される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
ＶＣＸＯでは、次のような課題があった。ＶＣＸＯの外
形寸法は、水晶振動子１０の寸法によってほぼ決定され
るので、このＶＣＸＯの小形化を図るには水晶振動子１
０を小形化する必要がある。水晶振動子１０は、水晶片
の固有振動による圧電現象を利用するので、この水晶振
動子１０を小形化するには、発振周波数を高く設定する
ことが必要である。図３は、図２（ａ）中のインバータ
２３に対する負荷リアクタンスの電気的等価回路図であ
る。図３に示すように、負荷リアクタンスは、水晶振動
子１０と、これに直列に接続された負荷容量ＣＬのほ
か、水晶振動子１０の両端とインバータ２３の入出力側
とを接続する配線による浮遊容量ＣＳで構成される。水
晶振動子１０は、等価直列容量Ｃ１、等価直列インダク
タンスＬ１、及び等価直列抵抗Ｒ１が直列に接続され、
更にこの直列回路に対して電極容量Ｃ０が並列に接続さ
れた等価回路で表すことができる。負荷容量ＣＬは、Ｎ
ＭＯＳ２７に直列接続されたキャパシタ２６と、キャパ
シタ２８との合成容量である。

【０００６】このような負荷リアクタンスを有するＶＣ
ＸＯの周波数制御範囲Δｆは、等価直列容量Ｃ１がＣ０
＋ＣＬ＋ＣＳに比べて極めて小さいときには、次の
（ｉ）式で近似することができる。 Δｆ＝１／２γ｛１＋ＣＬ／（Ｃ０＋ＣＳ）｝・・・（ｉ）ここで、γは電極容量Ｃ０と等価直列容量Ｃ１の比であ
るが、図２（ｂ）に示すように、水晶振動子１０と半導
体チップ２０Ａとを接続する配線パターン５１ｃの浮遊
容量ＣＳが、この電極容量Ｃ０に並列に接続されるの
で、実際の容量比γは、次の（ii）式で表される。 γ＝（Ｃ０＋ＣＳ）／Ｃ１・・・（ii）ＶＣＸＯでは、負荷容量ＣＬを変化させて発振周波数を
制御するようになっているが、周波数制御範囲Δｆを広
くするためには、（ｉ）式からも明らかなように、容量
比γを小さくする必要がある。水晶振動子１０の小形化
により、等価直列容量Ｃ１及び電極容量Ｃ０はともに減
少するが、同一のパッケージ構造の場合、配線パターン
５１ｃの浮遊容量ＣＳはほとんど変化しない。このた
め、容量比γは相対的に大きくなり、周波数制御範囲Δ
ｆが小さくなるという課題があった。本発明は、浮遊容
量ＣＳの小さな構造を工夫することにより、前記従来技
術が持っていた課題を解決し、小形でかつ周波数制御範
囲Δｆの広いＶＣＸＯ等の圧電発振器を提供するもので
ある。

【０００７】

【課題を解決するための手段】前記課題を解決するため
に、本発明は、圧電効果を有する振動片による電気振動
と力学振動の相互変換を利用して安定した発振周波数を
生成するための圧電振動子と、半導体基板の回路形成面
上に形成され、前記圧電振動子を電気的に励振するとと
もに、該圧電振動子から出力される電気信号を増幅して
再び該圧電振動子を励振することによって連続した発振
信号を出力する発振回路とを備えた圧電発振器におい
て、前記半導体基板を次のように構成している。即ち、
前記半導体基板には、前記回路形成面と該回路形成面の
反対側の裏面との間を貫通する第１及び第２の貫通孔
と、前記第１及び第２の貫通孔の内部にそれぞれ充填さ
れた導電性物質と、前記回路形成面に、前記発振回路の
入力側及び出力側と前記第１及び第２の貫通孔に充填さ
れた導電性物質とをそれぞれ電気的に接続する配線パタ
ーンと、前記裏面側の前記導電性物質上に、前記圧電振
動子を接続するための第１及び第２の電極とを設けてい
る。更に、前記半導体基板の裏面側と前記圧電振動子と
が所定の間隙を有するように、該半導体基板の第１及び
第２の電極と該圧電振動子の一端とを、導電性のある接
続材料を用いて電気的かつ機械的に接続している。

【０００８】第１の発明によれば、以上のように圧電発
振器を構成したので、次のような作用が行われる。半導
体基板の回路形成面に形成された発振回路の出力信号
は、この半導体基板に設けられた配線パターンと第２の
貫通孔に充填された導電性物質を通して裏面に接続され
た圧電振動子に伝えられ、この圧電振動子が励振され
る。励振された圧電振動子の圧電効果によって、この圧
電振動子から出力された電気信号は、半導体基板の第１
の貫通孔に充填された導電性物質と回路形成面の配線パ
ターンを通して、前記発振回路の入力側に伝えられる。
このような帰還ループにより、発振回路から連続して安
定した周波数の発振信号が出力される。第２の発明は、
第１の発明の圧電発振器における発振回路は、外部から
与えられる発振周波数制御用の制御電圧または周囲温度
に基づいて該発振回路の負荷を変化させることによって
発振周波数を制御する周波数制御部を有している。第２
の発明によれば、発振回路において次のような作用が行
われる。発振回路に発振周波数制御用の制御電圧が与え
られ、または周囲温度が検出されると、周波数制御部に
よってこの発振回路の負荷の大きさが変化させられる。
これにより、発振回路と圧電振動子との帰還ループの定
数が制御され、制御電圧や周囲温度に応じた周波数の安
定した発振信号が出力される。

【０００９】

【発明の実施の形態】図１（ａ），（ｂ）は、本発明の
実施形態を示す温度補償型のＶＣＸＯの構成図であり、
同図（ａ）はその概略の構造を示す断面図、及び同図
（ｂ）は同図（ａ）中のＡ部の詳細を示す拡大図であ
る。この図１（ａ），（ｂ）において、図２（ａ），
（ｂ）中の要素と共通の要素には共通の符号が付されて
いる。以下、このＶＣＸＯの回路構成（Ｉ）、構造（I
I）、製造方法（III)、及び動作（IV）について、順次
説明する。

【００１０】（Ｉ）回路構成このＶＣＸＯの回路構成は、図２（ａ）の従来のＶＣＸ
Ｏの回路と同様である。即ち、図２（ａ）に示すよう
に、圧電振動子（例えば、水晶振動子）１０、発振回路
２０、及び電源電圧安定化のためのキャパシタ３１，３
２を備えている。水晶振動子１０は、水晶片が外力によ
る応力に対応して電気分極を生ずる圧電効果と、逆に結
晶体に電圧をかけるとひずみを生ずる逆圧電効果を利用
して、電気振動と力学振動の相互変換によって安定した
発振周波数を生成するための回路素子である。発振回路
２０は、水晶振動子１０を電気的に励振するとともに、
この水晶振動子１０から出力される電気信号を増幅して
再びこの水晶振動子１０を励振することによって、連続
した発振信号ＯＵＴを出力するものである。このＶＣＸ
Ｏは、外部からそれぞれ電源電圧ＶＤＤ及び接地電圧Ｖ
ＳＳが与えられる端子４１，４２、周波数制御用の制御
電圧ＶＣが与えられる端子４３、及び発振信号ＯＵＴを
出力する端子４４を有している。

【００１１】端子４１，４２は発振回路２０の電源部２
１に接続され、この電源部２１によって所定の一定電圧
Ｖｒｅｇの内部電源電圧が生成されるようになってい
る。電源部２１の出力側には、周波数制御部（例えば、
制御部）２２、インバータ２３、及びバッファアンプ２
４が接続されている。制御部２２は温度センサ等を有
し、端子４３に外部から与えられる制御電圧ＶＣと、こ
の温度センサによって検出した周囲温度に応じて、発振
周波数を制御するための負荷容量制御用の内部制御電圧
ＶＩを生成するものである。インバータ２３は、水晶振
動子１０を駆動して所定の発振周波数を出力する反転増
幅回路であり、このインバータ２３の入力側と出力側に
は水晶振動子１０の両端が接続されるとともに、帰還抵
抗２５が並列に接続されている。更に、インバータ２３
の入力側は、負荷用のキャパシタ２６の一端に接続さ
れ、このキャパシタ２６の他端がＮＭＯＳ２７のドレイ
ンに接続されている。ＮＭＯＳ２７のソースは端子４３
の接地電圧ＶＳＳに接続され、このＮＭＯＳ２７のゲー
トに制御部２２からの内部制御電圧ＶＩが与えられるよ
うになっている。インバータ２３の出力側と接地電圧Ｖ
ＳＳとの間には、負荷用のキャパシタ２８が接続されて
いる。また、インバータ２３の出力側には、バッファア
ンプ２４が接続され、このバッファアンプ２４の出力側
が端子４４に接続されて、発振信号ＯＵＴが出力される
ようになっている。端子４１，４２の間には、入力電源
の安定化のためのキャパシタ３１が接続され、電源部２
１の出力側と端子４２との間には、内部電源電圧の安定
化のためのキャパシタ３２が接続されている。

【００１２】（II）構造このＶＣＸＯの水晶振動子１０、及びキャパシタ３１，
３２は、それぞれ個別部品で構成されている。また、発
振回路２０の各構成要素は、図２（ｂ）中の半導体チッ
プ２０Ａとは構造の異なる半導体基板（例えば、半導体
チップ）６０の回路形成面に形成されている。このＶＣ
ＸＯは、図１（ａ）に概略の構造を示すように、セラミ
ックパッケージ７０に収容されている。セラミックパッ
ケージ７０は、Ａｌ_２Ｏ_３等の絶縁層７１とＭｏまたは
Ｗ（タングステン）等の高融点の金属による配線パター
ン７２を多層構造にして焼成したベース７０Ａと、コバ
ール等で形成されたキャップ７０Ｂとで構成されてい
る。ベース７０Ａの外部の４隅には、Ｃｕ（銅）等の端
子４１〜４４が設けられている。ベース７０Ａの内側の
底部には、発振回路２０が形成された回路形成面を下に
した厚さ３５０μｍ程度の半導体チップ６０と、キャパ
シタ３１，３２とが、いわゆるフェースダウンで表面実
装されている。半導体チップ６０の裏面には、水晶振動
子１０を接続するための電極６１が形成されている。そ
して、水晶振動子１０が半導体チップ６０の裏面に一定
の間隔で平行に位置するように、導電性接着剤８１を介
して電極６１とこの水晶振動子１０の一端とが接続され
ている。また、セラミックパッケージ７０の内部空間に
は、Ｎ_２（窒素）等の不活性ガスが封入され、ベース７
０Ａとキャップ７０Ｂはシーム溶接等で密閉されてい
る。

【００１３】更に、図１（ｂ）に詳細を示すように、半
導体チップ６０の裏面には、水晶振動子１０を接続して
搭載するための２つ電極６１（但し、図示されているの
は１個のみ）が設けられている。電極６１の位置には、
半導体チップ６０の回路形成面から裏面へ抜ける貫通孔
（例えば、スルーホール）６２が設けられている。スル
ーホール６２の直径は、例えば５０μｍ程度であり、こ
のスルーホール６２の内側及び半導体チップ６０の裏面
には、ＳｉＯ_２（酸化シリコン）等の絶縁膜６３が形成
されている。スルーホール６２の内側の絶縁膜６３の表
面には、更に金属膜６４が形成され、この金属膜６４の
内側に配線用のＡｌ（アルミニウム）等の導電性物質
（例えば、配線パターン）６５が充填されている。金属
膜６４は、溶融したＡｌ等を流し込んで配線パターン６
５を生成するときに、スルーホール６２の中に流れ込み
やすくするためのもので、Ｎｂ（ニオブ）或いはＴｉ
（チタン）等の金属が用いられている。

【００１４】配線パターン６５は、スルーホール６２の
内部に充填されるとともに、半導体チップ６０の回路形
成面において、インバータ２３の入力側と出力側にそれ
ぞれ接続するように形成されている。半導体チップ６０
の裏面に貫通された配線パターン６５の表面には、電極
６１を構成するＴｉ−ＣｕまたはＣｒ（クロム）−Ｃｕ
等の金属膜６１ａが蒸着され、更にこの金属膜６１ａの
表面にＡｕ（金）等の薄膜６１ｂが蒸着されている。金
属膜６１ａのＴｉやＣｒは強い酸化力を有する金属で、
配線パターン６５のＡｌ表面の酸化膜に強固に反応し
て、強い接着力と確実な電気的接続を得るためのもので
ある。また、Ｃｕは、半田等の接続材料との反応拡散が
最も適当な材料である。更に、薄膜６１ｂのＡｕは、金
属膜６１ａのＣｕの表面酸化を防止するためのものであ
る。Ａｕは半田内に高速に拡散し、これが半田中のＳｎ
（すず）と反応してＡｕＳｎの金属間化合物を形成して
導電性を害するおそれがあるので、薄膜６１ｂは極めて
薄く形成されている。

【００１５】一方、水晶振動子１０は、発振周波数によ
って異なるが、例えば厚さ５０μｍ程度の水晶片１１の
両面にＡｌ等の電極１２が接続されて構成されており、
これらの電極１２と半導体チップ６０の裏面の電極６１
との間が、導電性接着剤８１を介して所定の間隔を有す
るように、電気的かつ機械的に接続されている。また、
セラミックパッケージ７０の外側の４隅に設けられた端
子４１〜４４と、半導体チップ６０の回路形成面に形成
された電極６６との間の電気的接続は、ベース７０Ａに
多層化して形成された配線パターン７２によって行われ
るようになっている。半導体チップ６０の回路形成面側
の電極６６も、裏面の電極６１と同様に、Ｔｉ−Ｃｕま
たはＣｒ−Ｃｕ等の金属膜と、Ａｕ等の薄膜とで構成さ
れている。セラミックパッケージ７０のベース７０Ａの
配線パターン７２には、半導体チップ６０をフェースダ
ウンで接続するための電極７３が形成されている。そし
て、ベース７０Ａの底部内側の電極７３と半導体チップ
６０の回路形成面の接続用の電極６６との間は、半田８
２で接続されている。

【００１６】（III) 製造方法このＶＣＸＯにおける、水晶振動子１０、キャパシタ３
１，３２、半導体チップ６０、及びセラミックパッケー
ジ７０は、それぞれ別工程で製造されるが、この内、半
導体チップ６０は、例えば、概略次のような工程で製造
される。Ｓｉ（シリコン）等の半導体ウエハの回路形成
面上に、通常のフォトリソグラフィ処理等のウエハ処理
を施すことにより、多数の発振回路２０のパターンを一
括して形成する。発振回路２０のパターンが形成された
半導体ウエハ表面に、スルーホール６２を形成するため
のレジストパターンを形成する。そして、このレジスト
パターンをマスクとして、乾式エッチング等により、半
導体ウエハの回路形成面から裏面に達するスルーホール
６２を形成する。スルーホール６２が形成された半導体
ウエハを、例えば１０００℃程度の水素・酸素雰囲気中
に置き、この半導体ウエハの裏面及びスルーホール６２
の内面を酸化させて、ＳｉＯ_２等による絶縁膜６３を形
成する。スルーホール６２の内面に形成された絶縁膜６
３の表面に、Ｎｂ等を蒸着させて金属膜６４を形成す
る。更に、金属膜６４で覆われたスルーホール６２の内
側と半導体ウエハの回路形成面の所定の位置に、溶融し
たＡｌ等を充填して配線パターン６５を形成する。半導
体ウエハの裏面に露出した配線パターン６５上の電極形
成位置に、Ｔｉ−Ｃｕ等の金属膜６１ａ、及びＡｕ等の
薄膜６１ｂを順次蒸着して、電極６１を形成する。同様
に、半導体ウエハの回路形成面に露出した配線パターン
６５上の電極形成位置に、Ｔｉ−Ｃｕ等の金属膜、及び
Ａｕ等の薄膜を順次蒸着して、電極６６を形成する。

【００１７】更に、半導体ウエハをダイシングして、個
々の発振回路２０毎に切断することによって、半導体チ
ップ６０が得られる。以上のような工程で製造された半
導体チップ６０を、別途、通常の工程で製造されたキャ
パシタ３１，３２とともに、セラミックパッケージ７０
のベース７１の内部底面に、次のような手順でフェース
ダウン接続する。まず、ベース７１側の配線パターン７
２に設けられた電極７３の上に、例えば直径１００〜５
００μｍ程度のボール状の半田８２を搭載し、更にこの
半田８２の上に、半導体チップ６０をその回路形成面上
の電極６６が位置するようにして搭載するとともに、キ
ャパシタ３１，３２を搭載する。次に、半導体チップ６
０、及びキャパシタ３１，３２を搭載したベース７１
を、リフロー炉に入れて半田８２を溶融する。これによ
り、溶融した半田８２の表面張力によるセルフアライメ
ント効果によって、半導体チップ６０の電極６６は、セ
ラミックパッケージ７０側の電極７３に自動的に位置合
わせが行われる。ベース７１に半導体チップ６０、及び
キャパシタ３１，３２を搭載した後、このベース７１に
接続された半導体チップ６０の裏面側の電極６１に、導
電性接着剤８１を用いて水晶振動子１０を接続する。更
に、Ｎ_２ガス等の雰囲気中でセラミックパッケージ７０
のベース７０Ａとキャップ７０Ｂとをシーム溶接等で密
閉する。これにより、ＶＣＸＯが完成する。

【００１８】（IV）動作このＶＣＸＯの動作は、図２（ａ）の従来のＶＣＸＯの
動作と同様である。即ち、端子４１，４２に電源電圧Ｖ
ＤＤ及び接地電圧ＶＳＳが与えられると、電源部２１に
よって定電圧化された一定電圧Ｖｒｅｇが生成されて、
制御部２２、インバータ２３、及びバッファアンプ２４
に供給される。これにより、インバータ２３の入力側の
電圧は、このインバータ２３で反転されて出力され、図
１（ｂ）の半導体チップ６０の回路形成面から配線パタ
ーン６５を介して裏面の電極６１に伝えられ、更に、導
電性接着剤８１によって接続された水晶振動子１０が駆
動される。また、水晶振動子１０から出力された電気信
号は、導電性接着剤８１を介して半導体チップ６０の裏
面の電極６１に伝えられ、更に、配線パターン６５を介
して回路形成面上のインバータ２３の入力側に与えられ
る。そして、水晶振動子１０、帰還抵抗２５、キャパシ
タ２６，２８、及び配線パターン６５等の浮遊容量によ
る固有周波数成分がインバータ２３の入力側に正帰還さ
れ、所定の発振周波数による発振動作が継続される。こ
のように、浮遊容量を形成する配線の主要部分は、半導
体チップ６０に設けられたスルーホール６２中のＡｌ等
の配線パターン６５であるので、図２（ｂ）の従来のＶ
ＣＸＯにおける配線パターン５１ｃの浮遊容量に比べ
て、極めて小さな値となる。

【００１９】一方、端子４３から与えられた制御電圧Ｖ
Ｃは、セラミックパッケージ７０のベース７０Ａ中の配
線パターン７２、及び半田８２を介して、半導体チップ
６０の制御部２２に伝えられる。そして、制御部２２に
おいて周囲温度に応じた内部制御電圧ＶＩに変換され、
ＮＭＯＳ２７のゲートに与えられる。ＮＭＯＳ２７のオ
ン抵抗は内部制御電圧ＶＩによって制御され、これによ
ってインバータ２３の入力側の負荷容量が制御されて、
このインバータ２３から出力される発振周波数が制御さ
れる。インバータ２３の出力信号はバッファアンプ２４
で増幅されて発振信号ＯＵＴとして出力される。これに
より、周囲温度の変化が制御部２２で補償され、温度に
影響されず制御電圧ＶＣに応じた周波数の発振信号ＯＵ
Ｔが得られる。

【００２０】以上のように、本実施形態のＶＣＸＯは、
次の（１）〜（３）のような利点を有する。（１）制御電圧ＶＣによる発振周波数の可変範囲は式
（ｉ），（ii）で近似されるが、浮遊容量ＣＳが極めて
小さな値となっているので、水晶振動子１０の寸法を小
さくすることによって、等価直列容量Ｃ１及び電極容量
Ｃ０が小さくなっても、容量比γはほとんど増加しな
い。これにより、高い周波数においても、発振周波数の
制御範囲を大きく取ることができ、所定の周波数制御範
囲Δｆを確保することが可能である。（２）発振周波数の高い水晶振動子１０を用いること
ができるので、全体の小形化が可能になる。（３）セラミックパッケージ７０には、水晶振動子１
０を固定するための段部や、この水晶振動子１０を電気
的に接続するための配線パターンが必要無いので、構造
が簡素化でき、パッケージ本体の寸法を小形化すること
が可能である。

【００２１】なお、本発明は、上記実施形態に限定され
ず、種々の変形が可能である。この変形例としては、例
えば、次の（ａ）〜（ｆ）のようなものがある。（ａ）水晶振動子１０に限らず、セラミック振動子等
の圧電振動子を用いることができる。（ｂ）パッケージの材質はセラミックに限定されず、
プラスチック等でも同様に適用可能である。但し、水晶
振動子１０等の圧電振動子は機械的に振動することによ
って発振動作が行われるので、その周囲には所定の空間
を確保するようにしなければならない。（ｃ）半導体チップ６０に設けた配線パターン６５や
電極６１等を構成する材料や製造方法は、例示した材料
や製造方法に限定されず、同等の性質を有する材料やそ
れを用いた製造方法であれば、同様に適用可能である。（ｄ）セラミックパッケージ７０、半導体チップ７
０、及び水晶振動子１０の接続において、導電性接着剤
８１や半田８２に代えて直径３０〜５００μｍ程度のＡ
ｕ球を用い、超音波等によって接合することも可能であ
る。（ｅ）制御部２２に代えて、温度補償のみを行う制御
部２２Ａを設けても良い。これにより、外部からの制御
電圧ＶＣによる周波数制御はできないが、周波数制御範
囲が広いので、広い温度範囲での発振周波数の補償が可
能となる。（ｆ）発振周波数を外部からの制御電圧ＶＣや、温度
補償によって制御する必要がない場合は、制御部２２及
び端子４３を省略することができる。その場合において
も、パッケージの小形化と簡素化の利点が得られる。

【００２２】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、半導体基板の回路形成面に発振回路を形成
し、この半導体基板の裏面に圧電振動子を接続してい
る。そして、発振回路と圧電振動子との間の配線は、半
導体基板に設けられた貫通孔を通して行うような構造に
している。これにより、圧電発振器の小形化が可能にな
るという効果がある。更に、発振回路と圧電振動子との
間の配線による浮遊容量を減少することが可能になり、
例えば発振周波数の温度補償を行う場合等に、周波数制
御範囲を大きくすることができるという効果がある。第
２の発明によれば、発振回路には、外部から与えられる
制御電圧や、周囲温度に基づいて発振周波数を制御する
周波数制御部が設けられているので、小形で、しかも周
波数可変範囲の広い電圧制御型の圧電発振器を構成する
ことができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態を示す温度補償型のＶＣＸＯ
の構成図である。

【図２】従来の温度補償型のＶＣＸＯの一例を示す構成
図である。

【図３】図２（ａ）中のインバータ２３に対する負荷リ
アクタンスの電気的等価回路図である。

【符号の説明】

１０水晶振動子２０発振回路２６，２８，３１，３２キャパシタ２１電源部２２制御部２３インバータ２４バッファアンプ２５帰還抵抗２７ＮＭＯＳ６０半導体チップ６１，６６，７３電極６１ａ金属膜６１ｂ薄膜６２スルーホール６３絶縁膜６４金属膜６５配線パターン７０セラミックパッケージ７０Ａベース７０Ｂキャップ７１絶縁層７２配線パターン８１導電性接着剤８２半田

Claims

【特許請求の範囲】

【請求項１】圧電効果を有する振動片による電気振動
と力学振動の相互変換を利用して安定した発振周波数を
生成するための圧電振動子と、半導体基板の回路形成面上に形成され、前記圧電振動子
を電気的に励振するとともに、該圧電振動子から出力さ
れる電気信号を増幅して再び該圧電振動子を励振するこ
とによって連続した発振信号を出力する発振回路とを備
えた圧電発振器において、前記半導体基板に、前記回路形成面と該回路形成面の反対側の裏面との間を
貫通する第１及び第２の貫通孔と、前記第１及び第２の貫通孔の内部にそれぞれ充填された
導電性物質と、前記回路形成面に、前記発振回路の入力側及び出力側と
前記第１及び第２の貫通孔に充填された導電性物質とを
それぞれ電気的に接続する配線パターンと、前記裏面側の前記導電性物質上に、前記圧電振動子を接
続するための第１及び第２の電極とを設け、前記半導体基板の裏面と前記圧電振動子とが所定の間隙
を有するように、該半導体基板の第１及び第２の電極と
該記圧電振動子の一端とを、導電性のある接続材料を用
いて電気的かつ機械的に接続したことを特徴とする圧電
発振器。
【請求項２】前記発振回路は、外部から与えられる発
振周波数制御用の制御電圧または周囲温度に基づいて該
発振回路の負荷を変化させることによって発振周波数を
制御する周波数制御部を有することを特徴とする請求項
１記載の圧電発振器。