JP2010034094A - 回路装置 - Google Patents
回路装置 Download PDFInfo
- Publication number
- JP2010034094A JP2010034094A JP2008191407A JP2008191407A JP2010034094A JP 2010034094 A JP2010034094 A JP 2010034094A JP 2008191407 A JP2008191407 A JP 2008191407A JP 2008191407 A JP2008191407 A JP 2008191407A JP 2010034094 A JP2010034094 A JP 2010034094A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- circuit
- electrically connected
- electrodes
- side electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】放射ノイズを低減することができる回路装置を提供すること。
【解決手段】発振子40と、発振子40と電気的に接続することによって発振回路400を構成する回路部28を有するICチップ20とを備える回路装置10であり、発振子40は、一つの面に複数の電極41〜43を有し、ICチップ20は、一つの面に回路部28に電気的に接続されるものであり、複数の電極41〜43に対応する複数の発振子用パッド21〜23を有し、発振子40は、複数の電極41〜43と複数の発振子用パッド21〜23とがACF30を介して対向しつつ電気的に接続され、ICチップ20の複数の発振子用パッド21〜23が形成された面に実装される。
【選択図】図2
【解決手段】発振子40と、発振子40と電気的に接続することによって発振回路400を構成する回路部28を有するICチップ20とを備える回路装置10であり、発振子40は、一つの面に複数の電極41〜43を有し、ICチップ20は、一つの面に回路部28に電気的に接続されるものであり、複数の電極41〜43に対応する複数の発振子用パッド21〜23を有し、発振子40は、複数の電極41〜43と複数の発振子用パッド21〜23とがACF30を介して対向しつつ電気的に接続され、ICチップ20の複数の発振子用パッド21〜23が形成された面に実装される。
【選択図】図2
Description
本発明は、発振子と、発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置に関するものである。
従来、特許文献1に示される回路装置があった。特許文献1に示される回路装置は、発振器などの受動素子を半導体素子上に絶縁性の接着材料により固着する。そして、発振器などの受動素子の電極部にボンディングワイヤの一端を固着し、そのボンディングワイヤの他端を半導体素子の電極パッドおよび/または導電パターンのパッド部に接続することによって、発振器などの受動素子と半導体素子とを電気的に接続するものである。
特開2005−277355号公報
ところが、水晶や圧電セラミックなどの発振子を半導体素子上に実装してボンディングワイヤで発振子と半導体素子とを電気的に接続した場合、そのボンディングワイヤからノイズが放射され問題となることがある。
また、発振子及び半導体素子をそれぞれプリント基板等の回路基板に実装することも考えられる。しかしながら、この場合、発振子と半導体素子間の配線上を信号が伝播して、配線からノイズが放射され問題となることがある。
本発明は、上記問題点に鑑みなされたものであり、放射ノイズを低減することができる回路装置を提供することを目的とする。
上記目的を達成するために請求項1に記載の回路装置は、発振子と、この発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置であり、発振子は、一つの面に複数の発振子側電極を有し、半導体集積回路は、一つの面に回路部に電気的に接続されるものであり、複数の発振子側電極に対応する複数の回路側電極を有し、発振子は、複数の発振子側電極と複数の回路側電極とが導電性の接続部材を介して対向しつつ電気的に接続され、半導体集積回路の複数の回路側電極が形成された面に実装されることを特徴とするものである。
このようにすることによって、発振子と半導体集積回路との電気的な接続をボンディングワイヤや配線を用いる場合に比べて短い距離(例えば、ミクロン単位)で行なうことができるので、放射ノイズを低減することができる。
また、請求項2に示すように、接続部材は、異方性導電性接着フィルムとしてもよい。
このようにすることによって、複数の発振子側電極間、及び複数の回路側電極間がショートすることを抑制できるので好ましい。
また、接続部材は、請求項3に示すように、複数の発振子側電極と複数の回路側電極とにおける対応する電極毎に設けられる金バンプを採用してもよい。
また、請求項4に示すように、半導体集積回路は内部にグランドパターンを備え、複数の回路側電極における一つはグランドパターンに電気的に接続され、複数の発振子側電極における一つはグランドパターンに電気的に接続された回路側電極と接続部材を介して電気的に接続されるようにしてもよい。
このようにすることによって、グランドパターンでシールドができ、クロストークによる悪影響を抑制することができる。
また、請求項5に示すように、複数の発振子側電極における各電極の間隔と、複数の回路側電極における各電極の間隔とは、略同じ間隔にすると好ましい。
このようにすることによって、発振子側電極と回路側電極とを接続しやすくすることができる。
以下、本発明の実施の形態を図に基づいて説明する。図1は、本発明の実施の形態における回路装置の平面図である。図2は、本発明の実施の形態における回路装置の概略構成を示すものであり、図1のII-II断面図である。図3は、本発明の実施の形態におけるICチップの平面図である。図4は、本発明の実施の形態における発振子の平面図である。図5は、本発明の実施の形態における発振回路の回路図である。
本実施の形態における回路装置10は、発振子40と、発振子40と電気的に接続することによって発振回路400を構成する回路部28を有するICチップ(半導体集積回路)20とを備える回路装置10に関するものである。図1に示すように、本実施の形態においては、回路装置10をQFP(Quad Flat Package)に適用した例を採用して説明する。
図2に示すように、本実施の形態における回路装置10は、ICチップ(半導体集積回路)20、ACF(異方性導電性接着フィルム: anisotropic conductive film)30、発振子40、リードフレーム50、ボンディングワイヤ60と、これらをモールドするモールド樹脂70などを備えるものである。
ICチップ20は、本発明の半導体集積回路に相当するものであり、リードフレーム50に接着剤(図示省略)などを介して実装され、上述のように発振子40と電気的に接続することによって発振回路400を構成する回路部28を内部に有するベアチップである。発振回路400が出力する信号は、ICチップ20におけるクロックとして用いられるものである。発振回路400は、高精度な発振周波数公差を有し、例えば数MHz以上の発振周波数のものを採用することができる。
このICチップ20は、図3に示すように、一つの面(リードフレーム50と対向する面の反対面)に回路部28に電気的に接続される複数の発振子用パッド(回路側電極)21〜23、外部接続用の複数のパッド24、複数のパッド24の一つでありグランドに接続されるグランド用パッド241を備え、内部に発振回路400の回路部28(図示省略)、グランド用パッド241に電気的に接続されるグランドパターン25などを備える。なお、図3は、ICチップ20の平面図であるが、構成をわかりやすくするために、ICチップ20内に設けられるグランドパターン25も図示している。
発振子用パッド21〜23は、回路部28に電気的に接続されると共に、後ほど説明する発振子40に設けられた複数の電極(発振子側電極)41〜43とACF30を介して電気的に接続されるものである。発振子用パッド21〜23の一つである発振子用パッド22は、グランドパターン25に電気的に接続される。
複数のパッド24は、回路装置10と外部とを電気的に接続するためのパッドであり、一方の端部がリードフレーム50に電気的に接続されたボンディングワイヤ60の他方の端部が電気的に接続される。グランドパターン25は、ICチップ20内部に設けられる導電性材料からなるベタパターンであり、グランド用パッド241に電気的に接続される。
このように複数の発振子用パッド21〜23などが設けられるICチップ20の一つの面にACF30を介して発振子40が実装される。この発振子40が実装される面を実装面26と称する。図3に示すように、複数の発振子用パッド21〜23は、この実装面26におけるグランドパターン25に対応する領域に設けられる。そして、実装面26におけるグランドパターン25に対応する領域に示される符号27は、発振子40を実装するための発振子実装領域である。このように発振子40は、ICチップ20内部に設けられたグランドパターン25に対応する領域(グランドパターン25の上側)に実装される。
発振子40は、図4に示すように、一つの面に複数の電極41〜43を有し、セラミック発振子や水晶発振子を採用することができる。この発振子40は、図2などに示すように、複数の電極41〜43と複数の発振子用パッド21〜23とがACF30を介して対向しつつ電気的に接続され、ICチップ20の実装面26に実装される。このとき、ICチップ20の上にACF30を貼り付け、その上に発振子40を搭載してACF30を硬化することによって、電気的接続をおこなう。
本実施の形態においては、図5に示すように、電極41と発振子用パッド21、電極42と発振子用パッド22、電極43と発振子用パッド23とがACF30を介して電気的に接続される。これによって、発振子40と回路部28とが電気的に接続されて、発振回路400を構成する。
そして、リードフレーム50に実装されると共にボンディングワイヤ60で電気的に接続されたICチップ20と、このICチップ20上にACF30を介して実装された発振子40とは、モールド樹脂70でモールドされてパッケージ(QFP)される。
このように、複数の電極41〜43と複数の発振子用パッド21〜23とをACF30を介して対向しつつ電気的に接続して、発振子40をICチップ20の実装面26に実装することによって、発振子40とICチップ20との電気的な接続をボンディングワイヤや配線を用いる場合に比べて短い距離(例えば、ミクロン単位)で行なうことができるので、放射ノイズを低減することができる。また、例えば、回路装置10を車載用回路として用いた場合、放射ノイズを低減することができるので、ラジオノイズを低減することができる。
また、複数の電極41〜43と複数の発振子用パッド21〜23とをACF30を用いて電気的に接続することによって、複数の電極41〜43間、及び複数の発振子用パッド21〜23間がショートすることを抑制できるので好ましい。ただし、本実施の形態においては、複数の電極41〜43と複数の発振子用パッド21〜23とを電気的に接続する接続部材としてACF30を用いて説明したが、本発明はこれに限定されるものではない。導電性の接続部材であれば、本発明の目的は達成できるものであり、例えば、複数の電極41〜43と複数の発振子用パッド21〜23とにおける対応する電極、パッド毎に設けられる金バンプを採用してもよい。
また、上述のように、ICチップ20は内部にグランドパターン25を備え、複数の発振子用パッド21〜23における一つ(発振子用パッド22)はグランドパターン25に電気的に接続され、複数の電極41〜43における一つ(電極42)はグランドパターン25に電気的に接続された発振子用パッド22とACF30を介して電気的に接続されるようにすることによって、グランドパターン25でシールドができ、クロストークによる悪影響を抑制することができる。
また、複数の電極41〜43における各電極の間隔と、複数の発振子用パッド21〜23における各パッドの間隔とは、略同じ間隔にすると好ましい。このようにすることによって、電極41〜43と発振子用パッド21〜23とを接続しやすくすることができる。
なお、上述の実施の形態においては、回路装置10をQFPに適用した例を採用して説明したが、本発明はこれに限定されるものではない。例えば、図6に示す変形例1の回路装置11のように、裏面にバンプ51を有するBGA(Ball grid array)に適用してもよい。また、図7に示す変形例2の回路装置12のように、外部入出力のピン(リードフレーム52の一部)が外部に突出していないQFN(Quad Flat Non-leaded package)に適用してもよい。
また、必ずしもモールド樹脂70でモールドする必要はなく、図8に示す変形例3の回路装置13のように、セラミックパッケージに適用してもよい。このセラミックパッケージの場合、パッケージ電極53a、内層配線53b、裏面電極53cが形成されたセラミックからなるパッケージ81内に発振子40が実装されたICチップ20を搭載する。そして、ICチップ20(24,241)とパッケージ電極53aとをボンディングワイヤ60で電気的に接続する。このパッケージ電極53aは、内層配線53bを介して裏面電極53cに電気的に接続されている。そして、発振子40が実装されたICチップ20が搭載されたパッケージ81の開口部を蓋82で閉じる。
また、図9に示す変形例4の回路装置14のように、ICチップは、複数のICチップ200、210が積層されたものであってもよい。
10、11,12,13,14 回路装置、20,200,210 ICチップ(半導体集積回路)、21〜23 発振子用パッド(回路側電極)、24 パッド、241 グランド用パッド、25 グランドパターン、26 実装面、27 発振子実装領域、28 回路部、30 ACF(異方性導電性接着フィルム:anisotropic conductive film)、
40 発振子、41〜43 電極(発振子側電極)、50 リードフレーム、51 バンプ、52 リードフレーム、53a パッケージ電極、53b 内層配線、53c 裏面電極、60 ボンディングワイヤ、70 モールド樹脂、81 パッケージ、82 蓋
40 発振子、41〜43 電極(発振子側電極)、50 リードフレーム、51 バンプ、52 リードフレーム、53a パッケージ電極、53b 内層配線、53c 裏面電極、60 ボンディングワイヤ、70 モールド樹脂、81 パッケージ、82 蓋
Claims (5)
- 発振子と、当該発振子と電気的に接続することによって発振回路を構成する回路部を有する半導体集積回路とを備える回路装置であり、
前記発振子は、一つの面に複数の発振子側電極を有し、
前記半導体集積回路は、一つの面に前記回路部に電気的に接続されるものであり、前記複数の発振子側電極に対応する複数の回路側電極を有し、
前記発振子は、前記複数の発振子側電極と前記複数の回路側電極とが導電性の接続部材を介して対向しつつ電気的に接続され、前記半導体集積回路の前記複数の回路側電極が形成された面に実装されることを特徴とする回路装置。 - 前記接続部材は、異方性導電性接着フィルムからなることを特徴とする請求項1に記載の回路装置。
- 前記接続部材は、前記複数の発振子側電極と前記複数の回路側電極とにおける対応する電極毎に設けられる金バンプからなることを特徴とする請求項1に記載の回路装置。
- 前記半導体集積回路は内部にグランドパターンを備え、前記複数の回路側電極における一つは前記グランドパターンに電気的に接続され、前記複数の発振子側電極における一つは前記グランドパターンに電気的に接続された前記回路側電極と前記接続部材を介して電気的に接続されることを特徴とする請求項1乃至請求項3のいずれか一項に記載の回路装置。
- 前記複数の発振子側電極における各電極の間隔と、前記複数の回路側電極における各電極の間隔とは、略同じ間隔であることを特徴とする請求項1乃至請求項4のいずれか一項に記載の回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191407A JP2010034094A (ja) | 2008-07-24 | 2008-07-24 | 回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191407A JP2010034094A (ja) | 2008-07-24 | 2008-07-24 | 回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010034094A true JP2010034094A (ja) | 2010-02-12 |
Family
ID=41738264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191407A Pending JP2010034094A (ja) | 2008-07-24 | 2008-07-24 | 回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010034094A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103378803A (zh) * | 2012-04-27 | 2013-10-30 | 拉碧斯半导体株式会社 | 半导体装置以及测量设备 |
US9197217B2 (en) | 2012-04-27 | 2015-11-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device, measurement device, and correction method |
US9252779B2 (en) | 2012-09-14 | 2016-02-02 | Lapis Semiconductor Co., Ltd. | Semiconductor device and metering apparatus |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738334A (ja) * | 1993-07-22 | 1995-02-07 | Seikosha Co Ltd | 水晶発振器 |
JPH08204496A (ja) * | 1995-01-20 | 1996-08-09 | Toko Inc | 圧電振動部品 |
JP2000196360A (ja) * | 1998-12-28 | 2000-07-14 | Kinseki Ltd | 圧電発振器 |
JP2001257533A (ja) * | 2000-03-14 | 2001-09-21 | Seiko Epson Corp | 圧電デバイス及びその製造方法 |
JP2002198739A (ja) * | 2000-12-26 | 2002-07-12 | Toyo Commun Equip Co Ltd | 表面実装型圧電発振器 |
JP2003309296A (ja) * | 2002-04-12 | 2003-10-31 | Nikon Corp | 集積回路装置及びその製造方法、並びに、圧電振動子及びその製造方法 |
WO2006080341A1 (ja) * | 2005-01-28 | 2006-08-03 | Kyocera Corporation | 圧電発振素子及びそれを用いた圧電発振部品 |
JP2007189378A (ja) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | 圧電デバイスおよび圧電デバイスの製造方法 |
-
2008
- 2008-07-24 JP JP2008191407A patent/JP2010034094A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738334A (ja) * | 1993-07-22 | 1995-02-07 | Seikosha Co Ltd | 水晶発振器 |
JPH08204496A (ja) * | 1995-01-20 | 1996-08-09 | Toko Inc | 圧電振動部品 |
JP2000196360A (ja) * | 1998-12-28 | 2000-07-14 | Kinseki Ltd | 圧電発振器 |
JP2001257533A (ja) * | 2000-03-14 | 2001-09-21 | Seiko Epson Corp | 圧電デバイス及びその製造方法 |
JP2002198739A (ja) * | 2000-12-26 | 2002-07-12 | Toyo Commun Equip Co Ltd | 表面実装型圧電発振器 |
JP2003309296A (ja) * | 2002-04-12 | 2003-10-31 | Nikon Corp | 集積回路装置及びその製造方法、並びに、圧電振動子及びその製造方法 |
WO2006080341A1 (ja) * | 2005-01-28 | 2006-08-03 | Kyocera Corporation | 圧電発振素子及びそれを用いた圧電発振部品 |
JP2007189378A (ja) * | 2006-01-12 | 2007-07-26 | Epson Toyocom Corp | 圧電デバイスおよび圧電デバイスの製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10411715B2 (en) | 2012-04-27 | 2019-09-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device, measurement device, and correction method |
US10615108B2 (en) | 2012-04-27 | 2020-04-07 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
US9584134B2 (en) | 2012-04-27 | 2017-02-28 | Lapis Semiconductor Co., Ltd. | Correcting temperature based oscillation frequency errors in semiconductor device |
US9197217B2 (en) | 2012-04-27 | 2015-11-24 | Lapis Semiconductor Co., Ltd. | Semiconductor device, measurement device, and correction method |
US9838022B2 (en) | 2012-04-27 | 2017-12-05 | Lapis Semiconductor Co., Ltd. | Semiconductor device with oscillation frequency error correction |
US9257377B2 (en) | 2012-04-27 | 2016-02-09 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device having an oscillator |
US20160155690A1 (en) * | 2012-04-27 | 2016-06-02 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
US11854952B2 (en) | 2012-04-27 | 2023-12-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
CN104979324A (zh) * | 2012-04-27 | 2015-10-14 | 拉碧斯半导体株式会社 | 半导体装置以及测量设备 |
US11309234B2 (en) | 2012-04-27 | 2022-04-19 | Lapis Semiconductor Co., Ltd. | Semiconductor device having an oscillator and an associated integrated circuit |
US20200235046A1 (en) * | 2012-04-27 | 2020-07-23 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device |
US8921987B2 (en) | 2012-04-27 | 2014-12-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and measurement device having an oscillator |
CN103378803A (zh) * | 2012-04-27 | 2013-10-30 | 拉碧斯半导体株式会社 | 半导体装置以及测量设备 |
US10242939B2 (en) | 2012-09-14 | 2019-03-26 | Lapis Semiconductor Co., Ltd. | Semiconductor device and metering apparatus |
US9543964B2 (en) | 2012-09-14 | 2017-01-10 | Lapis Semiconductor Co., Ltd. | Semiconductor device and metering apparatus |
US9252779B2 (en) | 2012-09-14 | 2016-02-02 | Lapis Semiconductor Co., Ltd. | Semiconductor device and metering apparatus |
US9881855B2 (en) | 2012-09-14 | 2018-01-30 | Lapis Semiconductor Co., Ltd. | Semiconductor device and metering apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5115258B2 (ja) | 圧電デバイスおよび電子機器 | |
JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
JP2007267113A (ja) | 圧電デバイス及びその製造方法 | |
JP2003318311A (ja) | 半導体装置及びその製造方法 | |
US6201298B1 (en) | Semiconductor device using wiring tape | |
JP2007281129A (ja) | 積層型半導体装置 | |
US8274797B2 (en) | Electronic component | |
JP2010034094A (ja) | 回路装置 | |
JP2003297982A (ja) | 高周波電子デバイスとその製造方法 | |
JP5849874B2 (ja) | 半導体装置、基板の製造方法およびシステム | |
KR20150050189A (ko) | 반도체 패키지 | |
JP5071035B2 (ja) | 圧電デバイス | |
KR101079429B1 (ko) | 디바이스 패키지 기판 및 그 제조 방법 | |
JP3079786B2 (ja) | 圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器 | |
JPH05121632A (ja) | 半導体装置 | |
KR20090114493A (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2008153699A (ja) | 半導体装置及びその製造方法 | |
JP5995388B2 (ja) | 圧電発振器 | |
JP2005322814A (ja) | 配線の電気特性チューニング方法と半導体装置用基板およびこれを用いた半導体装置 | |
KR20150014282A (ko) | 반도체 칩 패키지 모듈 및 그 제조방법 | |
JP5832313B2 (ja) | 圧電発振器用基板および圧電発振器 | |
KR101389716B1 (ko) | 입력 장치, 단말장치 및 패키징 방법 | |
JP2000232198A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH06326211A (ja) | 半導体パッケージと回路基板およびそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121113 |