JP3079786B2 - 圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器 - Google Patents

圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器

Info

Publication number
JP3079786B2
JP3079786B2 JP04209210A JP20921092A JP3079786B2 JP 3079786 B2 JP3079786 B2 JP 3079786B2 JP 04209210 A JP04209210 A JP 04209210A JP 20921092 A JP20921092 A JP 20921092A JP 3079786 B2 JP3079786 B2 JP 3079786B2
Authority
JP
Japan
Prior art keywords
piezoelectric
lead
oscillator
chip
piezoelectric vibrator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04209210A
Other languages
English (en)
Other versions
JPH05243471A (ja
Inventor
正幸 菊島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to US07/960,832 priority Critical patent/US5327104A/en
Publication of JPH05243471A publication Critical patent/JPH05243471A/ja
Application granted granted Critical
Publication of JP3079786B2 publication Critical patent/JP3079786B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リード又は端子を
有する樹脂封止された圧電発振器に関する。
【0002】
【従来の技術】従来、フラットパッケージ形状の圧電振
動子を内蔵した圧電発振器は存在しない。フラットパッ
ケージの1例としてPLCC(QFJ)形状の半導体素
子は、図5(a)は平面図、(b)は側面図に示すよう
に、中央のアイランド部51にICチップ52をマウン
トし、ICチップ52のパッドと、アイランド部51の
周囲4方を取り囲む、リード端子53とが、ボンディン
グ線54により接続されている。リード端子53の外方
を残して、トランスファーモールド方法等により樹脂封
止する。その後リード端子53を切断、曲げ加工して得
られる。
【0003】
【発明が解決しようとする課題】以上に示す、従来のフ
ラットパッケージ形状の半導体素子は、アイランド部5
1の周囲をリード端子53が取り囲んでおり、また、樹
脂パッケージ自体の厚みが薄いことから、その内部に圧
電振動子を更に実装することは困難であった。
【0004】本発明の目的は、以上の従来技術の課題を
解決するためになされたものであり、その目的とすると
ころは、小型で薄い高信頼性樹脂パッケージタイプの圧
電発振器を提供することである。
【0005】
【課題を解決するための手段】本発明の圧電発振器は、
リードフレームの第1面にICチップをマウントし、前
記リードフレームの第1面と反対側の第2面に圧電振動子
をマウントし、前記ICチップと前記圧電振動子とを、
樹脂でモールドして四角形状のパッケージを形成すると
共に、前記圧電振動子の長手方向の軸が、前記四角形状
のパッケージの対向する2辺を結ぶ第1の対角線に対し
て−45°〜+45°の範囲に配置され、 前記圧電振動
子を発振させるための前記ICチップの電極パッドが、
四角形状の前記ICチップのうちの対向する2辺を結ぶ
第2の対角線付近にあって、前記圧電振動子の固定部側
に前記電極パッドが近くなる向きに前記ICチップをマ
ウントしたことを特徴とする。
【0006】この場合、樹脂でモールドする際の樹脂注
入口が、第1の対角線上に設けられていることが望まし
い。
【0007】
【0008】また、ICチップがマウントされるリード
フレームのアイランド部を、圧電振動子の方向にダイパ
ッドダウン(ディプレス)させることが望ましい。
【0009】また、圧電振動子のリードを固定するリー
ドフレームのリード端子に、曲がり部を備えることが望
ましい。
【0010】また、圧電振動子のリードが固定される前
記リードフレームのリード端子の各々が、前記圧電振動
子のリードが固定される固定部と当該固定部と隣接する
周辺リード端子とからなり、各々の前記固定部および前
記周辺リード端子の表面積を等しくして、前記圧電振動
子を固定する時の熱的条件を一致させることが望まし
い。
【0011】また、圧電振動子が接続されるリードフレ
ームのリード端子を、他のリード端子の配列位置とずら
して設けて、切断型を共用化できるように構成してもよ
い。
【0012】また、本発明の圧電発振器は、 ICチッ
プをリードフレームのアイランド部の第1面にマウント
し、圧電振動子を前記アイランド部の第1面と反対側の
第2面に接触させてマウントし、前記ICチップと前記
圧電振動子とを、樹脂でモールドしてパッケージを形成
すると共に、当該パッケージの外面に、前記圧電振動子
をはさんで前記アイランド部の対向面に穴を設けたこと
を特徴とする。
【0013】この場合、樹脂でモールドする際に使用さ
れるモールド型に設けた水晶振動子固定ピンにより、穴
が形成されるようにしてもよい。
【0014】また、上記圧電発振器を用いて、リアルタ
イムクロックやPLL発振器を構成することが望まし
い。
【0015】
【実施例】本発明の圧電発振器の1実施例を、水晶振動
子を用いたPLCC形状(QFJ形状)の水晶発振器を
例として、図1(a)の平面図、及び図1(b)の断面
図により説明する。
【0016】アイランド部1にICチップ2がマウント
されており、ICチップ2のパッドと、アイランド部1
の周囲4方を取り囲む、リード端子3とが、ボンディン
グ線4により接続されている。矩形状AT水晶発振片等
を内包する水晶振動子5は、アイランド部1のICチッ
プ2のマウント面の対面に、そのリード6を、ICチッ
プ2の水晶振動子を発振させるための電極(CMOSI
C等の際はゲート及びドレイン端子)に接続されたリー
ド端子3の途中に溶接、半田付け、導電性接着剤等の方
法で固定されている。水晶振動子5のシリンダー形ケー
ス7の長手方向は、完成時の樹脂パッケージ8の対角線
方向に位置出しされている。以上の水晶振動子5とIC
チップ2の取付けられたリードフレーム(先のアイラン
ド部1とリード端子3を1体に固定したもの)を、モー
ルド型にセットし、リード端子3の外方を残して、樹脂
をトランスファーモールド方法により樹脂封止する。そ
の後リード端子3を切断、曲げ加工して、PLCC形状
の水晶発振器が得られる。ここで、本実施例のポイント
を説明する。
【0017】まず、水晶振動子5の位置であるが、PL
CCの厚みを増やさないために、2〜1.5[mm]外
径のシリンダーを有する水晶振動子、特に32KHz
等の音叉型水晶振動子を、アイランド部1のICチップ
2の取り付け面と反対面に設ける。また、シリンダー形
ケース7の長手方向は、樹脂パッケージ8の対角線の方
向とするのが望ましい。その理由はトランスファーモー
ルド等の樹脂の注入口9が、4方向に同ピッチでリード
端子3を配置する関係上、対角線の隅部に設けられ、樹
脂注入の際、注入口9の方向と、シリンダー形ケース7
の長手方向とが、一致しているほうが樹脂の注入時にシ
リンダー形ケース7に余分な圧力が加わらず、水晶振動
子5のリード6のリード端子3の固定部11に力が加わ
らないのでリード端子3の変形(ひどい場合はとなりの
リード端子とショートする等の機能不良を発生する)
や、水晶振動子5自体の位置が、移動するという問題点
を発生させない。
【0018】なお、厳密な一致でなく、注入口方向に対
し、シリンダー形ケース7の角度は±45゜望ましくは
±30゜の範囲くらいまでは、設計の自由度を有する。
【0019】また、水晶振動子5はシリンダー形ケース
7が、アイランド部1の対面にくるようにしてあるが、
これは、PLCCがアイランド部1の周囲4方をリード
端子3が取り囲んでいる構成上、アイランド部1以外の
リードフレームに水晶振動子5を配置することは、先の
トランスファーモールド時の位置ズレ防止も考慮する
と、困難である。
【0020】更に図1に示すように、水晶振動子5のシ
リンダー形ケース7が樹脂パッケージの表面に飛び出さ
ないように、モールド型にシリンダー形ケース7を固定
するためのピンを設けて、樹脂モールドするとよい。モ
ールド型に設けられたピンにより、完成された圧電発振
器には、樹脂パッケージのアイランド1及びシリンダー
形ケース7の対向面に穴11が設けられる。
【0021】またリード端子3の水晶振動子5のリード
6の固定部10には、バネ性を有するように曲がり部を
設けておくと良い。この目的は、水晶振動子5のリード
6を固定部10に接続する際、溶接等で固定するが、そ
の際の影響を、リード端子3の先端のワイヤーボンディ
ング部に伝えないためになされている。
【0022】更に、2箇所の固定部10の熱的条件をそ
ろえるために、各々の固定部10及び周辺リード端子の
表面積を同じくするように設計しておくと、溶接等の固
定作業が安定して行なえる。そのためにリード端子を本
実施例のとおり曲線に設計しても良い。
【0023】また図2に示すようにICチップ2のゲー
ト及びドレインパッド21、22は、ICチップ2の対
角線の方向、すなわち4隅の1つ付近に設けておき、こ
のゲート及びドレインパッド21、22を、水晶振動子
5の固定されるリード端子3の方向に向けて、ICチッ
プ2を、アイランド部1にマウントするとゲート及びド
レインの配線が、最短距離となり、ワイヤーボンディン
グが容易となる。また、ゲート及びドレインの長さが短
くなる結果、高周波に対して有力となり、外部へのノイ
ズ放射も少なくなる他、外部からのノイズを受け取らな
くなり高信頼性のデバイスができる。
【0024】また、図3に示すように、水晶振動子5の
固定されるリード端子23の取り出し位置は、他のPL
CC形状の半導体素子が、等ピッチでリード端子を有す
る位置とずらして設けておく。
【0025】これは、切断型を、共用できるためであっ
て、量産上、有効な方法となる。
【0026】また、図4に示すように、リード端子のな
い部分にも、リードの凹部24を設けても、機能上何の
障害も発生しない。
【0027】これは、全部にリード端子を有するパッケ
ージ用の型を共用できるので、同様に量産設備の新規手
配を必要としない。
【0028】更に、アイランド部1は他のリード端子3
の位置より水晶振動子5の側に沈ませておく(ダイパッ
ドダウンあるいはディプレスという。)と、リード端子
3とICチップ2のパッドとの距離が近くなって、ワイ
ヤーボンディングの全線の長さが短くなる他、リード端
子3が、シリンダー形ケース7との接触の危険性を回避
することができる。これは、シリンダー形ケース7の大
きさが、アイランド部1の大きさより小さい時には問題
が少ないが、水晶振動子5の位置ズレが発生した際、及
び、シリンダー形ケース7の大きさが、アイランド部1
の大きさより大きいときには、有効である。
【0029】以上、本発明の圧電発振器について、PL
CC{QFJ(Quad FlatJ−Lead Pa
ckages)}形状の水晶発振器の実施例を説明した
が、本発明はそれに限るものではなく、QFP(Qua
d Flat Packages)、QFI(Quad
Flat I−Lead Packages)、QF
N(Quad Flat Non−Lead Pack
ages)、SOP(Small Outline P
ackages)、SOJ(Small Outlin
e J−Lead Packages)、DIP(Du
al In−Line Packages)等のリード
や端子のでてくるパッケージに対して適用できる。
【0030】図6はそのQFPタイプの水晶発振器の実
施例である。パッケージの構成は図1のPLCCタイプ
の水晶発振器と同様である。但しアウターリード72の
形状が異なっている。
【0031】又、図7はSOPタイプの水晶発振器の実
施例である。パッケージの構成は図1のPLCCタイプ
の水晶発振器と同様である。但しアウターリード92は
パッケージの2方向のみからでている。
【0032】更に、図8はパッケージ101の表面側に
穴102を設けた実施例である。
【0033】なお本発明の圧電発振器は、端子数が多い
ので、分周段をたくさん有する多周波出力の発振器、及
びリアルタイムクロック等のコンピュータ周辺デバイ
ス、更にはフェーズロックループ(PLL)水晶発振器
等への利用が望ましい。
【0034】リアルタイムクロックは、コンピューター
に時計情報を送る回路であるが、水晶振動子に32[K
Hz] の音叉型振動子を用い、その発振周波数を分周
し、時、分、秒、データーを作製し、コンピューターの
CPUに転送するものであり、データー転送の入出力端
子を多数必要とするので適する。
【0035】またPLL水晶発振器を構成する場合は、
水晶振動子を基準信号とし、本例では、2.0[mm]
φの矩形状AT水晶振動子を用い、パッケージの厚みを
厚くしないように、考慮しているが、必要により3.0
[mm]φの矩形状AT水晶振動子を用いる。
【0036】なおPLL水晶発振器の構成としては、以
上の水晶振動子を基準信号に用い、PLL回路を複数組
合わせ、複数の出力を取り出す構成を、1つのパッケー
ジ中に設けると良い。
【0037】それぞれのPLL回路の分周比を任意に設
定することで、コンピューター内で必要とする、クロッ
ク信号(基準信号をそのまま出力させても良い。)や、
グラフィック用信号等、数種の信号を同時に出力する。
1つのPLL水晶発振器で、全信号をカバーする水晶発
振器が得られる。
【0038】
【発明の効果】以上に示す、本発明の圧電発振器によれ
ば、フラットパッケージ形状の樹脂パッケージ中に、I
Cチップを搭載したアイランド部のICチップの対向面
に、シリンダー形ケースを有する圧振動子を、位置決
め固定しているので、半導体素子のフラットパッケージ
品とほぼ同寸の圧電発振器が得られる。
【0039】又、一般に樹脂パッケージを放置すると、
保存環境により、水分が吸湿される。
【0040】この状態で、半田実装した場合、シリンダ
ー形ケース周囲の水分が気化膨張して、水蒸気圧が上昇
して、モールド厚の一番薄い部分に応力が集中する。
【0041】しかし、本発明によれば、樹脂パッケージ
外面に設けられた穴により、樹脂パッケージの吸湿に
よる水分が、外部に放出され、半田実装時の熱ストレス
によるパッケージクラックの発生を防止する事ができ、
信頼性の高い圧電発振器が得られる。また、 ICチッ
プからの発熱を圧電振動子のケース(金属)を介して、
アイランド部の対向面に設けた穴から効率良く外部へ逃
がすことができる。
【0042】又、樹脂パッケージの対角線部に、樹脂注
入口を設け、圧電振動子のシリンダー形ケースを対角線
の方向に対して±45゜(望ましくは±30゜)の範囲
内に取り付けると、樹脂注入時に圧電振動子に力が加わ
り、位置ズレや、リード端子のショートといった問題点
を発生することがない。
【0043】更に、ICチップの圧電振動子を発振させ
電極パッドを、第2の対角線付近に設けておくと圧電
振動子との接続距離が最短となり、ノイズの進入や流失
に対して強くなる。
【0044】更に、アイランド部を圧電振動子側にダイ
パットダウン(ディプレスともいう)をしておくと、圧
電振動子シリンダー形ケースと、リード端子とが接触し
てショート不良となる危険性を回避でき、高信頼性の圧
電発振器が得られる。
【0045】なお、圧電振動子のシリンダー形ケース
を、アイランド部付近に位置出しし、しかもリード端子
付近に設けないのは、以上のリード端子とのショートを
防ぐためにも有効である。
【0046】又、圧電振動子のリードを固定するリード
端子に、曲がり部を設けた事で、圧電振動子固定時に、
加工時のショックをボンディングワイヤーに伝えないた
め、信頼性が高くなる。
【0047】更に、固定部の熱的条件を揃えるために、
固定部、及び周辺リード端子の表面積を等しく設計して
あるので、固定作業が安定して行なえる構造である。
【0048】更に、水晶振動子を固定するリード端子
は、他のリード端子の配列位置をずらして設けておくの
で切断型を共用化することができ、新規な製造装置を手
配しなくて良い。
【0049】又、パッケージのモールド型を共用するこ
とができる。
【0050】又、本発明によれば、PLL発振器におい
て、PLL ICと水晶が最短距離で結ばれて、ノイズ
が少ない基準クロックが得られるので、VCOから出力
される信号の信号純度が良い。
【0051】即ち、基準信号をPLL ICの外部で作
ると、他のクロックあるいは信号の干渉を受け基準信号
にノイズが重複されてしまう。このノイズまじりの基準
クロックで、PLLを動作させると、VCOの出力の信
号純度も悪くなってしまう。更に、基準クロックの引き
回しが不用になるので、低パワー化することができる。
【0052】又、PLL ICと水晶振動子の相互干渉
がなくなり、信号純度の向上やPLL回路の安定動作が
得られ、高信頼性のPLL発振器が得られる。
【0053】更に、基準クロックの引き回しがなくなる
ので、放射ノイズが低減され、高品質で、高信頼性のP
LL発振器が得られる。また、本願発明の圧電発振器は
入出力端子を多数必要とするリアルタイムクロックに好
適である。
【図面の簡単な説明】
【図1】 本発明の圧電発振器の一実施例として、P
LCC(QFJ)形状の水晶発振器を示す図。(a)は
平面図。(b)は側面図。
【図2】 水晶振動子とICの接続部付近の拡大図。
【図3】 水晶振動子を固定するリード端子の位置を
示す拡大図。
【図4】 全周部にリード端子を有する、パッケージ
用の型を利用した水晶発振器の実施例を示す図。
【図5】 従来の、半導体素子の一実施例として、P
LCC(QFJ)形状の半導体素子を示す図。(a)は
平面図。(b)は側面図。
【図6】 他の実施例として、QFP形状の水晶発振
器を示す図。
【図7】 他の実施例として、SOP形状の水晶発振
器を示す図。
【図8】 パッケージ表面に穴を設けたQFP形状の
水晶発振器を示す図。
【符号の説明】
1,51 アイランド部 2,52 ICチップ 3,53 リード端子 4,54 ボンディング線 5 水晶振動子 6 リード 7 シリンダー形ケース 8 樹脂パッケージ 9 注入口 10 固定部 11 穴
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 23/28 H01L 41/08 H03B 5/32

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 リードフレームの第1面にICチップを
    マウントし、前記リードフレームの第1面と反対側の第2
    に圧電振動子をマウントし、前記ICチップと前記圧
    電振動子とを、樹脂でモールドして四角形状のパッケー
    ジを形成すると共に、前記圧電振動子の長手方向の軸
    が、前記四角形状のパッケージの対向する2辺を結ぶ
    1の対角線に対して−45°〜+45°の範囲に配置さ
    前記圧電振動子を発振させるための前記ICチップの電
    極パッドが、四角形状の前記ICチップのうちの対向す
    る2辺を結ぶ第2の対角線付近にあって、前記圧電振動
    子の固定部側に前記電極パッドが近くなる向きに前記I
    Cチップをマウントした ことを特徴とする圧電発振器。
  2. 【請求項2】 樹脂でモールドする際の樹脂注入口が、
    前記第1の対角線上に設けられていることを特徴とする
    請求項1記載の圧電発振器。
  3. 【請求項3】 前記ICチップがマウントされる前記リ
    ードフレームのアイランド部を、前記圧電振動子の方向
    にダイパッドダウンさせたことを特徴とする請求項1記
    載の圧電発振器。
  4. 【請求項4】 前記圧電振動子のリードを固定する前記
    リードフレームのリード端子に、曲がり部を備えたこと
    特徴とする請求項1記載の圧電発振器。
  5. 【請求項5】 前記圧電振動子のリードが固定される前
    記リードフレームのリード端子の各々が、前記圧電振動
    子のリードが固定される固定部と当該固定部と隣接する
    周辺リード端子とからなり、各々の前記固定部および前
    記周辺リード端子の表面積を等しくして、前記圧電振動
    子を固定する時の熱的条件を一致させたことを特徴とす
    る請求項1記載の圧電発振器。
  6. 【請求項6】 前記圧電振動子が接続される前記リード
    フレームのリード端子を、他のリード端子の配列位置と
    ずらして設けて、切断型を共用化できるように構成した
    ことを特徴とする請求項1記載の圧電発振器。
  7. 【請求項7】 ICチップをリードフレームのアイラン
    ド部の第1面にマウントし、圧電振動子を前記アイラン
    ド部の第1面と反対側の第2面に接触させてマウントし、
    前記ICチップと前記圧電振動子とを、樹脂でモールド
    してパッケージを形成すると共に、当該パッケージの外
    面に、前記圧電振動子をはさんで前記ア イランド部の対
    向面に穴を設けたことを特徴とする圧電発振器。
  8. 【請求項8】 樹脂でモールドする際に使用されるモー
    ルド型に設けた水晶振動子固定ピンにより、前記穴が形
    成されることを特徴とする請求項7記載の圧電発振器。
  9. 【請求項9】 請求項1ないし8のいずれかに記載の圧
    電発振器を用いたことを特徴とするリアルタイムクロッ
    ク。
  10. 【請求項10】 請求項1ないし8のいずれかに記載の
    圧電発振器を用いたことを特徴とするPLL発振器。
JP04209210A 1991-10-21 1992-08-05 圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器 Expired - Lifetime JP3079786B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US07/960,832 US5327104A (en) 1991-10-21 1992-10-14 Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27276991 1991-10-21
JP3-272769 1991-10-21

Publications (2)

Publication Number Publication Date
JPH05243471A JPH05243471A (ja) 1993-09-21
JP3079786B2 true JP3079786B2 (ja) 2000-08-21

Family

ID=17518487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04209210A Expired - Lifetime JP3079786B2 (ja) 1991-10-21 1992-08-05 圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器

Country Status (1)

Country Link
JP (1) JP3079786B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421747B2 (ja) * 1995-02-15 2003-06-30 セイコーエプソン株式会社 圧電発振器及び電圧制御発振器
US9230890B2 (en) 2012-04-27 2016-01-05 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2018152828A (ja) * 2017-03-15 2018-09-27 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体
JP2018129553A (ja) * 2018-05-23 2018-08-16 ラピスセミコンダクタ株式会社 半導体装置

Also Published As

Publication number Publication date
JPH05243471A (ja) 1993-09-21

Similar Documents

Publication Publication Date Title
JP3022393B2 (ja) 半導体装置およびリードフレームならびに半導体装置の製造方法
US5327104A (en) Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element
US5444301A (en) Semiconductor package and method for manufacturing the same
US7489021B2 (en) Lead frame with included passive devices
JPH06132453A (ja) 半導体装置及びその製造方法
JP2001313363A (ja) 樹脂封止型半導体装置
JP2003115573A (ja) デュアルダイパッケージ
WO1994024698A1 (en) Semiconductor device
JPH1126647A (ja) 光半導体装置
JP3079786B2 (ja) 圧電発振器、及びこれを用いたリアルタイムクロック、pll発振器
JP3514101B2 (ja) 半導体装置及びその製造方法並びに電子機器
JP2004032323A (ja) 表面実装型圧電発振器及びその製造方法
JPH0722567A (ja) モールド樹脂封止型半導体装置とその製造方法
JP3230742B2 (ja) 圧電発振器
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JP3289461B2 (ja) 電圧制御発振器及びその製造方法
JP3128906B2 (ja) 圧電発振器
JP3495566B2 (ja) 半導体装置
JP3182378B2 (ja) 半導体装置および混成集積回路装置
JP2605756B2 (ja) 圧電発振器
JPH02141109A (ja) 圧電発振器の構造
JPH07162236A (ja) 圧電発振器及びその製造方法
KR100195507B1 (ko) 박형 반도체 칩 패키지 소자
JP2543874Y2 (ja) 樹脂モールド型圧電発振器及び樹脂モールド型圧電振動子
JP3170253B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 13