KR101389716B1 - 입력 장치, 단말장치 및 패키징 방법 - Google Patents

입력 장치, 단말장치 및 패키징 방법 Download PDF

Info

Publication number
KR101389716B1
KR101389716B1 KR1020120009135A KR20120009135A KR101389716B1 KR 101389716 B1 KR101389716 B1 KR 101389716B1 KR 1020120009135 A KR1020120009135 A KR 1020120009135A KR 20120009135 A KR20120009135 A KR 20120009135A KR 101389716 B1 KR101389716 B1 KR 101389716B1
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit pattern
semiconductor chip
touch contact
upper substrate
Prior art date
Application number
KR1020120009135A
Other languages
English (en)
Other versions
KR20130087892A (ko
Inventor
김동운
이수봉
Original Assignee
크루셜텍 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크루셜텍 (주) filed Critical 크루셜텍 (주)
Priority to KR1020120009135A priority Critical patent/KR101389716B1/ko
Publication of KR20130087892A publication Critical patent/KR20130087892A/ko
Application granted granted Critical
Publication of KR101389716B1 publication Critical patent/KR101389716B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 실시예에 따르면, 입력 장치는 피사체의 접촉을 감지하는 터치 접촉부와, 상기 터치 접촉부에서 발생한 신호를 처리하는 반도체 칩이 패키징되고, 상기 터치 접촉부의 하단에 위치하여 상기 터치 접촉부와 전기적으로 연결되는 반도체 패키지를 포함한다.
이처럼, 터치 접촉부를 반도체 패키지 위에 장착하고 반도체 패키지에 형성된 도전성 패턴을 통해 직접 반도체 패키지와 연결되도록 입력 장치를 패키징함으로써, 터치 접촉부를 소형화시킬 수 있고 최단 거리 배선에 따른 노이즈 감소를 가질 수 있다.

Description

입력 장치, 단말장치 및 패키징 방법{INPUT APPARATUS, TERMINAL AND PACKAGING METHOD}
본 발명은 입력 장치, 단말장치 및 패키징 방법에 관한 것으로서, 보다 자세하게는 피사체가 접촉되면, 접촉 위치에 대응하는 입력 신호를 발생시키는 터치 입력 장치 및 이러한 터치 입력 장치를 패키징하는 기술에 관한 것이다.
종래의 터치 입력 장치는 반도체 칩을 내장하는 반도체 패키지에 터치 접촉부를 형성하는 PCB 혹은 터치 패널을 별도로 구비한다. 그리고 와이어 본딩을 이용하여 반도체 칩이 장착된 기판과 터치 접촉부를 전기적으로 연결한다.
따라서, 신호 전송을 위한 결선을 하여 최소한 두 개의 별도 구성품 혹은 조립 공정을 거치도록 하여 터치 인식을 위한 최소 구성품이 복수개로 존재한다.
또한, 최소한 두 개 이상의 기판이 나열된 상태에서 결선 연결되므로, 소형 단말에 터치 입력 장치를 탑재하고자 할 경우, 터치 입력 장치의 부피의 한계를 유발한다.
그런데 휴대 단말이 활성화되면서, 휴대 단말의 부품들을 초소형화해야할 필요가 있어, 종래와 달리 터치 입력 장치의 부피를 줄일 수 있는 패키징 방안이 필요한 실정이다.
본 발명이 이루고자 하는 기술적 과제는 입력 장치를 소형화할 수 있는 패키징 방법 및 이러한 패키징 방법으로 구현된 입력 장치, 단말장치 및 패키징 방법을 제공하는 것이다.
본 발명의 하나의 특징에 따르면 입력 장치가 제공된다. 이 입력 장치는, 피사체의 접촉을 감지하는 터치 접촉부; 및 상기 터치 접촉부에서 발생한 신호를 처리하는 반도체 칩이 패키징되고, 상기 터치 접촉부의 하단에 위치하여 상기 터치 접촉부와 전기적으로 연결되는 반도체 패키지를 포함한다.
이때, 상기 반도체 패키지는,
상기 터치 접촉부가 일체로 형성되어 있는 상부 기판; 및 상면에 전기 신호의 전달을 위한 하나 이상의 인쇄 회로 패턴이 형성되고, 상기 하나 이상의 인쇄 회로 패턴과 와이어 본딩을 통해 연결되는 반도체 칩이 장착된 하부 기판을 포함하고,
상기 상부 기판은 상기 하부 기판 위에 결합되며, 상기 인쇄 회로 패턴과 전기적으로 연결될 수 있다.
또한, 상기 상부 기판은,
내측으로 함몰된 내부 공간 및 외부에서 상기 내부 공간으로 형성된 통로를 포함하고, 상기 내부 공간에 상기 반도체 칩이 장착된 하부 기판이 수용되며, 상기 외측에 함몰된 공간과 상기 내부 공간은 몰딩액으로 채워지며, 몰딩되지 않은 상기 상부 기판은 상기 터치 접촉부를 형성할 수 있다.
또한, 상기 하부 기판은, 서로 이격되어 배치되는 복수의 인쇄 회로 패턴들을 포함하고,
상기 복수의 인쇄 회로 패턴들은,
상기 터치 접촉부 및 상기 반도체 칩과 연결되는 제1 인쇄 회로 패턴; 상기 반도체 칩과 연결되어 외부로 신호를 출력하기 위한 제2 인쇄 회로 패턴; 및 상기 반도체 칩 및 그라운드 단자와 연결되는 제3 인쇄 회로 패턴을 포함하고,
상기 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴은, 와이어 본딩 공정을 통해 연결될 수 있다.
또한, 상기 터치 접촉부는, 복수개의 접촉 패널로 구성되고, 상기 복수개의 접촉 패널은 각각 상기 상부 기판을 통하여 상기 제1 인쇄 회로 패턴과 전기적으로 연결될 수 있다.
본 발명의 다른 특징에 따르면 단말장치가 제공된다. 이러한 단말장치는, 피사체의 접촉을 감지하는 터치 접촉부; 상기 터치 접촉부에서 발생한 신호를 처리하는 반도체 칩이 패키징되고, 상기 터치 접촉부의 하단에 위치하여 상기 터치 접촉부와 전기적으로 연결되는 반도체 패키지; 상기 반도체 패키지의 저면에 장착되는 도전볼; 상기 도전볼을 사이에 두고 상기 반도체 패키지가 장착되는 메인 보드; 및 상기 메인 보드에 장착되는 콘트롤 프로세서 유닛을 포함한다.
또한, 상기 반도체 패키지는,
상기 터치 접촉부가 일체로 형성되어 있는 상부 기판; 및 상면에 전기 신호의 전달을 위한 하나 이상의 인쇄 회로 패턴이 형성되고, 상기 하나 이상의 인쇄 회로 패턴과 와이어 본딩을 통해 연결되는 반도체 칩이 장착된 하부 기판을 포함하고,
상기 상부 기판은 상기 하부 기판 위에 결합되며, 상기 인쇄 회로 패턴과 전기적으로 연결될 수 있다.
또한, 상기 하부 기판은, 서로 이격되어 배치되는 복수의 인쇄 회로 패턴들을 포함하고,
상기 복수의 인쇄 회로 패턴들은, 상기 터치 접촉부 및 상기 반도체 칩과 연결되는 제1 인쇄 회로 패턴; 상기 반도체 칩과 연결되어 외부로 신호를 출력하기 위한 제2 인쇄 회로 패턴; 및 상기 반도체 칩 및 그라운드 단자와 연결되는 제3 인쇄 회로 패턴을 포함하고,
상기 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴은, 와이어 본딩 공정을 통해 연결되며, 상기 터치 접촉부에서 발생되는 접촉 감지 신호는 상기 상부 기판, 상기 제1 인쇄 회로 패턴 및 와이어를 통하여 상기 반도체 칩으로 입력되고, 상기 반도체 칩에서 출력되는 제어 신호는 와이어, 상기 제2 인쇄 회로 패턴, 상기 도전볼 및 상기 메인 보드를 통하여 상기 콘트롤 프로세서 유닛으로 전달할 수 있다.
본 발명의 또 다른 특징에 따르면 입력 장치의 패키징 방법이 제공된다. 이러한 패키징 방법은, 내측으로 함몰된 내부 공간 및 외부에서 상기 내부 공간으로 연결된 통로가 형성된 상부 기판 및 하나 이상의 인쇄 회로 패턴이 형성된 하부 기판을 제작하는 단계; 상기 하부 기판 위에 반도체 칩을 장착하는 단계; 상기 하나 이상의 인쇄 회로 패턴과 상기 반도체 칩을 와이어 본딩을 통해 전기적으로 연결하는 단계; 상기 반도체 칩이 장착된 하부 기판 위에 상기 상부 기판을 장착하는 단계; 및 상기 통로를 통해 상기 내부 공간으로 몰딩액을 주입하는 단계를 포함하고,
상기 반도체 칩은 상기 상부 기판의 내부 공간에 수용될 수 있다.
또한, 상기 상부 기판과 상기 하부 기판이 결합된 지점에서 상기 상부 기판으로부터 외측의 하부 기판을 절단하는 단계를 더 포함할 수 있다.
또한, 몰딩되지 않은 상기 상부 기판은 피사체의 접촉을 감지하는 터치 접촉부를 형성하고,
상기 하부 기판은, 서로 이격되어 배치되는 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴을 포함하며,
상기 와이어 본딩을 통해 전기적으로 연결하는 단계는, 상기 상부 기판과 결합되어 상기 터치 접촉부로부터 접촉 감지 신호를 입력받는 상기 제1 인쇄 회로 패턴을 제1 와이어를 통해 상기 반도체 칩과 연결하는 단계; 외부 출력 단자와 연결되는 상기 제2 인쇄 회로 패턴을 제2 와이어를 통해 상기 반도체 칩과 연결하는 단계; 및 외부 그라운드 단자와 연결되는 상기 제3 인쇄 회로 패턴을 제3 와이어를 통해 상기 반도체 칩과 연결하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, 터치 접촉부를 반도체 패키지 위에 장착함으로써, 반도체 칩이 장착된 반도체 패키지의 크기보다 작은 면적의 터치 접촉부가 필요한 경우 최적화된 입력 장치를 제공한다.
또한, 터치 접촉부의 크기는 반도체 패키지의 크기로 한정 할 수 있어 부피가 줄어들고, 이처럼 터치 접촉부가 소형화되므로 배선 길이 역시 짧아지며 이에 따라 노이즈가 침투할 수 있는 영역 역시 작아지게 되어 노이즈에 대한 대응력이 향상된다.
또한, 반도체 칩 자체에서 양산시에 전체 입력 장치의 불량 검출이 가능하도록 회로를 구성하는 경우, 불량 검출을 위한 별도 프로세스가 필요하지 않게 되어 생산성이 향상된다.
결국, 비용 절감, 전체 입력 장치의 소형화, 최단 거리 배선에 따른 노이즈 감소 등과 같은 효과를 가질 수 있다.
도 1은 본 발명의 실시예에 따른 입력 장치의 평면도로서, 입력 장치를 위에서 내려다본 도면이다.
도 2는 본 발명의 실시예에 따른 상부 기판과 하부 기판을 나타낸다.
도 3은 본 발명의 실시예에 따른 하부 기판의 측면도이다.
도 4, 도 5는 본 발명의 실시예에 따른 상부 기판과 하부 기판의 결합 측면도이다.
도 6, 도 7은 본 발명의 실시예에 따른 반도체 패키지가 메인 보드에 결합된 측면도이다.
도 8은 본 발명의 실시예에 따른 반도체 패키지의 평면도로서, 반도체 패키지를 위에서 내려다본 평면도이다.
도 9는 본 발명의 실시예에 따른 반도체 패키지의 패키징 공정을 나타낸 순서도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성 요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "…부", "…모듈", "…기" 의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하, 도면을 참조로 하여 본 발명의 실시예에 따른 입력 장치, 단말장치 및 패키징 방법에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 입력 장치의 평면도로서, 입력 장치를 위에서 내려다본 도면이다.
도 1을 참조하면, 입력 장치는 터치 접촉부(100) 및 반도체 패키지(200)를 포함한다. 이러한 반도체 패키지(200)는 터치 접촉부(100)가 감지한 접촉 감지 신호를 처리하는 반도체 칩(300)을 내장하고 있다.
입력 장치는 터치 접촉부(100)에 피사체(400)가 접촉되면, 접촉 위치에 대응하는 접촉 감지 신호를 발생시키는 터치 입력 장치이며, 소형 휴대 장치에 장착될 수 있다. 여기서, 소형 휴대 장치는 스마트폰, 태블릿 PC, MP3 등이 될 수 있다.
여기서, 터치 접촉부(100)는 별개의 구성 요소가 아닌 반도체 패키지(200)에 일체로 형성된다. 터치 접촉부(100)는 피사체(400)의 접촉을 감지하고, 접촉 감지 신호를 반도체 패키지(200)로 전달한다. 여기서, 피사체(400)는 손가락을 비롯한 신체의 부위이거나 굳이 신체가 아니라도 터치 접촉부(100)에 접촉시킬 수 있는 다른 대체 가능한 물체가 될 수 있다. 그리고 터치 접촉부(100)는 피사체(400)가 접촉되는 복수개의 터치 패널로 구성될 수 있으며, 도 1과 같이 4개의 터치 패널로 구성될 수 있다.
반도체 패키지(200)는 터치 접촉부(100)에서 발생한 접촉 감지 신호를 처리하는 반도체 칩(300)이 패키징된다.
이때, 반도체 패키지(200)는 터치 접촉부(100)의 하단에 위치한다.
이제, 반도체 패키지(200)의 제조 공정에 대해 설명하기로 한다.
먼저, 도 2는 본 발명의 실시예에 따른 상부 기판과 하부 기판을 나타낸다.
도 2를 참조하면, 반도체 패키지(200)는 상부 기판(201) 및 하부 기판(203)을 포함한다. 이때, 상부 기판(201)은 외측(201a)으로 함몰되고 상부 기판(201)의 내부 공간과 연결되는 통로(201b)가 형성되어 있으며, 하부 또는 저면에 내측으로 함몰된 내부 공간(201c)이 형성되어 있다.
또한, 하부 기판(203)은 상면에 형성된 복수의 인쇄 회로 패턴(205)을 포함한다.
이때, 반도체 패키지(200)의 조립 공정은 QFN PKG 조립 공정을 기반으로 이루어질 수 있다. 또한, 상부 기판(201) 및 하부 기판(203)은 모두 QFN에 사용되는 리드 프레임(Leadframe)일 수 있다. QFN L/F 특유의 Half Etching 공정을 적용하여 3D 구조물 구현이 용이하게 될 수 있다.
도 3은 본 발명의 실시예에 따른 하부 기판의 측면도이다.
도 3을 참조하면, 하부 기판(203) 위에 반도체 칩(300) 즉 터치 IC(Touch IC)를 장착한다. 그리고 반도체 칩(300)과 하부 기판(203)의 인쇄 회로 패턴(205) 중 하나 이상의 인쇄 회로 패턴(205)을 와이어(207)를 통하여 연결한다. 즉 와이어 본딩(Au Wire Bonding)을 통해 연결된다.
도 4, 도 5는 본 발명의 실시예에 따른 상부 기판과 하부 기판의 결합 측면도이다.
도 4를 참조하면, 도 3과 같이 하부 기판(203) 위에 반도체 칩(300)이 장착되고, 하부 기판(203)의 인쇄 회로 패턴(205)과 와이어 본딩된 상태에서 상부 기판(201)을 하부 기판(203) 위에 장착한다. 그러면, 상부 기판(201)의 내부 공간(201c)에 반도체 칩(300)이 수용되는 구조가 된다.
이때, 상부 기판(201)과 하부 기판(203)의 결합은 Ag Epoxy를 이용하거나 접합부 전기적 연결 즉 스크린 프린팅 공정이 사용될 수 있다.
한편, 도면에서는 본 발명의 이해를 돕기 위해 하나의 터치 IC(300)가 장착된 하부 기판(203)에 하나의 내부 공간(201c)를 구비하는 상부 기판(201)이 결합되는 것으로 설명하였다. 그러나, 실제 제조 공정에서는 다수 개의 터치 IC(300)가 Matrix 형태로 장착된 기판의 상부에 각각의 터치 IC(300)를 수용할 수 있는 내부 공간(201c)이 구비된 상부 기판(201)이 결합되는 형태로 제작될 수 있다. 그리고, 후술할 몰딩(Molding) 공정이 완료 된 후, L/F Sawing을 통해 개별 패키지 형태로 분리될 수 있다. 이는 반도체 패키지를 제조함에 있어 일반적으로 적용되는 공정이므로 더 이상의 상세한 설명은 생략하기로 한다.
도 5를 참조하면, 상부 기판(201)의 내부 공간(201c)과 연결되는 통로(201b)와 외측에 함몰된 공간(201a)에 EMC 몰딩(Molding) 공정을 통해 몰딩액(209)을 주입하여 상부 기판(201)의 외측에 함몰된 공간(201a)과, 내부 공간(201c)을 몰딩액(209)으로 채우게 된다.
도 6, 도 7은 본 발명의 실시예에 따른 반도체 패키지가 메인 보드에 결합된 측면도이다.
도 6을 참조하면, 도 5와 같이 몰딩 공정이 이루어진 반도체 패키지(200)의 상부 기판(201) 위에 몰딩되지 않은 부분이 터치 접촉부(100)가 된다. 그리고 메인 보드(500) 위에 반도체 패키지(200)를 장착하는데, 이때, 도전볼(600)을 사이에 둔 상태에서 장착된다. 여기서, 메인 보드(500)에는 CPU(Central Processing Unit)(700)가 장착되어 있다.
이처럼, 터치 접촉부(100) 및 반도체 패키지(200)를 입력 장치(미도시)를 구성하고, 입력 장치(미도시)가 장착된 메인 보드(500) 및 CPU(700)는 단말장치(미도시)에 포함된다. 여기서, 단말장치(미도시)는 입력 장치(미도시)를 요하는 사용자 단말로서, 앞서 기술한 바와 같이 소형 휴대 장치일 수 있으며, 예를 들어, 스마트폰, 태블릿 PC, MP3 등이 될 수 있다.
도 7을 참조하면, 터치 접촉부(100)에 피사체(400)가 접촉되면, 터치 접촉부(100)에서 생성된 접촉 감지 신호가 점선(……)과 같이 상부 기판(201)→인쇄 회로 패턴(205)→와이어(207)→터치 IC(300)→와이어(207)→인쇄 회로 패턴(205)→도전 볼(600)→메인 보드(500)→CPU(700)로 전달된다.
도 8은 본 발명의 실시예에 따른 반도체 패키지의 평면도로서, 반도체 패키지를 위에서 내려다본 평면도이다.
도 8를 참조하면, 복수의 인쇄 회로 패턴(205)이 형성된 하부 기판(203)의 상면에 반도체 칩(300)이 장착되어 있다.
이때, 하부 기판(203)의 외부 경계 라인(209)과 내부 경계 라인(211)이 형성하는 공간은 상부 기판(201)이 장착되는 부분이고, 상부 기판(201)이 장착된 후, 하부 기판(203)의 외부 경계 라인(211)으로부터 외부 방향의 하부 기판(203)은 절단된다.
또한, 반도체 칩(300)은 입력(In), 출력(Out), 그라운드(Ground)를 위한 각각의 와이어(207)와 연결되고, 와이어(207)들은 하부 기판(203)에 형성된 복수의 인쇄 회로 패턴(205) 중 일부 회로 패턴(205)과 연결된다.
이때, 복수의 인쇄 회로 패턴(205)은 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴을 포함할 수 있다.
여기서, 제1 인쇄 회로 패턴은 상부 기판(201)이 상면에 장착되어 있고, 와이어(207)를 통해 반도체 칩(300)과 연결되어 상부 기판(201)을 통하여 터치 접촉부(100)로부터 접촉 감지 신호를 입력받아 반도체 칩(300)으로 전달한다.
이때, 터치 접촉부(100)는 복수개의 접촉 패널로 구성될 수 있으며 복수개의 접촉 패널은 각각 상부 기판(201)을 통하여 제1 인쇄 회로 패턴(205)과 전기적으로 연결될 수 있다.
제2 인쇄 회로 패턴은 와이어(207)를 통해 반도체 칩(300)과 연결되고, 하부에 도전볼(600)이 장착되어 반도체 칩(300)에서 발생시킨 제어 신호를 도전볼(600)로 출력한다.
제3 인쇄 회로 패턴은 반도체 칩(300)과 연결되고, 외부 그라운드 단자(GND)(미도시)와 연결된다.
한편, 도 8과 같이, 복수의 인쇄 회로 패턴(205)이 형성된 하부 기판(203)이 여러 개가 상하 방향으로 나열된 상태에서 각각의 하부 기판(203)에 각각의 반도체 칩(300) 장착과 와이어 공정을 수행한 후, 도 4와 같은 복수개의 상부 기판(201)을 각각의 하부 기판(203)에 결합한 후, 몰딩 공정을 수행할 수 있다. 즉 도 2~ 도 5에서 설명한 패키징 과정을 도 8과 같은 하부 기판(203)이 여러 개 나열된 상태에서 한 번에 수행함으로써, 복수의 반도체 패키지를 한 번에 대량 생산할 수 있게 된다. 그리고 L/F Sawing을 통해 도 8의 하부 기판(203)을 절단하여 개별 반도체 패키지로 생산할 수 있다.
이상의 설명한 반도체 패키지(200)를 패키징하는 일련의 과정을 설명하면 다음과 같다.
도 9는 본 발명의 실시예에 따른 반도체 패키지의 패키징 공정을 나타낸 순서도이다.
도 9를 참조하면, 도 2와 같이 상부 기판(201) 및 하부 기판(203)을 각각 제작한다(S101).
다음, 도 3과 같이 하부 기판(203) 위에 반도체 칩(300)을 장착(S103)하고 와이어 본딩을 한다(S105).
다음, 도 4와 같이 상부 기판(201)을 장착한다(S107).
다음, 도 5와 같이, 상부 기판(201)에 몰딩액(209)을 주입하여 몰딩(S109)한다. 그리고, 도 8과 같이, 외부 경계 라인(209)으로부터 외부 방향의 하부 기판(203)을 절단하여 개별 반도체 패키지를 생산한다.
이처럼, 패키징된 반도체 패키지(200)는 도 6~ 도 7과 같이 사용자 단말(미도시)의 메인 보드(500)에 장착된다.
이상에서 설명한 본 발명의 실시예는 장치 및 방법을 통해서만 구현이 되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (11)

  1. 삭제
  2. 피사체의 접촉을 감지하는 터치 접촉부; 및
    상기 터치 접촉부에서 발생한 신호를 처리하는 반도체 칩이 패키징되고, 상기 터치 접촉부의 하단에 위치하여 상기 터치 접촉부와 전기적으로 연결되는 반도체 패키지를 포함하고,
    상기 반도체 패키지는,
    상기 터치 접촉부가 일체로 형성되어 있는 상부 기판; 및
    상면에 전기 신호의 전달을 위한 하나 이상의 인쇄 회로 패턴이 형성되고, 상기 하나 이상의 인쇄 회로 패턴과 와이어 본딩을 통해 연결되는 반도체 칩이 장착된 하부 기판을 포함하고,
    상기 상부 기판은 상기 하부 기판 위에 결합되며, 상기 인쇄 회로 패턴과 전기적으로 연결되는 입력 장치.
  3. 제2항에 있어서,
    상기 상부 기판은,
    내측으로 함몰된 내부 공간 및 외부에서 상기 내부 공간으로 형성된 통로를 포함하고, 상기 내부 공간에 상기 반도체 칩이 장착된 하부 기판이 수용되며, 외측에 함몰된 공간과 상기 내부 공간은 몰딩액으로 채워지며, 몰딩되지 않은 상기 상부 기판은 상기 터치 접촉부를 형성하는 입력 장치.
  4. 제2항에 있어서,
    상기 하부 기판은, 서로 이격되어 배치되는 복수의 인쇄 회로 패턴들을 포함하고,
    상기 복수의 인쇄 회로 패턴들은,
    상기 터치 접촉부 및 상기 반도체 칩과 연결되는 제1 인쇄 회로 패턴;
    상기 반도체 칩과 연결되어 외부로 신호를 출력하기 위한 제2 인쇄 회로 패턴; 및
    상기 반도체 칩 및 그라운드 단자와 연결되는 제3 인쇄 회로 패턴을 포함하고,
    상기 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴은, 와이어 본딩 공정을 통해 연결되는 입력 장치.
  5. 제4항에 있어서,
    상기 터치 접촉부는, 복수개의 접촉 패널로 구성되고,
    상기 복수개의 접촉 패널은 각각 상기 상부 기판을 통하여 상기 제1 인쇄 회로 패턴과 전기적으로 연결되는 입력 장치.
  6. 피사체의 접촉을 감지하는 터치 접촉부;
    상기 터치 접촉부에서 발생한 신호를 처리하는 반도체 칩이 패키징되고, 상기 터치 접촉부의 하단에 위치하여 상기 터치 접촉부와 전기적으로 연결되는 반도체 패키지;
    상기 반도체 패키지의 저면에 장착되는 도전볼;
    상기 도전볼을 사이에 두고 상기 반도체 패키지가 장착되는 메인 보드; 및
    상기 메인 보드에 장착되는 콘트롤 프로세서 유닛을 포함하고,
    상기 반도체 패키지는,
    상기 터치 접촉부가 일체로 형성되어 있는 상부 기판; 및
    상면에 전기 신호의 전달을 위한 하나 이상의 인쇄 회로 패턴이 형성되고, 상기 하나 이상의 인쇄 회로 패턴과 와이어 본딩을 통해 연결되는 반도체 칩이 장착된 하부 기판을 포함하고,
    상기 상부 기판은 상기 하부 기판 위에 결합되며, 상기 인쇄 회로 패턴과 전기적으로 연결되는 단말장치.
  7. 제6항에 있어서,
    상기 반도체 패키지는,
    상기 터치 접촉부가 일체로 형성되어 있는 상부 기판; 및
    상면에 전기 신호의 전달을 위한 하나 이상의 인쇄 회로 패턴이 형성되고, 상기 하나 이상의 인쇄 회로 패턴과 와이어 본딩을 통해 연결되는 반도체 칩이 장착된 하부 기판을 포함하고,
    상기 상부 기판은 상기 하부 기판 위에 결합되며, 상기 인쇄 회로 패턴과 전기적으로 연결되는 단말장치.
  8. 제7항에 있어서,
    상기 하부 기판은, 서로 이격되어 배치되는 복수의 인쇄 회로 패턴들을 포함하고,
    상기 복수의 인쇄 회로 패턴들은,
    상기 터치 접촉부 및 상기 반도체 칩과 연결되는 제1 인쇄 회로 패턴;
    상기 반도체 칩과 연결되어 외부로 신호를 출력하기 위한 제2 인쇄 회로 패턴; 및
    상기 반도체 칩 및 그라운드 단자와 연결되는 제3 인쇄 회로 패턴을 포함하고,
    상기 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴은, 와이어 본딩 공정을 통해 연결되며, 상기 터치 접촉부에서 발생되는 접촉 감지 신호는 상기 상부 기판, 상기 제1 인쇄 회로 패턴 및 와이어를 통하여 상기 반도체 칩으로 입력되고, 상기 반도체 칩에서 출력되는 제어 신호는 와이어, 상기 제2 인쇄 회로 패턴, 상기 도전볼 및 상기 메인 보드를 통하여 상기 콘트롤 프로세서 유닛으로 전달되는 단말장치.
  9. 내측으로 함몰된 내부 공간 및 외부에서 상기 내부 공간으로 연결된 통로가 형성된 상부 기판 및 하나 이상의 인쇄 회로 패턴이 형성된 하부 기판을 제작하는 단계;
    상기 하부 기판 위에 반도체 칩을 장착하는 단계;
    상기 하나 이상의 인쇄 회로 패턴과 상기 반도체 칩을 와이어 본딩을 통해 전기적으로 연결하는 단계;
    상기 반도체 칩이 장착된 하부 기판 위에 상기 상부 기판을 장착하는 단계; 및
    상기 통로를 통해 상기 내부 공간으로 몰딩액을 주입하는 단계를 포함하고,
    상기 반도체 칩은 상기 상부 기판의 내부 공간에 수용되는 패키징 방법.
  10. 제9항에 있어서,
    상기 상부 기판과 상기 하부 기판이 결합된 지점에서 상기 상부 기판으로부터 외측의 하부 기판을 절단하는 단계
    를 더 포함하는 패키징 방법.
  11. 제9항에 있어서,
    몰딩되지 않은 상기 상부 기판은 피사체의 접촉을 감지하는 터치 접촉부를 형성하고,
    상기 하부 기판은, 서로 이격되어 배치되는 제1 인쇄 회로 패턴, 제2 인쇄 회로 패턴 및 제3 인쇄 회로 패턴을 포함하며,
    상기 와이어 본딩을 통해 전기적으로 연결하는 단계는;
    상기 상부 기판과 결합되어 상기 터치 접촉부로부터 접촉 감지 신호를 입력받는 상기 제1 인쇄 회로 패턴을 제1 와이어를 통해 상기 반도체 칩과 연결하는 단계;
    외부 출력 단자와 연결되는 상기 제2 인쇄 회로 패턴을 제2 와이어를 통해 상기 반도체 칩과 연결하는 단계; 및
    외부 그라운드 단자와 연결되는 상기 제3 인쇄 회로 패턴을 제3 와이어를 통해 상기 반도체 칩과 연결하는 단계
    를 포함하는 패키징 방법.
KR1020120009135A 2012-01-30 2012-01-30 입력 장치, 단말장치 및 패키징 방법 KR101389716B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120009135A KR101389716B1 (ko) 2012-01-30 2012-01-30 입력 장치, 단말장치 및 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120009135A KR101389716B1 (ko) 2012-01-30 2012-01-30 입력 장치, 단말장치 및 패키징 방법

Publications (2)

Publication Number Publication Date
KR20130087892A KR20130087892A (ko) 2013-08-07
KR101389716B1 true KR101389716B1 (ko) 2014-04-28

Family

ID=49214461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120009135A KR101389716B1 (ko) 2012-01-30 2012-01-30 입력 장치, 단말장치 및 패키징 방법

Country Status (1)

Country Link
KR (1) KR101389716B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020313A (ja) * 2008-07-09 2010-01-28 Qinghua Univ タッチパネルを利用した液晶表示パネルの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010020313A (ja) * 2008-07-09 2010-01-28 Qinghua Univ タッチパネルを利用した液晶表示パネルの製造方法

Also Published As

Publication number Publication date
KR20130087892A (ko) 2013-08-07

Similar Documents

Publication Publication Date Title
US9525094B2 (en) Proximity and ranging sensor
KR101476386B1 (ko) 인터포저를 구비한 집적회로 패키징 시스템
CN102201414A (zh) 半导体存储装置及其制造方法
KR101992596B1 (ko) 반도체 장치
US20140374901A1 (en) Semiconductor package and method of fabricating the same
KR20160091493A (ko) 지문센서 모듈 및 이의 제조방법
KR102025460B1 (ko) 반도체 디바이스
US20040245651A1 (en) Semiconductor device and method for fabricating the same
KR101389716B1 (ko) 입력 장치, 단말장치 및 패키징 방법
KR20140148273A (ko) 반도체 패키지 및 그 제조 방법
JP2008026183A (ja) Ｉｃ一体型加速度センサ
EP2884242B1 (en) Sensor Package And Manufacturing Method
JP2008113009A (ja) 外部コンタクトを有する電気的構成エレメント
JP2016039190A (ja) 半導体装置
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
CN112447690B (zh) 天线置顶的半导体封装结构
US8553742B1 (en) Laser chip package structure
CN109411482B (zh) 玻璃芯片接合封装组件
JPWO2009119346A1 (ja) 磁気センサパッケージ
JP2010034094A (ja) 回路装置
JP2009229296A (ja) 磁気センサパッケージ
KR101696638B1 (ko) 센서 패키지 및 이의 제조방법
CN220821555U (zh) 传感器芯片qfn封装过渡结构
KR200450953Y1 (ko) 전자 시스템 패키지
TWI705632B (zh) 雷射二極體裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 5