JP3433728B2 - 圧電デバイス - Google Patents
圧電デバイスInfo
- Publication number
- JP3433728B2 JP3433728B2 JP2000244590A JP2000244590A JP3433728B2 JP 3433728 B2 JP3433728 B2 JP 3433728B2 JP 2000244590 A JP2000244590 A JP 2000244590A JP 2000244590 A JP2000244590 A JP 2000244590A JP 3433728 B2 JP3433728 B2 JP 3433728B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- piezoelectric device
- built
- hole
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路と
圧電振動子とをパッケージに内蔵した圧電デバイス及び
その製造方法に関する。
圧電振動子とをパッケージに内蔵した圧電デバイス及び
その製造方法に関する。
【０００２】
【従来の技術】近年、ＨＤＤ（ハード・ディスク・ドラ
イブ）、モバイルコンピュータ、あるいはＩＣカード等
の小型の情報機器や、携帯電話や自動車電話等の移動体
通信機器において装置の小型薄型化がめざましく、それ
らに用いられるリアルタイムクロックモジュールや圧電
発振器や電圧制御発振器（ＶＣＸＯ）や温度補償発振器
（ＴＣＸＯ）、あるいはＳＡＷ発振器等の圧電デバイス
も小型薄型化が要求されている。又、それとともに、装
置の回路基板に両面実装が可能な表面実装タイプの圧電
デバイスが求められている。
イブ）、モバイルコンピュータ、あるいはＩＣカード等
の小型の情報機器や、携帯電話や自動車電話等の移動体
通信機器において装置の小型薄型化がめざましく、それ
らに用いられるリアルタイムクロックモジュールや圧電
発振器や電圧制御発振器（ＶＣＸＯ）や温度補償発振器
（ＴＣＸＯ）、あるいはＳＡＷ発振器等の圧電デバイス
も小型薄型化が要求されている。又、それとともに、装
置の回路基板に両面実装が可能な表面実装タイプの圧電
デバイスが求められている。
【０００３】そこで、従来の圧電デバイスの一例を、発
振回路を有するワンチップの半導体集積回路と、圧電振
動子に音叉型水晶振動子とを用いた図１１（ａ）、１１
（ｂ）の構造図で示されるリアルタイムクロックモジュ
ールを用いて説明する。
振回路を有するワンチップの半導体集積回路と、圧電振
動子に音叉型水晶振動子とを用いた図１１（ａ）、１１
（ｂ）の構造図で示されるリアルタイムクロックモジュ
ールを用いて説明する。
【０００４】ここで、リアルタイムクロックモジュール
とは、水晶振動子等の圧電素子を用いて、時、分、秒と
いった時刻（計時）機能や、年、月、日、曜日といった
カレンダー機能を高精度にカウントしデータ化するクロ
ックモジュールである。
とは、水晶振動子等の圧電素子を用いて、時、分、秒と
いった時刻（計時）機能や、年、月、日、曜日といった
カレンダー機能を高精度にカウントしデータ化するクロ
ックモジュールである。
【０００５】図１１（ａ）、１１（ｂ）の従来のリアル
タイムクロックモジュールの構成において、発振回路を
有するリアルタイムクロック用の半導体集積回路（ＩＣ
チップ：以下ＩＣチップと記す）１０１は、リードフレ
ーム１０２の一部であるアイランド部１０３に導電性接
着剤等により接着固定され、Ａｕワイヤーボンディング
線１０４により、パッケージの外周部に配列された入出
力用リード端子１０５等に電気的に接続されている。
タイムクロックモジュールの構成において、発振回路を
有するリアルタイムクロック用の半導体集積回路（ＩＣ
チップ：以下ＩＣチップと記す）１０１は、リードフレ
ーム１０２の一部であるアイランド部１０３に導電性接
着剤等により接着固定され、Ａｕワイヤーボンディング
線１０４により、パッケージの外周部に配列された入出
力用リード端子１０５等に電気的に接続されている。
【０００６】又、シリンダータイプの３２．７６８ｋＨ
ｚの周波数で発振する水晶振動子１０６が、リードフレ
ーム１０２の接続パッドに電気的に接続され固定されて
いる。ここで図１１（ｂ）に示すようにシリンダータイ
プの水晶振動子１０６は、アイランド部１０３をかいし
て、ＩＣチップ１０１と反対側に配置されている。
ｚの周波数で発振する水晶振動子１０６が、リードフレ
ーム１０２の接続パッドに電気的に接続され固定されて
いる。ここで図１１（ｂ）に示すようにシリンダータイ
プの水晶振動子１０６は、アイランド部１０３をかいし
て、ＩＣチップ１０１と反対側に配置されている。
【０００７】そして、以上のＩＣチップ１０１、リード
フレーム１０２、及びシリンダータイプの水晶振動子１
０６を樹脂モールドで一体に成形加工している。
フレーム１０２、及びシリンダータイプの水晶振動子１
０６を樹脂モールドで一体に成形加工している。
【０００８】
【発明が解決しようとする課題】以上に示す従来のリア
ルタイムクロックモジュールは、パッケージの底面積を
可能な限り小さくすることを重視して、ＩＣチップと水
晶振動子を重ねた積層タイプの構造となっている。しか
しながらシリンダータイプの水晶振動子の径が約Φ１．
５ｍｍ〜Φ２ｍｍと大きく、この水晶振動子とＩＣチッ
プの厚みがリアルタイムクロックモジュールのパッケー
ジの厚みを決定してしまい、小型薄型化が非常に困難と
なっている。
ルタイムクロックモジュールは、パッケージの底面積を
可能な限り小さくすることを重視して、ＩＣチップと水
晶振動子を重ねた積層タイプの構造となっている。しか
しながらシリンダータイプの水晶振動子の径が約Φ１．
５ｍｍ〜Φ２ｍｍと大きく、この水晶振動子とＩＣチッ
プの厚みがリアルタイムクロックモジュールのパッケー
ジの厚みを決定してしまい、小型薄型化が非常に困難と
なっている。
【０００９】又、ＩＣチップと水晶振動子とを組み付け
た後、水晶振動子を周波数調整することが困難な構造の
ため、ＩＣチップと水晶振動子のマッチングが必要とな
る高精度対応ができないという課題も有している。
た後、水晶振動子を周波数調整することが困難な構造の
ため、ＩＣチップと水晶振動子のマッチングが必要とな
る高精度対応ができないという課題も有している。
【００１０】本発明の目的は、以上の従来技術の課題を
解決するためになされたものであり、その目的とすると
ころは小型薄型サイズで厚み１．５ｍｍ以下の高精度対
応の圧電デバイスを安価に提供することである。
解決するためになされたものであり、その目的とすると
ころは小型薄型サイズで厚み１．５ｍｍ以下の高精度対
応の圧電デバイスを安価に提供することである。
【００１１】
【課題を解決するための手段】請求項１記載の発明は、
半導体集積回路と圧電振動子とを配線基板で形成された
パッケージに内蔵した圧電デバイスにおいて、第一のパ
ッケージに半導体集積回路を内蔵し、第二のパッケージ
に圧電振動子を内蔵し、第一のパッケージのＡ面に形成
された電極と第二のパッケージのＢ面に形成された電極
とを電気的に接続し、第一のパッケージのＡ面には穴Ａ
が形成され、更に第二のパッケージのＢ面には穴Ａと同
軸上に穴Ｂが形成され、穴Ａより穴Ｂの径が大きく形成
されており、穴Ｂを封止材で封止することにより第二の
パッケージ内部を気密封止したことを特徴とする。
半導体集積回路と圧電振動子とを配線基板で形成された
パッケージに内蔵した圧電デバイスにおいて、第一のパ
ッケージに半導体集積回路を内蔵し、第二のパッケージ
に圧電振動子を内蔵し、第一のパッケージのＡ面に形成
された電極と第二のパッケージのＢ面に形成された電極
とを電気的に接続し、第一のパッケージのＡ面には穴Ａ
が形成され、更に第二のパッケージのＢ面には穴Ａと同
軸上に穴Ｂが形成され、穴Ａより穴Ｂの径が大きく形成
されており、穴Ｂを封止材で封止することにより第二の
パッケージ内部を気密封止したことを特徴とする。
【００１２】請求項２記載の発明は、請求項１におい
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、少な
くとも第一のパッケージに設けられた穴Ｂの周囲にメタ
ライズが施されていることを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、少な
くとも第一のパッケージに設けられた穴Ｂの周囲にメタ
ライズが施されていることを特徴とする。
【００１３】請求項３記載の発明は、請求項１におい
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、真空
雰囲気中で第二のパッケージに設けられた穴Ｂを封止剤
で封止することにより前記第二のパッケージ内部を真空
封止したことを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、真空
雰囲気中で第二のパッケージに設けられた穴Ｂを封止剤
で封止することにより前記第二のパッケージ内部を真空
封止したことを特徴とする。
【００１４】請求項４記載の発明は、請求項１におい
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第二
のパッケージを形成するリッド（蓋）が透明なガラス体
であることを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第二
のパッケージを形成するリッド（蓋）が透明なガラス体
であることを特徴とする。
【００１５】請求項５記載の発明は、請求項３におい
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第二
のパッケージの短辺側の幅が第一のパッケージの短辺側
の幅より小さいことを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第二
のパッケージの短辺側の幅が第一のパッケージの短辺側
の幅より小さいことを特徴とする。
【００１６】
【００１７】
【００１８】
【００１９】
【発明の実施の形態】本発明の圧電デバイスの実施の一
形態を、発振回路を有するワンチップのリアルタイムク
ロック用半導体集積回路を用い、圧電振動子に時計用の
３２．７６８ｋＨｚの音叉型の水晶振動子とを用いた、
リアルタイムクロックモジュールを例として、図面に基
づいて説明する。
形態を、発振回路を有するワンチップのリアルタイムク
ロック用半導体集積回路を用い、圧電振動子に時計用の
３２．７６８ｋＨｚの音叉型の水晶振動子とを用いた、
リアルタイムクロックモジュールを例として、図面に基
づいて説明する。
【００２０】（実施例１）図１及び図２は、請求項１、
２、３、７記載の発明に係わる表面実装タイプのリアル
タイムクロックモジュールの構造図である。
２、３、７記載の発明に係わる表面実装タイプのリアル
タイムクロックモジュールの構造図である。
【００２１】図１（ａ）の平面図、図１（ｂ）の正面図
及び図２（ａ）（ｂ）の斜視図に示すように、少なくと
も３層からなるセラミック絶縁基板で形成された第一の
パッケージ１に、発振回路を有するリアルタイムクロッ
ク用の半導体集積回路（ＩＣチップ：以下ＩＣチップと
記す）２と接続するための電極パターン３ａが、 Ｗ
（タングステン）あるいはＭｏ（モリブデン）等の金属
配線材料でスクリーン印刷等によりメタライズされてい
る。そしてその上にＮｉメッキ及びＡｕメッキ等が施さ
れている。セラミック絶縁基板に電極パターンをメタラ
イズしたものを配線基板という。
及び図２（ａ）（ｂ）の斜視図に示すように、少なくと
も３層からなるセラミック絶縁基板で形成された第一の
パッケージ１に、発振回路を有するリアルタイムクロッ
ク用の半導体集積回路（ＩＣチップ：以下ＩＣチップと
記す）２と接続するための電極パターン３ａが、 Ｗ
（タングステン）あるいはＭｏ（モリブデン）等の金属
配線材料でスクリーン印刷等によりメタライズされてい
る。そしてその上にＮｉメッキ及びＡｕメッキ等が施さ
れている。セラミック絶縁基板に電極パターンをメタラ
イズしたものを配線基板という。
【００２２】このように形成された第一のパッケージ１
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターン３ａが電気的に
接続されている。
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターン３ａが電気的に
接続されている。
【００２３】更に、第一のパッケージ１には、ＩＣチッ
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
【００２４】以上の構成により第一のパッケージ１が完
成する。
成する。
【００２５】次に、図２（ｂ）の斜視図に示すように、
少なくとも３層からなるセラミック絶縁基板で形成され
た第二のパッケージ７に、音叉型の水晶振動子８と接続
するための電極パターン３ｂが、 Ｗ（タングステン）
あるいはＭｏ（モリブデン）等の金属配線材料でスクリ
ーン印刷等によりメタライズされている。そしてその上
にＮｉメッキ及びＡｕメッキ等が施されている。
少なくとも３層からなるセラミック絶縁基板で形成され
た第二のパッケージ７に、音叉型の水晶振動子８と接続
するための電極パターン３ｂが、 Ｗ（タングステン）
あるいはＭｏ（モリブデン）等の金属配線材料でスクリ
ーン印刷等によりメタライズされている。そしてその上
にＮｉメッキ及びＡｕメッキ等が施されている。
【００２６】このように形成された第二のパッケージ７
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
【００２７】そして、第二のパッケージ７に予め形成さ
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
【００２８】更に、第二のパッケージ７に設けられた小
径の穴１２を用い、真空雰囲気中で穴１２から真空引き
を行い、第二のパッケージ７のキャビティ内を真空にし
た状態で、穴１２にＡｕ／Ｓｎ（金−錫）等の金属のロ
ウ材で形成された封止材１３を溶融して真空に封止して
いる。
径の穴１２を用い、真空雰囲気中で穴１２から真空引き
を行い、第二のパッケージ７のキャビティ内を真空にし
た状態で、穴１２にＡｕ／Ｓｎ（金−錫）等の金属のロ
ウ材で形成された封止材１３を溶融して真空に封止して
いる。
【００２９】以上の構成により第二のパッケージ７が完
成する。
成する。
【００３０】次に、図３（ａ）に示すように第一のパッ
ケージ１のＡ面２１に形成された電極２２と、図３
（ｂ）に示すように第二のパッケージ７のＢ面２３に形
成された電極２４とを高温はんだあるいは高融点のロウ
材等で電気的に接続し、第一及び第二の２つのパッケー
ジを一体のパッケージ接合して、図４に示すようなリア
ルタイムクロックモジュール２５が組立てられている。
ケージ１のＡ面２１に形成された電極２２と、図３
（ｂ）に示すように第二のパッケージ７のＢ面２３に形
成された電極２４とを高温はんだあるいは高融点のロウ
材等で電気的に接続し、第一及び第二の２つのパッケー
ジを一体のパッケージ接合して、図４に示すようなリア
ルタイムクロックモジュール２５が組立てられている。
【００３１】ここで、電極２２及び電極２４の形成され
る位置と形は、本実施例以外にも種々考えられるが、そ
の位置については第二のパッケージ７の外周部より内側
に形成し、第一のパッケージ１と第二のパッケージ７と
を接合する場合に、高温はんだ等の接合材がパッケージ
外部にはみ出すことを防止する構造となっている。
る位置と形は、本実施例以外にも種々考えられるが、そ
の位置については第二のパッケージ７の外周部より内側
に形成し、第一のパッケージ１と第二のパッケージ７と
を接合する場合に、高温はんだ等の接合材がパッケージ
外部にはみ出すことを防止する構造となっている。
【００３２】そして、第二のパッケージ７の透明なリッ
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
【００３３】ここで、出力周波数の精度において特に高
精度が必要ではない並品のものについては、この周波数
調整については、第二のパッケージ７が完成した時に単
独で周波数調整加工を行っても良い。
精度が必要ではない並品のものについては、この周波数
調整については、第二のパッケージ７が完成した時に単
独で周波数調整加工を行っても良い。
【００３４】また、図１（ａ）、図１（ｂ）、図２
（ａ）及び図２（ｂ）に示すように、第一のパッケージ
１に形成されたＩＣチップ２から導出された圧電振動子
８への接続電極３１、３２と、第二のパッケージ７に形
成された圧電振動子８のマウントされる電極３３、３４
とが、それぞれ同軸上になるように構成されている。
（ａ）及び図２（ｂ）に示すように、第一のパッケージ
１に形成されたＩＣチップ２から導出された圧電振動子
８への接続電極３１、３２と、第二のパッケージ７に形
成された圧電振動子８のマウントされる電極３３、３４
とが、それぞれ同軸上になるように構成されている。
【００３５】このように電極を同軸上に構成することに
より、ＩＣチップ２と水晶振動子８との電気的接続をと
るための電極間距離を短くでき、導通抵抗や配線容量等
を極力低く設定することが可能となる。高速な信号処理
が必要なデバイスや高周波デバイス等に非常に有効であ
る。
より、ＩＣチップ２と水晶振動子８との電気的接続をと
るための電極間距離を短くでき、導通抵抗や配線容量等
を極力低く設定することが可能となる。高速な信号処理
が必要なデバイスや高周波デバイス等に非常に有効であ
る。
【００３６】（実施例２）図５及び図６は、請求項４、
５、６、７、８記載の発明に係わる他の実施例のリアル
タイムクロックモジュールの構造図である。
５、６、７、８記載の発明に係わる他の実施例のリアル
タイムクロックモジュールの構造図である。
【００３７】図５（ａ）の平面図、図５（ｂ）の正面
図、及び図６（ａ）（ｂ）の斜視図に示すように、少な
くとも３層からなるセラミック絶縁基板で形成された第
一のパッケージ１に、発振回路を有するリアルタイムク
ロック用のＩＣチップ２と接続するための電極パターン
３ａが、 Ｗ（タングステン）あるいはＭｏ（モリブデ
ン）等の金属配線材料でスクリーン印刷等によりメタラ
イズされている。そしてその上にＮｉメッキ及びＡｕメ
ッキ等が施されている。
図、及び図６（ａ）（ｂ）の斜視図に示すように、少な
くとも３層からなるセラミック絶縁基板で形成された第
一のパッケージ１に、発振回路を有するリアルタイムク
ロック用のＩＣチップ２と接続するための電極パターン
３ａが、 Ｗ（タングステン）あるいはＭｏ（モリブデ
ン）等の金属配線材料でスクリーン印刷等によりメタラ
イズされている。そしてその上にＮｉメッキ及びＡｕメ
ッキ等が施されている。
【００３８】このように形成された第一のパッケージ１
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターン３ａが電気的に
接続されている。
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターン３ａが電気的に
接続されている。
【００３９】更に、第一のパッケージ１には、ＩＣチッ
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
【００４０】また、第一のパッケージ１には、Φ０．５
ｍｍ程度の穴Ａ１２ａが設けられている。
ｍｍ程度の穴Ａ１２ａが設けられている。
【００４１】以上の構成により第一のパッケージ１が完
成する。
成する。
【００４２】次に、図６（ｂ）の斜視図に示すように少
なくとも２層からなるセラミック絶縁基板で形成された
第二のパッケージ７に、音叉型の水晶振動子８と接続す
るための電極パターン３ｂが、 Ｗ（タングステン）あ
るいはＭｏ（モリブデン）等の金属配線材料でスクリー
ン印刷等によりメタライズされている。そしてその上に
Ｎｉメッキ及びＡｕメッキ等が施されている。
なくとも２層からなるセラミック絶縁基板で形成された
第二のパッケージ７に、音叉型の水晶振動子８と接続す
るための電極パターン３ｂが、 Ｗ（タングステン）あ
るいはＭｏ（モリブデン）等の金属配線材料でスクリー
ン印刷等によりメタライズされている。そしてその上に
Ｎｉメッキ及びＡｕメッキ等が施されている。
【００４３】このように形成された第二のパッケージ７
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
【００４４】そして、第二のパッケージ７に予め形成さ
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
【００４５】更に、第二のパッケージ７には第一のパッ
ケージ１と組付けた時に、第一のパッケージ１の穴Ａ１
２ａと同軸になる位置にΦ０．２５ｍｍ程度の穴Ｂ１２
ｂが設けられている。
ケージ１と組付けた時に、第一のパッケージ１の穴Ａ１
２ａと同軸になる位置にΦ０．２５ｍｍ程度の穴Ｂ１２
ｂが設けられている。
【００４６】以上の構成により第二のパッケージ７が完
成する。
成する。
【００４７】次に、実施例１と同様に第一のパッケージ
１のＡ面２１に形成された電極２２と、第二のパッケー
ジ７のＢ面２３に形成された電極２４とを電気的に接続
し、第一及び第二の２つのパッケージを一体のパッケー
ジに接合して、リアルタイムクロックモジュール２５が
組立てられている。
１のＡ面２１に形成された電極２２と、第二のパッケー
ジ７のＢ面２３に形成された電極２４とを電気的に接続
し、第一及び第二の２つのパッケージを一体のパッケー
ジに接合して、リアルタイムクロックモジュール２５が
組立てられている。
【００４８】次に、第一のパッケージ１に設けられた穴
Ａ１２ａと、第二のパッケージに設けられた穴Ｂ１２ｂ
とを用いて、真空雰囲気中で穴Ｂ１２ｂから真空引きを
行い、第二のパッケージ７のキャビティ内を真空にした
状態で、穴Ｂ１２ｂの周囲に形成されたメタライズを用
いて、Ａｕ／Ｓｎ（金−錫）等の金属のロウ材で形成さ
れた封止材１３を溶融して真空に封止している。
Ａ１２ａと、第二のパッケージに設けられた穴Ｂ１２ｂ
とを用いて、真空雰囲気中で穴Ｂ１２ｂから真空引きを
行い、第二のパッケージ７のキャビティ内を真空にした
状態で、穴Ｂ１２ｂの周囲に形成されたメタライズを用
いて、Ａｕ／Ｓｎ（金−錫）等の金属のロウ材で形成さ
れた封止材１３を溶融して真空に封止している。
【００４９】そして、第二のパッケージ７の透明なリッ
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
【００５０】（実施例３）図７は、請求項９記載の発明
に係わる他の実施例のリアルタイムクロックモジュール
の構造図である。
に係わる他の実施例のリアルタイムクロックモジュール
の構造図である。
【００５１】図７に示すように、第一のパッケージ１に
対して、第二のパッケージ７の幅が小さい構造を採用し
ている実施例である。即ち、第二のパッケージ７におい
ては、内蔵する水晶振動子８の素子サイズに合わせたパ
ッケージサイズにすることが可能である。
対して、第二のパッケージ７の幅が小さい構造を採用し
ている実施例である。即ち、第二のパッケージ７におい
ては、内蔵する水晶振動子８の素子サイズに合わせたパ
ッケージサイズにすることが可能である。
【００５２】このように、第二のパッケージ７の幅を小
さくすることにより、第二のパッケージ７の内容積が小
さくなり、パッケージ内部の真空度が向上して内蔵する
水晶振動子８の振動特性が上がり、より精度の高く安定
したリアルタイムクロックモジュールが得られる。
さくすることにより、第二のパッケージ７の内容積が小
さくなり、パッケージ内部の真空度が向上して内蔵する
水晶振動子８の振動特性が上がり、より精度の高く安定
したリアルタイムクロックモジュールが得られる。
【００５３】（実施例４）図８及び図９は、本発明の他
の実施例の高精度水晶発振器の構造図である。
の実施例の高精度水晶発振器の構造図である。
【００５４】図８（ａ）の平面図、８（ｂ）の正面図、
及び図９の斜視図に示すように、少なくとも３層からな
るセラミック絶縁基板で形成された第一のパッケージ１
に、発振回路を有するＩＣチップ２と接続するための電
極パターンが、 Ｗ（タングステン）あるいはＭｏ（モ
リブデン）等の金属配線材料でスクリーン印刷等により
メタライズされている。そしてその上にＮｉメッキ及び
Ａｕメッキ等が施されている。
及び図９の斜視図に示すように、少なくとも３層からな
るセラミック絶縁基板で形成された第一のパッケージ１
に、発振回路を有するＩＣチップ２と接続するための電
極パターンが、 Ｗ（タングステン）あるいはＭｏ（モ
リブデン）等の金属配線材料でスクリーン印刷等により
メタライズされている。そしてその上にＮｉメッキ及び
Ａｕメッキ等が施されている。
【００５５】このように形成された第一のパッケージ１
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターンが電気的に接続
されている。
のキャビティ内の底面にＩＣチップ２を導電性接着剤４
により接続固定し、Ａｕワイヤーボンディング線５によ
り、ＩＣチップ２の入出力用の各電極パッドと、第一の
パッケージ１に形成された電極パターンが電気的に接続
されている。
【００５６】更に、第一のパッケージ１には、ＩＣチッ
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
プ２及びＡｕワイヤーボンディング線５を覆い隠すよう
に絶縁性の樹脂６がポッティングされている。
【００５７】以上の構成により第一のパッケージ１が完
成する。
成する。
【００５８】次に、少なくとも３層からなるセラミック
絶縁基板で形成された第二のパッケージ７に、矩形タイ
プの水晶振動子８と接続するための電極パターンが、
Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金
属配線材料でスクリーン印刷等によりメタライズされて
いる。そしてその上にＮｉメッキ及びＡｕメッキ等が施
されている。
絶縁基板で形成された第二のパッケージ７に、矩形タイ
プの水晶振動子８と接続するための電極パターンが、
Ｗ（タングステン）あるいはＭｏ（モリブデン）等の金
属配線材料でスクリーン印刷等によりメタライズされて
いる。そしてその上にＮｉメッキ及びＡｕメッキ等が施
されている。
【００５９】このように形成された第二のパッケージ７
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
のキャビティ内の底面に水晶振動子８を導電性接着剤９
によりマウントし電気的に接続している。
【００６０】そして、第二のパッケージ７に予め形成さ
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
れた低融点ガラス１０の上に、透明なガラス体で形成さ
れたリッド（蓋）１１を搭載し、３００℃前後の高温の
ベルト炉等を用いて封止している。
【００６１】更に、第二のパッケージ７に設けられた小
径の穴１２を用い、真空雰囲気中で穴１２から真空引き
を行い、第二のパッケージ７のキャビティ内を真空にし
た状態で、穴１２にＡｕ／Ｓｎ（金−錫）等の金属のロ
ウ材で形成された封止材１３を溶融して真空に封止して
いる。
径の穴１２を用い、真空雰囲気中で穴１２から真空引き
を行い、第二のパッケージ７のキャビティ内を真空にし
た状態で、穴１２にＡｕ／Ｓｎ（金−錫）等の金属のロ
ウ材で形成された封止材１３を溶融して真空に封止して
いる。
【００６２】以上の構成により第二のパッケージ７が完
成する。
成する。
【００６３】次に、実施例１、２と同様に第一のパッケ
ージ１のＡ面２１に形成された電極２２と、第二のパッ
ケージ７のＢ面２３に形成された電極２４とを電気的に
接続し、第一及び第二の２つのパッケージを一体のパッ
ケージに接合して、リアルタイムクロックモジュール２
５が組立てられている。
ージ１のＡ面２１に形成された電極２２と、第二のパッ
ケージ７のＢ面２３に形成された電極２４とを電気的に
接続し、第一及び第二の２つのパッケージを一体のパッ
ケージに接合して、リアルタイムクロックモジュール２
５が組立てられている。
【００６４】そして、第二のパッケージ７の透明なリッ
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
ド１１を透過して、内蔵された水晶振動子８をレーザー
等で周波数調整を行なっている。
【００６５】（実施例５）図１０は、本発明の他の実施
例のリアルタイムクロックモジュールの構造図である。
例のリアルタイムクロックモジュールの構造図である。
【００６６】図１０の断面図に示すように、少なくとも
３層からなるセラミック絶縁基板で形成された第一のパ
ッケージ１に、発振回路を有するＩＣチップ２が、フリ
ップチップボンディングにより実装されている構造のリ
アルタイムクロックモジュールである。
３層からなるセラミック絶縁基板で形成された第一のパ
ッケージ１に、発振回路を有するＩＣチップ２が、フリ
ップチップボンディングにより実装されている構造のリ
アルタイムクロックモジュールである。
【００６７】以上、パッケージを形成する部品にセラミ
ック及び透明なガラス体といった信頼性が高く、かつ安
価な構成部品を用いることにより、横５ｍｍ、幅３〜
３．２ｍｍ、厚さ１．０〜１．５ｍｍという小型薄型の
高信頼性のリアルタイムクロックモジュールが安価に提
供できる。
ック及び透明なガラス体といった信頼性が高く、かつ安
価な構成部品を用いることにより、横５ｍｍ、幅３〜
３．２ｍｍ、厚さ１．０〜１．５ｍｍという小型薄型の
高信頼性のリアルタイムクロックモジュールが安価に提
供できる。
【００６８】以上、発振回路を有するワンチップの半導
体集積回路と、圧電振動子に音叉型の水晶振動子とを用
いた、リアルタイムクロックモジュールを例に述べてき
たが、本発明はそれに限定されることなく、例えば電圧
制御水晶発振器（ＶＣＸＯ）や温度補償水晶発振器（Ｔ
ＣＸＯ）や水晶発振器、あるいはＳＡＷ発振器等の半導
体集積回路を内蔵した圧電デバイス全てに適用できる。
体集積回路と、圧電振動子に音叉型の水晶振動子とを用
いた、リアルタイムクロックモジュールを例に述べてき
たが、本発明はそれに限定されることなく、例えば電圧
制御水晶発振器（ＶＣＸＯ）や温度補償水晶発振器（Ｔ
ＣＸＯ）や水晶発振器、あるいはＳＡＷ発振器等の半導
体集積回路を内蔵した圧電デバイス全てに適用できる。
【００６９】
【発明の効果】請求項１〜５記載の発明によれば、半導
体集積回路と圧電振動子とを配線基板で形成されたパッ
ケージに内蔵した圧電デバイスにおいて、第一のパッケ
ージに半導体集積回路を内蔵し、第二のパッケージに圧
電振動子を内蔵し、第一のパッケージのＡ面に形成され
た電極と、前記第二のパッケージのＢ面に形成された電
極とを電気的に接続し、第一のパッケージのＡ面には穴
Ａが形成されており、更に第二のパッケージのＢ面には
穴Ａと同軸上に穴Ｂが形成されている構造をとることに
より、第二のパッケージのセラミックの積層数を少なく
することができ、圧電デバイスの厚みを薄くすることが
可能となることにより、小型薄型の圧電デバイスを提供
できるという効果を有する。更に、パッケージのコスト
も安くすることができるため、安価な圧電デバイスを提
供できるという効果を有する。また、第一のパッケージ
と第二のパッケージとを電気的に接続したことにより、
第一のパッケージに内蔵される半導体集積回路を駆動さ
せて、その出力周波数を測定して周波数調整できるた
め、非常に高精度に圧電デバイスの周波数調整が行える
という効果を有する。
体集積回路と圧電振動子とを配線基板で形成されたパッ
ケージに内蔵した圧電デバイスにおいて、第一のパッケ
ージに半導体集積回路を内蔵し、第二のパッケージに圧
電振動子を内蔵し、第一のパッケージのＡ面に形成され
た電極と、前記第二のパッケージのＢ面に形成された電
極とを電気的に接続し、第一のパッケージのＡ面には穴
Ａが形成されており、更に第二のパッケージのＢ面には
穴Ａと同軸上に穴Ｂが形成されている構造をとることに
より、第二のパッケージのセラミックの積層数を少なく
することができ、圧電デバイスの厚みを薄くすることが
可能となることにより、小型薄型の圧電デバイスを提供
できるという効果を有する。更に、パッケージのコスト
も安くすることができるため、安価な圧電デバイスを提
供できるという効果を有する。また、第一のパッケージ
と第二のパッケージとを電気的に接続したことにより、
第一のパッケージに内蔵される半導体集積回路を駆動さ
せて、その出力周波数を測定して周波数調整できるた
め、非常に高精度に圧電デバイスの周波数調整が行える
という効果を有する。
【００７０】請求項４の発明によれば、第二のパッケー
ジを気密封止した後に周波数調整を行うことができるた
め、封止等で圧電振動子の周波数がズレても、その後精
度良く周波数調整ができるという効果を有する。
ジを気密封止した後に周波数調整を行うことができるた
め、封止等で圧電振動子の周波数がズレても、その後精
度良く周波数調整ができるという効果を有する。
【００７１】請求項５の発明によれば、第二のパッケー
ジの幅を小さくすることにより、第二のパッケージの内
容積が小さくなり、パッケージ内部の真空度が向上して
内蔵する圧電振動子の振動特性が上がり、より精度の高
く安定したリアルタイムクロックモジュールが得られる
という効果を有する。
ジの幅を小さくすることにより、第二のパッケージの内
容積が小さくなり、パッケージ内部の真空度が向上して
内蔵する圧電振動子の振動特性が上がり、より精度の高
く安定したリアルタイムクロックモジュールが得られる
という効果を有する。
【００７２】
【００７３】
【図１】本発明の実施例１の圧電デバイスの構造図で、
（ａ）は平面図、（ｂ）は正面図。
（ａ）は平面図、（ｂ）は正面図。
【図２】本発明の実施例１の圧電デバイスの構造図で、
（ａ）（ｂ）は斜視図。
（ａ）（ｂ）は斜視図。
【図３】本発明の実施例１の圧電デバイスの構造図で、
（ａ）は本発明の圧電デバイスの第一のパッケージのＡ
面を示す外観図で、（ｂ）は本発明の圧電デバイスの第
二のパッケージのＢ面を示す外観図。
（ａ）は本発明の圧電デバイスの第一のパッケージのＡ
面を示す外観図で、（ｂ）は本発明の圧電デバイスの第
二のパッケージのＢ面を示す外観図。
【図４】本発明の実施例１の圧電デバイスの外観図。
【図５】本発明の実施例２の圧電デバイスの構造図で、
（ａ）は平面図、（ｂ）は正面図。
（ａ）は平面図、（ｂ）は正面図。
【図６】本発明の実施例２の圧電デバイスの構造図で、
（ａ）（ｂ）は斜視図。
（ａ）（ｂ）は斜視図。
【図７】本発明の実施例３の圧電デバイスの構造斜視
図。
図。
【図８】本発明の実施例４の圧電デバイスの構造図で、
（ａ）は平面図、（ｂ）は正面図。
（ａ）は平面図、（ｂ）は正面図。
【図９】本発明の実施例４の圧電デバイスの斜視図。
【図１０】本発明の実施例５の圧電デバイスの構造図
で、（ａ）は平面図、（ｂ）は正面図。
で、（ａ）は平面図、（ｂ）は正面図。
【図１１】従来の圧電デバイスの構造図で、（ａ）は平
面図、（ｂ）は正面図。
面図、（ｂ）は正面図。
１ 第一のパッケージ
２ ＩＣチップ
３ａ、３ｂ 電極パターン
４ 導電性接着剤
５ Ａｕワイヤーボンディング線
６ 樹脂
７ 第二のパッケージ
８ 水晶振動子
９ 導電性接着剤
１０ 低融点ガラス
１１ リッド（蓋）
１２ 穴
１２ａ 穴Ａ
１２ｂ 穴Ｂ
１３ 封止材
２１ Ａ面
２２ 電極
２３ Ｂ面
２４ 電極
２５ リアルタイムクロックモジュール
３１，３２ 接続電極
３２，３４ 接続電極
１０１ ＩＣチップ
１０２ リードフレーム
１０３ アイランド部
１０４ Ａｕワイヤーボンディング線
１０５ 入出力用リード端子
１０６ 水晶振動子
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０３Ｈ 9/02 Ｈ０１Ｌ 41/08 Ｃ
// Ｈ０１Ｌ 25/16 41/22 Ｚ
(56)参考文献 特開 平10−70414（ＪＰ，Ａ)
特開 平９−172325（ＪＰ，Ａ)
特開 平11−251839（ＪＰ，Ａ)
特開 平11−312948（ＪＰ，Ａ)
特開2000−353919（ＪＰ，Ａ)
特開2001−36343（ＪＰ，Ａ)
実開 平４−29224（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03B 5/30 - 5/36
H01L 41/00 - 41/113
H03H 3/00 - 3/10
H03H 9/00 - 9/25
H01L 25/16
Claims (5)
- 【請求項１】 半導体集積回路と圧電振動子とを配線基
板で形成されたパッケージに内蔵した圧電デバイスにお
いて、第一のパッケージに半導体集積回路を内蔵し、第
二のパッケージに前記圧電振動子を内蔵し、前記第一の
パッケージのＡ面に形成された電極と、前記第二のパッ
ケージのＢ面に形成された電極とを電気的に接続し、前
記第一のパッケージのＡ面には穴Ａが形成され、更に前
記第二のパッケージのＢ面には前記穴Ａと同軸上に穴Ｂ
が形成され、前記穴Ａより前記穴Ｂの径が大きく形成さ
れており、前記穴Ｂを封止材で封止することにより前記
第二のパッケージ内部を気密封止したことを特徴とする
圧電デバイス。 - 【請求項２】 半導体集積回路と圧電振動子とを配線基
板で形成されたパッケージに内蔵した圧電デバイスにお
いて、少なくとも第一のパッケージに設けられた穴Ｂの
周囲にメタライズが施されていることを特徴とする請求
項１記載の圧電デバイス。 - 【請求項３】 半導体集積回路と圧電振動子とを配線基
板で形成されたパッケージに内蔵した圧電デバイスにお
いて、真空雰囲気中で第二のパッケージに設けられた穴
Ｂを封止剤で封止することにより前記第二のパッケージ
内部を真空封止したことを特徴とする請求項１記載の圧
電デバイス。 - 【請求項４】 半導体集積回路と圧電振動子とを配線基
板で形成されたパッケージに内蔵した圧電デバイスにお
いて、第二のパッケージを形成するリッド（蓋）が透明
なガラス体であることを特徴とする請求項１記載の圧電
デバイス。 - 【請求項５】 半導体集積回路と圧電振動子とを配線基
板で形成されたパッケージに内蔵した圧電デバイスにお
いて、第二のパッケージの短辺側の幅が第一のパッケー
ジの短辺側の幅より小さいことを特徴とする請求項３記
載の圧電デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000244590A JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000244590A JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002057528A JP2002057528A (ja) | 2002-02-22 |
| JP3433728B2 true JP3433728B2 (ja) | 2003-08-04 |
Family
ID=18735258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000244590A Expired - Fee Related JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433728B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4862856B2 (ja) * | 2001-10-31 | 2012-01-25 | 有限会社ピエデック技術研究所 | 水晶振動子と水晶ユニットと携帯機器 |
| JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
| JP5135566B2 (ja) * | 2008-10-14 | 2013-02-06 | 有限会社ピエデック技術研究所 | 水晶振動子と水晶ユニットと水晶発振器及びそれらの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0429224U (ja) * | 1990-07-02 | 1992-03-09 | ||
| JP3101996B2 (ja) * | 1995-12-20 | 2000-10-23 | 株式会社大真空 | 表面実装型圧電発振器 |
| JP2960374B2 (ja) * | 1996-06-17 | 1999-10-06 | 松下電器産業株式会社 | 圧電発振器 |
| JP3541682B2 (ja) * | 1997-07-29 | 2004-07-14 | セイコーエプソン株式会社 | 圧電振動子 |
| JP3760622B2 (ja) * | 1998-02-27 | 2006-03-29 | セイコーエプソン株式会社 | 圧電デバイス |
| JP2000353919A (ja) * | 1999-06-10 | 2000-12-19 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶発振器 |
| JP2001036343A (ja) * | 1999-07-23 | 2001-02-09 | Nippon Dempa Kogyo Co Ltd | 表面実装型の温度補償水晶発振器 |
-
2000
- 2000-08-11 JP JP2000244590A patent/JP3433728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002057528A (ja) | 2002-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218036B2 (en) | Piezoelectric oscillator, manufacturing method therefor, mobile phone apparatus using piezoelectric oscillator, and electronic apparatus using piezoelectric oscillator | |
| US6531807B2 (en) | Piezoelectric device | |
| JP3714228B2 (ja) | 圧電振動子及び圧電デバイスの製造方法 | |
| US20110193642A1 (en) | Piezoelectric vibrator and oscillator using the same | |
| JP4204873B2 (ja) | 圧電発振器の製造方法 | |
| JP2005341326A (ja) | 圧電発振器および電子機器 | |
| JP2007060593A (ja) | 圧電デバイス及びその製造方法 | |
| US20110193644A1 (en) | Piezoelectric vibrator and oscillator using the same | |
| JP2002353766A (ja) | 圧電デバイス | |
| JP3433728B2 (ja) | 圧電デバイス | |
| JP4724518B2 (ja) | 圧電発振器 | |
| JP4167557B2 (ja) | 圧電発振器の製造方法 | |
| JP2003069368A (ja) | 圧電デバイスと圧電振動片の接合方法、及び圧電デバイスを利用した携帯電話装置ならびに圧電デバイスを利用した電子機器 | |
| JP2002280865A (ja) | 圧電デバイス | |
| JP3760622B2 (ja) | 圧電デバイス | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JP4578231B2 (ja) | 圧電発振器及びその製造方法 | |
| JP2003032042A (ja) | リアルタイムクロックモジュール及び電子機器 | |
| JP4085549B2 (ja) | 圧電デバイス及びその製造方法 | |
| JP3250366B2 (ja) | 圧電発振器 | |
| WO2022024880A1 (ja) | 圧電デバイス | |
| JP2003051719A (ja) | リアルタイムクロックモジュール及び電子機器 | |
| JP4472479B2 (ja) | 圧電発振器、及びその製造方法 | |
| JP2001332932A (ja) | 圧電発振器 | |
| KR100501190B1 (ko) | 슬림형 수정발진기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |