JP2002057528A - 圧電デバイス及びその製造方法 - Google Patents
圧電デバイス及びその製造方法Info
- Publication number
- JP2002057528A JP2002057528A JP2000244590A JP2000244590A JP2002057528A JP 2002057528 A JP2002057528 A JP 2002057528A JP 2000244590 A JP2000244590 A JP 2000244590A JP 2000244590 A JP2000244590 A JP 2000244590A JP 2002057528 A JP2002057528 A JP 2002057528A
- Authority
- JP
- Japan
- Prior art keywords
- package
- piezoelectric device
- integrated circuit
- piezoelectric
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
内蔵した圧電デバイスにおいて、真空に気密封止した後
に周波数調整可能な構造で、高精度で安定した出力周波
数が得られる安価な小型薄型の圧電デバイスを提供す
る。 【解決手段】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第一のパッケージに半導体集積回路を内蔵し、第二
のパッケージに圧電振動子を内蔵し、第一のパッケージ
のA面に形成された電極と、第二のパッケージのB面に
形成された電極とを電気的に接続したことを特徴とする
表面実装タイプの圧電デバイス。
Description
圧電振動子とをパッケージに内蔵した圧電デバイス及び
その製造方法に関する。
イブ)、モバイルコンピュータ、あるいはICカード等
の小型の情報機器や、携帯電話や自動車電話等の移動体
通信機器において装置の小型薄型化がめざましく、それ
らに用いられるリアルタイムクロックモジュールや圧電
発振器や電圧制御発振器(VCXO)や温度補償発振器
(TCXO)、あるいはSAW発振器等の圧電デバイス
も小型薄型化が要求されている。又、それとともに、装
置の回路基板に両面実装が可能な表面実装タイプの圧電
デバイスが求められている。
振回路を有するワンチップの半導体集積回路と、圧電振
動子に音叉型水晶振動子とを用いた図11(a)、11
(b)の構造図で示されるリアルタイムクロックモジュ
ールを用いて説明する。
とは、水晶振動子等の圧電素子を用いて、時、分、秒と
いった時刻(計時)機能や、年、月、日、曜日といった
カレンダー機能を高精度にカウントしデータ化するクロ
ックモジュールである。
タイムクロックモジュールの構成において、発振回路を
有するリアルタイムクロック用の半導体集積回路(IC
チップ:以下ICチップと記す)101は、リードフレ
ーム102の一部であるアイランド部103に導電性接
着剤等により接着固定され、Auワイヤーボンディング
線104により、パッケージの外周部に配列された入出
力用リード端子105等に電気的に接続されている。
zの周波数で発振する水晶振動子106が、リードフレ
ーム102の接続パッドに電気的に接続され固定されて
いる。ここで図11(b)に示すようにシリンダータイ
プの水晶振動子106は、アイランド部103をかいし
て、ICチップ101と反対側に配置されている。
フレーム102、及びシリンダータイプの水晶振動子1
06を樹脂モールドで一体に成形加工している。
ルタイムクロックモジュールは、パッケージの底面積を
可能な限り小さくすることを重視して、ICチップと水
晶振動子を重ねた積層タイプの構造となっている。しか
しながらシリンダータイプの水晶振動子の径が約Φ1.
5mm〜Φ2mmと大きく、この水晶振動子とICチッ
プの厚みがリアルタイムクロックモジュールのパッケー
ジの厚みを決定してしまい、小型薄型化が非常に困難と
なっている。
た後、水晶振動子を周波数調整することが困難な構造の
ため、ICチップと水晶振動子のマッチングが必要とな
る高精度対応ができないという課題も有している。
解決するためになされたものであり、その目的とすると
ころは小型薄型サイズで厚み1.5mm以下の高精度対
応の圧電デバイスを安価に提供することである。
半導体集積回路と圧電振動子とを配線基板で形成された
パッケージに内蔵した圧電デバイスにおいて、第一のパ
ッケージに半導体集積回路を内蔵し、第二のパッケージ
に圧電振動子を内蔵し、第一のパッケージのA面に形成
された電極と第二のパッケージのB面に形成された電極
とを電気的に接続したことを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第一
のパッケージに形成された半導体集積回路から導出され
た圧電振動子への接続電極と、第二のパッケージに形成
された圧電振動子のマウントされる電極とが、同軸上に
なることを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第二
のパッケージには穴封止用の穴が形成されてなり真空封
止されてなることを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第一
のパッケージに半導体集積回路を内蔵し、第二のパッケ
ージに圧電振動子を内蔵し、第一のパッケージのA面に
は穴Aが形成されており、更に第二のパッケージのB面
には穴Aと同軸上に穴Bが形成されており、穴Aより穴
Bの径が大きいことを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、少な
くとも第一のパッケージに設けられた穴Aの周囲にメタ
ライズが施されていることを特徴とする。
て、半導体集積回路と圧電振動子とを配線基板で形成さ
れたパッケージに内蔵した圧電デバイスにおいて、第一
のパッケージに設けられた穴Aと、第二のパッケージに
設けられた穴Bとを用いて真空封止したことを特徴とす
る。
おいて、半導体集積回路と圧電振動子とを配線基板で形
成されたパッケージに内蔵した圧電デバイスにおいて、
第二のパッケージを形成するリッド(蓋)が透明なガラ
ス体であることを特徴とする。
圧電振動子とを配線基板で形成されたパッケージに内蔵
した圧電デバイスの製造方法において、第一のパッケー
ジに半導体集積回路を実装する工程と、半導体集積回路
を樹脂でポッティング(被覆)する工程と、第二のパッ
ケージに圧電振動子を実装する工程と、第二のパッケー
ジにリッド(蓋)を搭載し封止する工程と、第一のパッ
ケージのA面に形成された電極と第二のパッケージのB
面に形成された電極とを接続する工程と、第二のパッケ
ージに設けられた穴Bを用い真空封止する工程と、第二
のパッケージに搭載されたリッド(蓋)を透過して、圧
電振動子の所定の位置をレーザー加工し周波数調整する
工程とを有することを特徴とする。請求項9記載の発明
は、請求項7において、半導体集積回路と圧電振動子と
を配線基板で形成されたパッケージに内蔵した圧電デバ
イスにおいて、第二のパッケージの短辺側の幅が第一の
パッケージの短辺側の幅より小さいことを特徴とする。
形態を、発振回路を有するワンチップのリアルタイムク
ロック用半導体集積回路を用い、圧電振動子に時計用の
32.768kHzの音叉型の水晶振動子とを用いた、
リアルタイムクロックモジュールを例として、図面に基
づいて説明する。
2、3、7記載の発明に係わる表面実装タイプのリアル
タイムクロックモジュールの構造図である。
及び図2(a)(b)の斜視図に示すように、少なくと
も3層からなるセラミック絶縁基板で形成された第一の
パッケージ1に、発振回路を有するリアルタイムクロッ
ク用の半導体集積回路(ICチップ:以下ICチップと
記す)2と接続するための電極パターン3aが、 W
(タングステン)あるいはMo(モリブデン)等の金属
配線材料でスクリーン印刷等によりメタライズされてい
る。そしてその上にNiメッキ及びAuメッキ等が施さ
れている。セラミック絶縁基板に電極パターンをメタラ
イズしたものを配線基板という。
のキャビティ内の底面にICチップ2を導電性接着剤4
により接続固定し、Auワイヤーボンディング線5によ
り、ICチップ2の入出力用の各電極パッドと、第一の
パッケージ1に形成された電極パターン3aが電気的に
接続されている。
プ2及びAuワイヤーボンディング線5を覆い隠すよう
に絶縁性の樹脂6がポッティングされている。
成する。
少なくとも3層からなるセラミック絶縁基板で形成され
た第二のパッケージ7に、音叉型の水晶振動子8と接続
するための電極パターン3bが、 W(タングステン)
あるいはMo(モリブデン)等の金属配線材料でスクリ
ーン印刷等によりメタライズされている。そしてその上
にNiメッキ及びAuメッキ等が施されている。
のキャビティ内の底面に水晶振動子8を導電性接着剤9
によりマウントし電気的に接続している。
れた低融点ガラス10の上に、透明なガラス体で形成さ
れたリッド(蓋)11を搭載し、300℃前後の高温の
ベルト炉等を用いて封止している。
径の穴12を用い、真空雰囲気中で穴12から真空引き
を行い、第二のパッケージ7のキャビティ内を真空にし
た状態で、穴12にAu/Sn(金−錫)等の金属のロ
ウ材で形成された封止材13を溶融して真空に封止して
いる。
成する。
ケージ1のA面21に形成された電極22と、図3
(b)に示すように第二のパッケージ7のB面23に形
成された電極24とを高温はんだあるいは高融点のロウ
材等で電気的に接続し、第一及び第二の2つのパッケー
ジを一体のパッケージ接合して、図4に示すようなリア
ルタイムクロックモジュール25が組立てられている。
る位置と形は、本実施例以外にも種々考えられるが、そ
の位置については第二のパッケージ7の外周部より内側
に形成し、第一のパッケージ1と第二のパッケージ7と
を接合する場合に、高温はんだ等の接合材がパッケージ
外部にはみ出すことを防止する構造となっている。
ド11を透過して、内蔵された水晶振動子8をレーザー
等で周波数調整を行なっている。
精度が必要ではない並品のものについては、この周波数
調整については、第二のパッケージ7が完成した時に単
独で周波数調整加工を行っても良い。
(a)及び図2(b)に示すように、第一のパッケージ
1に形成されたICチップ2から導出された圧電振動子
8への接続電極31、32と、第二のパッケージ7に形
成された圧電振動子8のマウントされる電極33、34
とが、それぞれ同軸上になるように構成されている。
より、ICチップ2と水晶振動子8との電気的接続をと
るための電極間距離を短くでき、導通抵抗や配線容量等
を極力低く設定することが可能となる。高速な信号処理
が必要なデバイスや高周波デバイス等に非常に有効であ
る。
5、6、7、8記載の発明に係わる他の実施例のリアル
タイムクロックモジュールの構造図である。
図、及び図6(a)(b)の斜視図に示すように、少な
くとも3層からなるセラミック絶縁基板で形成された第
一のパッケージ1に、発振回路を有するリアルタイムク
ロック用のICチップ2と接続するための電極パターン
3aが、 W(タングステン)あるいはMo(モリブデ
ン)等の金属配線材料でスクリーン印刷等によりメタラ
イズされている。そしてその上にNiメッキ及びAuメ
ッキ等が施されている。
のキャビティ内の底面にICチップ2を導電性接着剤4
により接続固定し、Auワイヤーボンディング線5によ
り、ICチップ2の入出力用の各電極パッドと、第一の
パッケージ1に形成された電極パターン3aが電気的に
接続されている。
プ2及びAuワイヤーボンディング線5を覆い隠すよう
に絶縁性の樹脂6がポッティングされている。
mm程度の穴A12aが設けられている。
成する。
なくとも2層からなるセラミック絶縁基板で形成された
第二のパッケージ7に、音叉型の水晶振動子8と接続す
るための電極パターン3bが、 W(タングステン)あ
るいはMo(モリブデン)等の金属配線材料でスクリー
ン印刷等によりメタライズされている。そしてその上に
Niメッキ及びAuメッキ等が施されている。
のキャビティ内の底面に水晶振動子8を導電性接着剤9
によりマウントし電気的に接続している。
れた低融点ガラス10の上に、透明なガラス体で形成さ
れたリッド(蓋)11を搭載し、300℃前後の高温の
ベルト炉等を用いて封止している。
ケージ1と組付けた時に、第一のパッケージ1の穴A1
2aと同軸になる位置にΦ0.25mm程度の穴B12
bが設けられている。
成する。
1のA面21に形成された電極22と、第二のパッケー
ジ7のB面23に形成された電極24とを電気的に接続
し、第一及び第二の2つのパッケージを一体のパッケー
ジに接合して、リアルタイムクロックモジュール25が
組立てられている。
A12aと、第二のパッケージに設けられた穴B12b
とを用いて、真空雰囲気中で穴B12bから真空引きを
行い、第二のパッケージ7のキャビティ内を真空にした
状態で、穴B12bの周囲に形成されたメタライズを用
いて、Au/Sn(金−錫)等の金属のロウ材で形成さ
れた封止材13を溶融して真空に封止している。
ド11を透過して、内蔵された水晶振動子8をレーザー
等で周波数調整を行なっている。
に係わる他の実施例のリアルタイムクロックモジュール
の構造図である。
対して、第二のパッケージ7の幅が小さい構造を採用し
ている実施例である。即ち、第二のパッケージ7におい
ては、内蔵する水晶振動子8の素子サイズに合わせたパ
ッケージサイズにすることが可能である。
さくすることにより、第二のパッケージ7の内容積が小
さくなり、パッケージ内部の真空度が向上して内蔵する
水晶振動子8の振動特性が上がり、より精度の高く安定
したリアルタイムクロックモジュールが得られる。
の実施例の高精度水晶発振器の構造図である。
及び図9の斜視図に示すように、少なくとも3層からな
るセラミック絶縁基板で形成された第一のパッケージ1
に、発振回路を有するICチップ2と接続するための電
極パターンが、 W(タングステン)あるいはMo(モ
リブデン)等の金属配線材料でスクリーン印刷等により
メタライズされている。そしてその上にNiメッキ及び
Auメッキ等が施されている。
のキャビティ内の底面にICチップ2を導電性接着剤4
により接続固定し、Auワイヤーボンディング線5によ
り、ICチップ2の入出力用の各電極パッドと、第一の
パッケージ1に形成された電極パターンが電気的に接続
されている。
プ2及びAuワイヤーボンディング線5を覆い隠すよう
に絶縁性の樹脂6がポッティングされている。
成する。
絶縁基板で形成された第二のパッケージ7に、矩形タイ
プの水晶振動子8と接続するための電極パターンが、
W(タングステン)あるいはMo(モリブデン)等の金
属配線材料でスクリーン印刷等によりメタライズされて
いる。そしてその上にNiメッキ及びAuメッキ等が施
されている。
のキャビティ内の底面に水晶振動子8を導電性接着剤9
によりマウントし電気的に接続している。
れた低融点ガラス10の上に、透明なガラス体で形成さ
れたリッド(蓋)11を搭載し、300℃前後の高温の
ベルト炉等を用いて封止している。
径の穴12を用い、真空雰囲気中で穴12から真空引き
を行い、第二のパッケージ7のキャビティ内を真空にし
た状態で、穴12にAu/Sn(金−錫)等の金属のロ
ウ材で形成された封止材13を溶融して真空に封止して
いる。
成する。
ージ1のA面21に形成された電極22と、第二のパッ
ケージ7のB面23に形成された電極24とを電気的に
接続し、第一及び第二の2つのパッケージを一体のパッ
ケージに接合して、リアルタイムクロックモジュール2
5が組立てられている。
ド11を透過して、内蔵された水晶振動子8をレーザー
等で周波数調整を行なっている。
例のリアルタイムクロックモジュールの構造図である。
3層からなるセラミック絶縁基板で形成された第一のパ
ッケージ1に、発振回路を有するICチップ2が、フリ
ップチップボンディングにより実装されている構造のリ
アルタイムクロックモジュールである。
ック及び透明なガラス体といった信頼性が高く、かつ安
価な構成部品を用いることにより、横5mm、幅3〜
3.2mm、厚さ1.0〜1.5mmという小型薄型の
高信頼性のリアルタイムクロックモジュールが安価に提
供できる。
体集積回路と、圧電振動子に音叉型の水晶振動子とを用
いた、リアルタイムクロックモジュールを例に述べてき
たが、本発明はそれに限定されることなく、例えば電圧
制御水晶発振器(VCXO)や温度補償水晶発振器(T
CXO)や水晶発振器、あるいはSAW発振器等の半導
体集積回路を内蔵した圧電デバイス全てに適用できる。
よれば、半導体集積回路と圧電振動子とを配線基板で形
成されたパッケージに内蔵した圧電デバイスにおいて、
第一のパッケージに半導体集積回路を内蔵し、第二のパ
ッケージに圧電振動子を内蔵し、第一のパッケージのA
面に形成された電極と、第二のパッケージのB面に形成
された電極とを電気的に接続したことにより、従来のモ
ールドタイプでは実現できない小型薄型の圧電デバイス
を提供できるという効果を有する。
周波数調整を行うことができるため、封止等で圧電振動
子の周波数がズレても、その後精度良く周波数調整がで
きるという効果を有する。
ジとを電気的に接続したことにより、第一のパッケージ
に内蔵される半導体集積回路を駆動させて、その出力周
波数を測定して周波数調整できるため、非常に高精度に
圧電デバイスの周波数調整が行えるという効果を有す
る。
れば、半導体集積回路と圧電振動子とを配線基板で形成
されたパッケージに内蔵した圧電デバイスにおいて、第
一のパッケージに半導体集積回路を内蔵し、第二のパッ
ケージに圧電振動子を内蔵し、第一のパッケージのA面
には穴Aが形成されており、更に第二のパッケージのB
面には穴Aと同軸上に穴Bが形成されている構造をとる
ことにより、第二のパッケージのセラミックの積層数を
少なくすることができ、圧電デバイスの厚みを薄くする
ことが可能となる。更に、パッケージのコストも安くす
ることができるため、安価な圧電デバイスを提供できる
という効果を有する。
(a)は平面図、(b)は正面図。
(a)(b)は斜視図。
(a)は本発明の圧電デバイスの第一のパッケージのA
面を示す外観図で、(b)は本発明の圧電デバイスの第
二のパッケージのB面を示す外観図。
(a)は平面図、(b)は正面図。
(a)(b)は斜視図。
図。
(a)は平面図、(b)は正面図。
で、(a)は平面図、(b)は正面図。
面図、(b)は正面図。
Claims (9)
- 【請求項1】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第一のパッケージに前記半導体集積回路を内蔵し、
第二のパッケージに前記圧電振動子を内蔵し、前記第一
のパッケージのA面に形成された電極と、前記第二のパ
ッケージのB面に形成された電極とを電気的に接続した
ことを特徴とする圧電デバイス。 - 【請求項2】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第一のパッケージに形成された前記半導体集積回路
から導出された前記圧電振動子への接続電極と、第二の
パッケージに形成された前記圧電振動子のマウントされ
る電極とが、同軸上になることを特徴とする請求項1記
載の圧電デバイス。 - 【請求項3】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第二のパッケージには穴封止用の穴が形成されてな
り真空封止されてなることを特徴とする請求項1記載の
圧電デバイス。 - 【請求項4】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第一のパッケージに半導体集積回路を内蔵し、第二
のパッケージに前記圧電振動子を内蔵し、前記第一のパ
ッケージのA面には穴Aが形成されており、更に前記第
二のパッケージのB面には前記穴Aと同軸上に穴Bが形
成されており、前記穴Aより前記穴Bの径が大きいこと
を特徴とする請求項1記載の圧電デバイス。 - 【請求項5】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、少なくとも第一のパッケージに設けられた穴Aの周
囲にメタライズが施されていることを特徴とする請求項
4記載の圧電デバイス。 - 【請求項6】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第一のパッケージに設けられた穴Aと、第二のパッ
ケージに設けられた穴Bとを用いて真空封止したことを
特徴とする請求項4記載の圧電デバイス。 - 【請求項7】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第二のパッケージを形成するリッド(蓋)が透明な
ガラス体であることを特徴とする請求項1又は4記載の
圧電デバイス。 - 【請求項8】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスの製造
方法において、第一のパッケージに前記半導体集積回路
を実装する工程と、前記半導体集積回路を樹脂でポッテ
ィング(被覆)する工程と、第二のパッケージに前記圧
電振動子を実装する工程と、前記第二のパッケージにリ
ッド(蓋)を搭載し封止する工程と、前記第一のパッケ
ージのA面に形成された電極と前記第二のパッケージの
B面に形成された電極とを接続する工程と、前記第二の
パッケージに設けられた穴Bを用い真空封止する工程
と、前記第二のパッケージに搭載されたリッド(蓋)を
透過して、前記圧電振動子の所定の位置をレーザー加工
し周波数調整する工程とを有することを特徴とする圧電
デバイスの製造方法。 - 【請求項9】半導体集積回路と圧電振動子とを配線基板
で形成されたパッケージに内蔵した圧電デバイスにおい
て、第二のパッケージの短辺側の幅が第一のパッケージ
の短辺側の幅より小さいことを特徴とする請求項7記載
の圧電デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000244590A JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000244590A JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002057528A true JP2002057528A (ja) | 2002-02-22 |
JP3433728B2 JP3433728B2 (ja) | 2003-08-04 |
Family
ID=18735258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000244590A Expired - Fee Related JP3433728B2 (ja) | 2000-08-11 | 2000-08-11 | 圧電デバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3433728B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
JP2009100480A (ja) * | 2008-10-14 | 2009-05-07 | Piedekku Gijutsu Kenkyusho:Kk | 水晶ユニットと水晶発振器の製造方法 |
JP2009189039A (ja) * | 2001-10-31 | 2009-08-20 | Piedekku Gijutsu Kenkyusho:Kk | 水晶ユニットの製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429224U (ja) * | 1990-07-02 | 1992-03-09 | ||
JPH09172325A (ja) * | 1995-12-20 | 1997-06-30 | Daishinku Co | 表面実装型圧電発振器 |
JPH1070414A (ja) * | 1996-06-17 | 1998-03-10 | Matsushita Electric Ind Co Ltd | 圧電発振器 |
JPH11251839A (ja) * | 1998-02-27 | 1999-09-17 | Seiko Epson Corp | 圧電デバイス |
JPH11312948A (ja) * | 1997-07-29 | 1999-11-09 | Seiko Epson Corp | 圧電振動子及びその製造方法 |
JP2000353919A (ja) * | 1999-06-10 | 2000-12-19 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶発振器 |
JP2001036343A (ja) * | 1999-07-23 | 2001-02-09 | Nippon Dempa Kogyo Co Ltd | 表面実装型の温度補償水晶発振器 |
-
2000
- 2000-08-11 JP JP2000244590A patent/JP3433728B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0429224U (ja) * | 1990-07-02 | 1992-03-09 | ||
JPH09172325A (ja) * | 1995-12-20 | 1997-06-30 | Daishinku Co | 表面実装型圧電発振器 |
JPH1070414A (ja) * | 1996-06-17 | 1998-03-10 | Matsushita Electric Ind Co Ltd | 圧電発振器 |
JPH11312948A (ja) * | 1997-07-29 | 1999-11-09 | Seiko Epson Corp | 圧電振動子及びその製造方法 |
JPH11251839A (ja) * | 1998-02-27 | 1999-09-17 | Seiko Epson Corp | 圧電デバイス |
JP2000353919A (ja) * | 1999-06-10 | 2000-12-19 | Nippon Dempa Kogyo Co Ltd | 表面実装水晶発振器 |
JP2001036343A (ja) * | 1999-07-23 | 2001-02-09 | Nippon Dempa Kogyo Co Ltd | 表面実装型の温度補償水晶発振器 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009189039A (ja) * | 2001-10-31 | 2009-08-20 | Piedekku Gijutsu Kenkyusho:Kk | 水晶ユニットの製造方法 |
JP2006197278A (ja) * | 2005-01-14 | 2006-07-27 | Seiko Instruments Inc | 表面実装型圧電振動子、発振器、及び電子機器 |
TWI385912B (zh) * | 2005-01-14 | 2013-02-11 | Seiko Instr Inc | 表面黏著型壓電振動器、振盪器、電子裝置及無線電時鐘 |
JP2009100480A (ja) * | 2008-10-14 | 2009-05-07 | Piedekku Gijutsu Kenkyusho:Kk | 水晶ユニットと水晶発振器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3433728B2 (ja) | 2003-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1489736B1 (en) | Piezoelectric oscillator, manufacturing method therefor, mobile phone apparatus using piezoelectric oscillator, and electronic apparatus using piezoelectric oscillator | |
JP2006050529A (ja) | 圧電発振器、及びその製造方法 | |
JP2002335128A (ja) | 圧電デバイス | |
JP3714228B2 (ja) | 圧電振動子及び圧電デバイスの製造方法 | |
JP4238779B2 (ja) | 圧電発振器および電子機器 | |
JP2007060593A (ja) | 圧電デバイス及びその製造方法 | |
JP2002353766A (ja) | 圧電デバイス | |
JP4692715B2 (ja) | 圧電発振器、電子機器および圧電発振器の製造方法 | |
JP2000278047A (ja) | 表面実装用水晶発振器及びその製造方法 | |
JP4724518B2 (ja) | 圧電発振器 | |
JP3433728B2 (ja) | 圧電デバイス | |
JP4167557B2 (ja) | 圧電発振器の製造方法 | |
JP3760622B2 (ja) | 圧電デバイス | |
JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
JP5005336B2 (ja) | 圧電発振器の製造方法 | |
JP4578231B2 (ja) | 圧電発振器及びその製造方法 | |
JP4085549B2 (ja) | 圧電デバイス及びその製造方法 | |
JP3250366B2 (ja) | 圧電発振器 | |
JP2003032042A (ja) | リアルタイムクロックモジュール及び電子機器 | |
JP2002217645A (ja) | 表面実装型圧電発振器 | |
JP4472479B2 (ja) | 圧電発振器、及びその製造方法 | |
JP2010124494A (ja) | 圧電発振器、電子機器および圧電発振器の製造方法 | |
JP2003051719A (ja) | リアルタイムクロックモジュール及び電子機器 | |
JP2006101241A (ja) | 圧電発振器、及びその製造方法 | |
JPH11112268A (ja) | 圧電デバイス及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |