JP2006329665A - 容量式物理量センサのセンサ回路 - Google Patents

Abstract

【課題】 Ｃ−Ｖ変換回路（チャージアンプ）の出力を短時間で安定化できるセンサ回路を提供する。
【解決手段】 オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９をＯＮさせることで、オペアンプ４１にてバッファ回路が構成される構造とする。そして、センサ回路への電源投入直後に、まずスイッチ４９をＯＮさせると共に、ＭＯＳ抵抗４３を低抵抗状態にし、電源の電圧が第１のしきい値Ｖｒｅｆ１を超え、かつ、昇圧電源の電圧が第２しきい値Ｖｒｅｆ２を超えたときに、スイッチ４９をＯＦＦし、その後、ＭＯＳ抵抗４３を低抵抗状態から高抵抗状態に切替える。これにより、チャージアンプ回路２２、３１、３２の出力が安定するまでの時間を短縮化することが可能となる。
【選択図】 図２

Description

本発明は、容量式のセンシング部から送られる容量で示された検出信号を電圧値にＣ−Ｖ変換するチャージアンプ回路を備えた容量式物理量センサのセンサ回路に関するものである。

従来より、ジャイロセンサ等のように左右一対の振動子が備えられた容量式物理量センサが知られている。この容量式物理量センサに用いられるセンサ回路では、例えば、各振動子それぞれの容量で示された検出信号をチャージアンプ回路で電圧変換させたのち、差動増幅回路によって電圧変換後のそれぞれの検出信号の差動出力を得て、その後、同期検波回路等やローパスフィルタおよび零点・感度温度特性調整回路を通過させることでセンサ出力を得ている（非特許文献１参照）。

このような容量式物理量センサに備えられるチャージアンプ回路を構成するためには、高抵抗なフィードバック抵抗が必要となる。このため、チャージアンプ回路が作り込まれるＩＣ内にフィードバック抵抗を構成するＭＯＳ抵抗を形成し、このＭＯＳ抵抗を使用して高抵抗を作り出している。

図５は、従来のチャージアンプ回路の回路図である。この図に示されるように、検出信号が反転入力端子に入力され、基準電圧が非反転入力端子に入力されるオペアンプＪ１と、このオペアンプＪ１の出力端子と反転入力端子との間に接続されたコンデンサＪ２とが備えられている。そして、このコンデンサＪ２に対して並列的にＭＯＳ抵抗Ｊ３が備えられた構成となっている。

ＭＯＳ抵抗Ｊ３は、コンデンサＪ２に対して並列的に接続された２つのＭＯＳトランジスタＪ４、Ｊ５と、これら各ＭＯＳトランジスタＪ４、Ｊ５の間に接続されたコンデンサＪ６と、ＭＯＳトランジスタＪ４、Ｊ５と互いのゲートが接続されたＭＯＳトランジスタＪ７と、定電流値を変化させられる定電流源Ｊ８とを備えて構成されている。そして、コンデンサＪ６とＭＯＳトランジスタＪ７のドレインには、オペアンプＪ１における非反転入力端子に入力される基準電圧が印加されている。

このように構成されるチャージアンプ回路は、定電流源Ｊ８の引っ張る定電流値を変化させることで、ＭＯＳトランジスタＪ４、Ｊ５およびコンデンサＪ６によって形成される抵抗の抵抗値を変化させることができるため、これにより所望の高抵抗が形成される。
IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL.37 NO.12「Single-Chip Surface Micromachined Integrated Gyroscope With50°/ｈ Allan Deviation」

上記のように構成される従来の容量式物理量センサのセンサ回路において、センサ回路への電源投入直後に、ＭＯＳ抵抗Ｊ３における２つのＭＯＳトランジスタＪ４、Ｊ５の間の電位を一定状態にするには、ＭＯＳ抵抗Ｊ３を低抵抗状態にするという手法を用いることができる。

図６は、センサ回路への電源投入直後における各部の様子を示したタイミングチャートである。

上記のようにＭＯＳ抵抗Ｊ３を低抵抗状態とする場合、まず、電源の電圧が第１のしきい値Ｖｒｅｆ１を超えており、かつ、センサ回路中の昇圧電源の電圧が第２のしきい値Ｖｒｅｆ２を超えているかがコンパレータ等によって判定される。そして、図６に示されるように、電源の電圧が第１のしきい値Ｖｒｅｆ１を超え、かつ、昇圧電源の電圧も第２のしきい値Ｖｒｅｆ２を超えていると、図示しないカウンタによってカウントが開始され、そのカウント値が所望の値に至ったときに、ＭＯＳ抵抗Ｊ３の抵抗値が低抵抗状態から高抵抗状態に切り替えられるようになっている。具体的には、定電流源Ｊ８で作成する電流Ｉの値を変化させることで、ＭＯＳ抵抗Ｊ３の抵抗値を変えている。

しかしながら、低抵抗状態とは言え、ＭＯＳ抵抗Ｊ３の抵抗値は数Ｍ（メガ）Ω程度あるため、一旦はチャージアンプ回路の出力が安定するまでの時間が短縮化されるとしても、ＭＯＳ抵抗Ｊ３における２つのＭＯＳトランジスタＪ４、Ｊ５の間の電位が変動してしまい、その変動の影響によりチャージアンプ回路の出力が不安定状態に戻ってしまう。このため、結局、チャージアンプ回路の出力が安定な自励状態になるまでの時間が長くなるという問題が発生する。

これに対して、本発明者らは、図６で示したチャージアンプ回路中のオペアンプＪ１の出力端子と反転入力端子との間にスイッチを備え、ＭＯＳ抵抗Ｊ３における２つのＭＯＳトランジスタＪ４、Ｊ５の間の電位を一定状態にするために、スイッチを投入することでオペアンプＪ１の入出力を短絡させる手法を見出した。

しかしながら、このようにスイッチを投入しただけでは、ＭＯＳ抵抗Ｊ３が高抵抗状態となっているため、チャージアンプ回路中に存在するＲとＣの時定数が大きく、ＭＯＳ抵抗Ｊ３における２つのＭＯＳトランジスタＪ４、Ｊ５の間の電位が安定化するまでに時間が掛かる。

このため、スイッチを投入するだけでなく、それと同時にＭＯＳ抵抗Ｊ３を低抵抗状態するという手法についても検討を行った。

しかしながら、このような手法を採用した場合にも、スイッチを投入すると同時にＭＯＳ抵抗Ｊ３を低抵抗状態から高抵抗状態に戻すと、スイッチがＯＦＦ状態でＭＯＳ抵抗Ｊ３が高抵抗状態となっているため、結局、上述したスイッチを備えずにＭＯＳ抵抗Ｊ３を低抵抗状態から高抵抗状態に切り替える場合と同様の状態となり、チャージアンプ回路の出力が安定な自励状態になるまでの時間が長くなるという問題が発生する。

本発明は上記点に鑑みて、ＭＯＳ抵抗における２つのＭＯＳトランジスタの間の電位を短時間で安定化できるセンサ回路を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、チャージアンプ回路（２２、３１、３２）に、検知信号が反転入力端子に入力されると共に所定の基準電圧が非反転入力端子に入力されるオペアンプ（４１）と、オペアンプ（４１）の反転入力端子と出力端子との間に接続された第１コンデンサ（４２）と、第１コンデンサ（４２）に対して並列接続され、低抵抗状態と高抵抗状態との抵抗値の切替えが行えるように構成されたＭＯＳ抵抗（４３）と、第１コンデンサ（４２）に対して並列接続され、外部から入力されるリフレッシュ信号によってオンされるように構成されたスイッチ（４９）とを備える。そして、電源の電圧と第１のしきい値（Ｖｒｅｆ１）とを比較すると共に、昇圧電源の電圧と第２のしきい値（Ｖｒｅｆ２）とを比較し、さらに、ＭＯＳ抵抗（４３）の抵抗値の切替えを制御する制御部（６０）を備え、制御部（６０）にて、電源投入直後には、スイッチ（４９）をＯＮさせると共にＭＯＳ抵抗（４３）を低抵抗状態とし、電源の電圧が第１のしきい値（Ｖｒｅｆ１）を超え、かつ、昇圧電源の電圧が第２のしきい値（Ｖｒｅｆ２）を超えたときに、スイッチ（４９）をＯＦＦさせ、次いで、ＭＯＳ抵抗（４３）を低抵抗状態から高抵抗状態に切替えるようになっていることを特徴としている。

このように、センサ回路への電源投入直後に、スイッチ（４９）をＯＮさせると共に、ＭＯＳ抵抗（４３）を低抵抗状態にしている。そして、電源の電圧が第１のしきい値（Ｖｒｅｆ１）を超え、かつ、昇圧電源の電圧が第２しきい値（Ｖｒｅｆ２）を超えると、スイッチ（４９）をＯＦＦするようにしている。このように、ＭＯＳ抵抗（４３）が低抵抗状態とされている状態でスイッチ（４９）をＯＦＦさせるようにしているため、チャージアンプ回路（２２、３１、３２）の出力が安定するまでの時間が短縮化される。

そして、その後、スイッチ（４９）がＯＦＦされてから例えば所定時間後にＭＯＳ抵抗（４３）の抵抗値が低抵抗状態から高抵抗状態に切替えられるようにしている。これにより、２つのＭＯＳトランジスタの間の電位の変動を抑制でき、チャージアンプ回路（２１、３１、３２）の出力が安定な自励状態になるまでの時間を短くすることが可能となる。

例えば、ＭＯＳ抵抗（４３）としては、請求項２に示されるように、第１コンデンサ（４２）に対して並列接続された第１、第２ＭＯＳトランジスタ（４４、４５）と、第１、第２ＭＯＳトランジスタ（４４、４５）の間に接続された第２コンデンサ（４６）と、第１、第２ＭＯＳトランジスタ（４４、４５）と互いのゲートが接続された第３ＭＯＳトランジスタ（４７）と、第３ＭＯＳトランジスタ（４７）のソース−ドレイン間に流れる電流を制御する定電流源（４８）とを備えた構成のものが採用される。

この場合、制御部（６０）は、定電流源（４８）の定電流値を制御することでＭＯＳ抵抗（４３）の抵抗値の切替えを行うことになる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。

（第１実施形態）
本発明の一実施形態を適用した容量式物理量センサのセンサ回路のブロック構成を図１に示す。以下、この図を参照して本実施形態におけるセンサ回路について説明する。

図１に示されるように、振動子１０と、駆動回路２０と、ヨー検出回路３０とが備えられ、これらによりセンサ回路が構成されている。

振動子１０は、センシング手段に相当するもので、駆動用およびヨー検出用のセンサエレメント（図示せず）を備えており、駆動用のセンサエレメントが駆動振動を行っている際にヨーが発生すると、コリオリ力によって一対で構成された検出用のセンサエレメントが振動するようになっている。この振動子１０は、一対の検出用のセンサエレメントそれぞれでの振動に応じた出力（第１、第２検知信号）を発生させると共に、駆動用のセンサエレメントが的確に駆動振動しているかを検出するために駆動振動に応じた出力を発生させるようになっている。

駆動回路２０は、振動子１０における駆動用センサエレメントを振動させるためのものである。この駆動回路２０には、センサ駆動に必要な高電圧（例えば２０Ｖ）を作る昇圧回路２１、チャージアンプ回路２２、位相シフタ２３および振幅一定制御部２４が含まれている。

昇圧回路２１は、外部から供給される所定の電源の電圧（例えば５V）を昇圧することで振動子１０における駆動用のセンサエレメントを振動させるための電圧（昇圧電源）を形成するもので、駆動用のセンサエレメントを所定振幅かつ所定周波数で駆動するために、電源の電圧を昇圧し、所定の周波数の電圧を駆動信号として駆動用のセンサエレメントに対して出力する。具体的には、チャージアンプ回路２２を介してフィードバックされる駆動信号と振幅一定制御部２４からの信号に基づいて、昇圧回路２１が発生させる駆動信号を調整するようになっている。

チャージアンプ回路２２は、振動子１０から、振動子１０における駆動用のセンサエレメントの駆動振動に応じた検知信号（以下、駆動振動検知信号という）を受け取り、それを電圧変換するものである。このチャージアンプ回路２２での電圧変換後の駆動振動検知信号が昇圧回路２１、振幅一定制御部２４および位相シフタ２３に入力されるようになっている。

位相シフタ２３は、駆動信号の位相を調整するためのものである。上記したように昇圧回路２１により駆動振動検知信号に基づいて駆動信号が形成されることになるため、駆動振動検知信号の位相が実際に駆動用のセンサエレメントに出力したい駆動信号の位相とずれている。この位相のズレを修復するために、駆動振動検知信号の位相を調整し、駆動信号の位相に合わせなければならない。このため、位相シフタ２３によって、駆動振動検知信号の位相が補正され、その結果、それに基づいて形成される駆動信号の位相が調整されるようになっている。これにより、駆動信号の周波数がｆｄとされる。

振幅一定制御部２４は、駆動振動検知信号から現在の駆動用のセンサエレメントの振幅を検知すると共に、その振幅が一定となるように補正するための信号を昇圧回路２１に出力するものである。

また、ヨー検出回路３０は、振動子１０の検出信号に基づいてセンサ出力を得るためのものである。このヨー検出回路３０には、２つのチャージアンプ回路３１、３２と、差動増幅回路３３と、同期検波回路３４、ＬＰＦ３５および０点・感度温特調整回路３６が備えられている。

２つのチャージアンプ回路３１、３２は、一対の振動子１０それぞれから、検出用センサエレメントに対してヨーが加わったときに発生する振動に応じた検知信号（以下、ヨー検知信号という）を受け取り、それを電圧変換するものである。これら各チャージアンプでの電圧変換後のヨー検知信号が差動増幅回路３３に入力されるようになっている。

差動増幅回路３３は、各チャージアンプ回路３１、３２で電圧変化されたヨー検知信号の差動出力を発生させるものである。この差動増幅回路３３の差動出力が同期検波回路３４に入力されるようになっている。この差動増幅回路３３の差動出力は、直流成分となる所定のオフセット電圧を含む交流信号となる。

同期検波回路３４は、位相シフタ２３によって調整された位相に基づいて、差動増幅回路３３の差動出力から周波数ｆｄと同期する成分を通過させ、ＬＰＦ３５に出力するものである。

ＬＰＦ３５は、同期検波回路３４を通過後の信号のうち、所定周波数以下の成分のみを抽出するものである。

０点・感度温特調整回路３６は、ＬＰＦ３５を通過した後の信号にも、出力オフセットや感度の温度特性が含まれていることから、それを調整するものであり、この０点・感度温特調整回路３６で調整された後の信号がセンサ出力として用いられる。

次に、駆動回路２０と、ヨー検出回路３０とに備えられた上記チャージアンプ回路２２、３１、３２の具体的な構成について説明する。図２は、これらチャージアンプ回路２２、３１、３２の回路図を示したものである。なお、これらチャージアンプ回路２２、３１、３２は、すべて同様の回路構成となっている。

図２に示されるように、チャージアンプ回路２２、３１、３２には、検出信号が反転入力端子に入力され、基準電圧が非反転入力端子に入力されるオペアンプ４１と、このオペアンプの出力端子と反転入力端子との間に接続されたコンデンサ４２とが備えられている。そして、このコンデンサ４２に対して並列的にフィードバック抵抗を構成するＭＯＳ抵抗４３が備えられた構成となっている。

ＭＯＳ抵抗４３は、コンデンサ４２に対して並列的に接続された２つのＭＯＳトランジスタ４４、４５と、これら各ＭＯＳトランジスタ４４、４５の間に接続されたコンデンサ４６と、ＭＯＳトランジスタ４４、４５と互いのゲートが接続されたＭＯＳトランジスタ４７と、定電流値を変化させられる定電流源４８とを備えて構成されている。そして、コンデンサ４６とＭＯＳトランジスタ４７のドレインには、オペアンプ４１における非反転入力端子に入力される基準電圧が印加されている。

さらに、本実施形態のチャージアンプ回路２２、３１、３２には、コンデンサ４２と並列的にスイッチ４９が備えられている。このスイッチ４９は、チャージアンプ回路２２、３１、３２の外部からのＯＮ／ＯＦＦ信号によって駆動されるようになっており、ＯＮ／ＯＦＦ信号がＯＮさせることを示す内容であった場合にＯＮするようになっている。

また、本実施形態の容量式物理量センサのセンサ回路には、図３に示すように、制御部６０が備えられている。この制御部６０は、スイッチのＯＮ／ＯＦＦ信号を発生させたり、定電流源４８の定電流値を設定したりなど、センサ回路に用いられる各種制御信号を出力するものである。

例えば、制御部６０は、図３に示されるように、各チャージアンプ回路２２、３１、３２中のMOS抵抗４３における２つのMOSトランジスタ４４，４５の間の電位を安定状態にするために、電源の電圧を第１しきい値Ｖｒｅｆ１と比較するコンパレータ６１と、昇圧回路２０で形成される昇圧電源の電圧を第２のしきい値Ｖｒｅｆ２と比較するコンパレータ６２からの出力信号を受け取るようになっている。そして、電源の電圧が第１のしきい値Ｖｒｅｆ１を超えているような状況下において、昇圧電源の電圧が第２のしきい値Ｖｒｅｆ２を超えた場合に、制御部６０に備えられたカウンタにてカウントが開始され、所定期間経過後にスイッチ４９をＯＦＦさせることを示すＯＮ／ＯＦＦ信号が出力されるようになっており、それまでの間はスイッチ４９をＯＮさせることを示すＯＮ／ＯＦＦ信号が出力されるようになっている。

以上のような構造により、容量式物理量センサのセンサ回路が構成されている。このような構成のセンサ回路において、各チャージアンプ回路２２、３１、３２は、以下のように動作するようになっている。

まず、チャージアンプ回路２２、３１、３２は、電源投入時には、定電流源４８にてＭＯＳトランジスタ４７から電流Ｉが引っ張られ、ＭＯＳトランジスタ４４、４５がオンされる。そして、定電流源４８の引っ張る定電流値を変化させることで、ＭＯＳトランジスタ４４、４５およびコンデンサ４６によって形成される抵抗の抵抗値を変化させられ、ＭＯＳ抵抗４３で構成されるフィードバック抵抗が所望の高抵抗とされる。

一方、制御部６０から各チャージアンプ回路２２、３１、３２にＯＮ／ＯＦＦ信号が入力されると、ＯＮ／ＯＦＦ信号に示される内容に応じてスイッチ４９のＯＮ、ＯＦＦが切り替えられる。

すなわち、ＯＮ／ＯＦＦ信号がスイッチ４９をＯＮさせることを示していた場合には、それによってスイッチ４９がＯＮとなり、オペアンプ４１にてバッファ（ボルテージホロワ）回路を構成することになる。また、ＯＮ／ＯＦＦ信号がスイッチ４９をＯＦＦさせることを示した場合には、それによってスイッチ４９がＯＦＦになり、ＭＯＳ抵抗４３による高抵抗がオペアンプ４１の出力端子と反転入力端子との間に備えられた回路が構成される。

したがって、チャージアンプ回路２２、３１、３２は、センサ回路への電源投入直後には、ＯＮ／ＯＦＦ信号によるスイッチ４９のＯＮ、ＯＦＦの切替え、および、上述したＭＯＳ抵抗４３の抵抗値変化に基づいて、次のような動作が行われる。図４を参照して、この動作について説明する。

図４は、この動作中におけるセンサ回路の各部の様子を示したタイミングチャートである。この図に示されるように、電源投入直後には、電源の電圧が第１のしきい値Ｖｒｅｆ１を超えておらず、かつ、昇圧回路２０で形成される昇圧電源の電圧も第２のしきい値Ｖｒｅｆ２を超えていない。この状態の時に、まず、定電流源４８の定電流値を調整することでＭＯＳ抵抗４３が低抵抗状態にされると共に、スイッチ４９がＯＮされる。これにより、オペアンプ４１にてバッファ回路が構成される。

次に、電源の電圧が第１のしきい値Ｖｒｅｆ１を超え、かつ、昇圧電源の電圧が第２のしきい値Ｖｒｅｆ２を超えると、その時点から制御部６０におけるカウンタでのカウントが開始される。続いて、カウンタでのカウント値が所定値に至り、カウンタでのカウント開始から所定時間が経過すると、まず、制御部６０からスイッチ４９をＯＦＦさせることを示すＯＮ／ＯＦＦ信号が出力され、スイッチ４９がＯＦＦされる。このとき、まだＭＯＳ抵抗４３が低抵抗状態とされているため、チャージアンプ回路２２、３１、３２の出力が安定するまでの時間が短縮化される。

そして、チャージアンプ回路２２、３１、３２の出力が安定化したことを見計らって、例えば制御部６０に備えられたカウンタによってカウントされることで、スイッチ４９がＯＦＦされてから所定時間後にＭＯＳ抵抗４３の抵抗値を低抵抗状態から高抵抗状態に切替えられる。このように、チャージアンプ回路２２、３１、３２の出力が安定化したことを見計らってＭＯＳ抵抗４３の抵抗値を低抵抗状態から高抵抗状態に切替えることで、ＭＯＳ抵抗４３における２つのＭＯＳトランジスタ４４、４５の間の電位の変動を抑制でき、チャージアンプ回路２１、３１、３２の出力が安定な自励状態になるまでの時間を短くすることが可能となる。

以上説明したように、本実施形態では、オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９をＯＮさせることで、オペアンプ４１にてバッファ回路が構成される構造としている。

そして、センサ回路への電源投入直後に、まずスイッチ４９をＯＮさせると共に、ＭＯＳ抵抗４３を低抵抗状態にし、電源の電圧が第１のしきい値Ｖｒｅｆ１を超え、かつ、昇圧電源の電圧が第２しきい値Ｖｒｅｆ２を超えたときに、スイッチ４９をＯＦＦし、その後、ＭＯＳ抵抗４３を低抵抗状態から高抵抗状態に切替えるようにしている。

これにより、チャージアンプ回路２２、３１、３２の出力が安定するまでの時間を短縮化することが可能となる。

（他の実施形態）
上記実施形態では、Ｃ−Ｖ変換を行うチャージアンプ回路２２、３１、３２が備えられたセンサ回路として、ジャイロセンサを例に挙げて説明したが、容量値によって検出信号を発生する容量式物理量センサであれば、他のセンサに関しても本発明を適用することが可能である。

また、上記実施形態では、１つの制御部６０にて、ＭＯＳ抵抗４３の抵抗値の切替えや定電流源４８の定電流値の制御を行うようにしているが、必ずしも１つの制御部６０によって行わなければならない訳ではない。すなわち、制御部が複数あっても構わない。

本発明の第１実施形態における容量式物理量センサのセンサ回路の回路図である。 図１に示すセンサ回路に備えられるチャージアンプ回路の回路図である。 図１に示すセンサ回路の制御部の構成を示した回路図である。 図１に示すセンサ回路への電源投入直後における各部の様子を示したタイミングチャートである。 従来のセンサ回路に備えられたチャージアンプ回路の回路図である。 図５に示すセンサ回路への電源投入直後における各部の様子を示したタイミングチャートである。

符号の説明

１０…振動子、２０…駆動回路、２２…チャージアンプ回路、３０…ヨー検出回路、
３１、３２…チャージアンプ回路、４１…オペアンプ、４２…コンデンサ、
４３…ＭＯＳ抵抗、４４、４５…ＭＯＳトランジスタ、４６…コンデンサ、
４７…ＭＯＳトランジスタ、４８…定電流源、４９…スイッチ、５０…基板、
６０…制御部、６１、６２…コンパレータ。

Claims (2)

1. 物理量に応じた容量値で示される検知信号を出力するセンシング部（１０）と、
   電源の電圧に基づいて、前記センシング部（１０）の駆動用電源となる昇圧電源を形成する昇圧回路（２１）と、
   前記検知信号を電圧変換するチャージアンプ回路（２２、３１、３２）とを有し、
   前記チャージアンプ回路（２２、３１、３２）の出力に基づいて、センサ出力となる信号を発生させるように構成され、
   前記チャージアンプ回路（２２、３１、３２）に、
   前記検知信号が反転入力端子に入力されると共に所定の基準電圧が非反転入力端子に入力されるオペアンプ（４１）と、
   前記オペアンプ（４１）の反転入力端子と出力端子との間に接続された第１コンデンサ（４２）と、
   前記第１コンデンサ（４２）に対して並列接続され、低抵抗状態と高抵抗状態との抵抗値の切替えが行えるように構成されたＭＯＳ抵抗（４３）と、
   前記第１コンデンサ（４２）に対して並列接続され、制御部（６０）からの信号によりON/OFFを切替えが行えるように構成されたスイッチ（４９）とを備えてなる容量式物理量センサのセンサ回路であって、
   前記電源の電圧と第１のしきい値（Ｖｒｅｆ１）とを比較すると共に、前記昇圧電源の電圧と第２のしきい値（Ｖｒｅｆ２）とを比較し、さらに、前記ＭＯＳ抵抗（４３）の抵抗値の切替えを制御する制御部（６０）を有し、
   前記制御部（６０）は、
   電源投入直後には、前記スイッチ（４９）をＯＮさせると共に前記ＭＯＳ抵抗（４３）を低抵抗状態とし、
   前記電源の電圧が前記第１のしきい値（Ｖｒｅｆ１）を超え、かつ、前記昇圧電源の電圧が前記第２のしきい値（Ｖｒｅｆ２）を超えたときに、前記スイッチ（４９）をＯＦＦさせ、
   次いで、前記ＭＯＳ抵抗（４３）を低抵抗状態から高抵抗状態に切替えるようになっていることを特徴とする容量式物理量センサのセンサ回路。
2. 前記ＭＯＳ抵抗（４３）は、
   前記第１コンデンサ（４２）に対して並列接続された第１、第２ＭＯＳトランジスタ（４４、４５）と、
   前記第１、第２ＭＯＳトランジスタ（４４、４５）の間に接続された第２コンデンサ（４６）と、
   前記第１、第２ＭＯＳトランジスタ（４４、４５）と互いのゲートが接続された第３ＭＯＳトランジスタ（４７）と、前記第３ＭＯＳトランジスタ（４７）のソース−ドレイン間に流れる電流を制御する定電流源（４８）とを備えており、
   前記制御部（６０）は、前記定電流源（４８）の定電流値を制御することで前記ＭＯＳ抵抗（４３）の抵抗値の切替えを行う機能と前期スイッチ（４９）のON/OFFの切替えを行う機能を有している特徴とする請求項１に記載の容量式物理量センサのセンサ回路。

Images