JP2007171203A - 時間間隔調整型の差動容量センサ装置 - Google Patents

Abstract

【課題】バイアス調整コンデンサ・アレイによるフロント・エンド・バイアス調整を不要にして、小型化及び低価格化を図る。
【解決手段】駆動信号発生器１２ａ、１２ｂは、感知コンデンサ１４ａ、１４ｂに励起駆動信号を印加する。駆動信号発生器は、コントローラ２８中のヌル・バイアス調整回路３０の制御の下で、システム・クロック発振器のクロック周波数の端数である励起周波数によって励起駆動信号のそれぞれの時間長を変化させて、異なる時間幅を有する励起駆動信号を発生する。これにより、２つの感知コンデンサの共通接続点１６の電位を調整することができ、零変位のときのヌル電位を所定値に設定することができる。
【選択図】 図３

Description

本発明は、差動容量センサ装置及び方法に関し、特に、零変位における容量検知回路のヌル・バイアス調整（零位偏倚調整：null bias trimming）に関する。

差動容量センサ・デバイスは、一般に周知である。近年の加速度計、圧力変換器、及び同様の変換器は、差動容量システムを採用して、検知エレメント、例えば、検査質量(proof-mass)又はダイアフラムのヌル位置又は運動を、基本的な機械−電気変換原理にしたがって検出することが多い。これは、特に、差動容量が利用されている微小電気機械システム（ＭＥＭＳ）センサ・デバイスに当てはまる。差動容量を検出して検知エレメントのヌル・バイアス又は運動を検出するセンサ・デバイスの生産において、コストを押し上げる主要な要因となっているのは、零変位においてヌル・バイアスとなるように容量性検知システムを調整する必要があることである。

既存の差動容量検出駆動回路は、通常、逆極性、即ち、「ミラー的（対称的：mirrored）励起信号を差動センサの一対のコンデンサに印加する。全てのものが等しいとすると、これにより、一対のコンデンサ間の共通接続点において、ヌル信号（零位）が生成し、トランスインピーダンス増幅器の入力となる。実際のセンサでは、ミラー的励起信号は、一対のコンデンサのヌル・バイアスにおいて、共通接続点にてヌル信号の偏倚が生ずる。何故なら、回路を完全に均衡にすることはできず、コンデンサ対を形成する２つの感知コンデンサを全く同一にすることはできないからである。このため、従来の回路は、従前よりフロント・エンド偏倚調整を導入して、プログラム可能コンデンサ・アレイを追加することにより、ヌル・バイアスにおいてヌル信号を生成するようにしている。

これらの追加のコンデンサ・アレイは、種々の構成において応用することができる。例えば、既存の差動容量検出器駆動回路は、通常、並列バイアス調整アレイ又は駆動レベル・バイアス調整アレイのいずれかを利用して、容量性検知システムを調整して零変位においてヌル・バイアスとなるようにしている。

図１は、既存の検出器駆動回路１の典型的な並列構成の一例を示す。駆動回路１は、一対の駆動信号発生器２ａ及び２ｂを有する駆動部２を備えており、駆動信号発生器２ａ及び２ｂは、逆極性即ち「ミラー的」励起信号を、差動容量センサ３の２つの感知コンデンサ３ａ及び３ｂに印加するような構造となっている。回路の均衡が完全に取れており、しかも２つの感知コンデンサ３ａ、３ｂが全く同一であれば、これらのミラー的励起信号の印加によって、零変位において、コンデンサ対３ａ、３ｂ間の共通接続点４にてヌル電位となり、トランスインピーダンス増幅器５への入力となる。しかしながら、実際の差動容量センサでは、コンデンサ対３ａ、３ｂの零変位において、信号は共通接続点４では偏倚しており、ヌル電位ではない。このため、プログラマブル・コンデンサ・アレイ６によってフロント・エンド・バイアス調整を導入して、ヌル信号を生成している。

バイアス調整コンデンサ・アレイ６を切り換えて、２つの感知コンデンサ３ａ又は３ｂの内小さい方と並列となるように、回路１に加えると、大きい方との差が得られる。このとき、零変位においてコンデンサ対３ａ、３ｂ間の共通接続点４にて生成するヌル信号を、トランスインピーダンス増幅器５に入力する。トランスインピーダンス増幅器５の出力は、可変利得増幅器７の入力となり、増幅した信号を同期復調器８に出力する。同期復調器８の出力は、フィルタ・バッファ９によりフィルタリングされる。

図２は、検出器駆動回路１の別の共通構成を示し、バイアス調整コンデンサ・アレイ６を切り換えて、駆動部２が出力する励起駆動信号の経路に加入し、印加された励起電圧、つまり、コンデンサ対３ａ、３ｂのその側からの有効信号を優先的に低減する。

このようなプログラマブルなバイアス調整コンデンサ・アレイ６によるフロント・エンド・バイアス調整は、従来技術によって教示されているように、コスト高で、しかも適正に実現するのが困難である。図示のように、典型的な手法では複雑な回路が必要となり、個別形態で実現するのが困難であり、特定用途の集積回路に多大な投資が必要となるのが通常である。
したがって、典型的な技術的現状における、ＭＥＭＳ加速度計、圧力変換器、及びその他の変換デバイスにおける差動容量検出器駆動回路の均衡化に対する、これら及びその他の制約を克服するデバイス及び方法が望まれている。

本発明は、差動容量変換器の動作のための装置及び方法であり、一対の駆動信号発生器の動作により、実質的に逆極性の励起駆動信号を発生すること、励起駆動信号を差動容量センサの一対の感知コンデンサに印加すること、一対の感知コンデンサ間にある共通接続点において差動容量を検知すること、ならびに共通接続点において感知コンデンサ対のヌル・バイアスを調整するために駆動信号発生器を個別に制御することを含む。

本発明の装置及び方法は、逆極性の励起駆動信号のタイミングを個別に指令することによって、従前からの切換バイアス調整コンデンサ・アレイの複雑さ及び高コストを解消する。この個別指令により、２つの励起駆動信号の一方を他方に比較して、しかるべき時間間隔だけ広げ、２つの励起駆動信号が正確に対称的ではなくなるようする。長い方の駆動間隔が事実上有効な励起駆動信号を増大させ、これに比例して、広い方、即ち、期間が長い方の駆動側のセンサ容量の重み(significance)が増す。このように、従来技術の検出器駆動回路の高価な切換バイアス調整コンデンサ・アレイを用いずに、ヌル・バイアスを調整する。更に、励起駆動信号の個別指令を、単純なデジタル・コントローラを用いて制御する。励起駆動信号を発生する信号発生器を、周波数が高い方のクロック発振器の分周のために設ける場合、駆動励起信号の時間幅は、クロックの時間刻み幅（１周期）ずつ個別に調節することができ、これによって、調整可能性比がクロック刻み幅対駆動幅の比率と同等となる。

例えば、４ＭＨｚの基準クロックを用いて、５０％デューティ・サイクルで、４０ＫＨｚ励起駆動信号を駆動する場合、クロックの時間刻み幅は励起信号の１％となる。励起信号の一方の幅を、１クロック刻み幅だけ変化させると、元の差動容量不均衡が１％調整されることになる。クロック・レート対駆動比を高くすることによって、直接的にバイアス調整分解能を高くすることができる。
本発明の一態様によれば、調整刻み幅が駆動サイクル毎に一定とならないようにジッタを追加し、分解能を更に高めることができる。

本発明の別の態様によれば、同じデジタル・コントローラを用いて倍率を調整することにより、バイアス零位を調整する。限定ではなく一例として、倍率調整回路は、同期復調器へのゲート・スイッチの時間を増分し、スイッチのデューティ・サイクルに比例する、信号の一部だけを通過させる。スイッチの「オン」時間を制御することにより、積分器／フィルタに流す全信号の割合を制御する。

本発明の別の態様によれば、同じデジタル・コントローラを用い、温度センサから入力を供給することによって、バイアス零位調整及び倍率調整機能の一方又は双方に温度補償を行う。デジタル・コントローラは、温度センサからの入力の関数として、可変刻み幅を供給するようにプログラムされている。

図面において、同様の番号は同様の要素を示すものとする。
図面は、新規のヌル・バイアス調整を行う、差動容量変換デバイスを動作させる検出器駆動回路のための、本発明の装置及び方法を示す。

図３は、検出器駆動回路１０として具体化した本発明のヌル・バイアス調整装置及び方法を、限定ではなく一例として示す模式図である。本発明の検出器駆動回路１０は、一対の駆動信号発生器１２ａ及び１２ｂを有する駆動回路１２を含み、信号発生器１２ａ及び１２ｂは、差動容量センサ１４の２つの異なる感知コンデンサ１４ａ及び１４ｂに、実質的に逆極性の励起駆動信号を印加するような構造となっている。コンデンサ対１４ａ、１４ｂ間の共通接続点１６が、トランスインピーダンス増幅器１８に結合されている。トランスインピーダンス増幅器１８の出力は、同期復調器２０を介して結合されており、同期復調器２０の出力は、フィルタ・バッファ２２によってフィルタリングされる。

駆動回路１２の一対の信号発生器１２ａ及び１２ｂが発生する励起駆動信号は、高周波システム・クロック発振器２４の分周のために供給される。一対のスイッチ２６ａ及び２６ｂは、異なる駆動信号発生器１２ａ及び１２ｂを個別に制御する。既知の形式のプログラマブル・デジタル・コントローラ２８は、個々のスイッチ２６ａ、２６ｂを制御し、スイッチ２６ａ、２６ｂによって、信号発生器１２ａ、１２ｂ、及びこれらが発生する励起駆動信号を個々に制御する。励起駆動信号は、信号発生器１２ａ、１２ｂによって、励起周波数で発生されるが、システム・クロック発振器２４のクロック周波数の方が遥かに高く、励起周波数はその端数（fraction）である。

本発明によれば、デジタル・コントローラ２８によって回路３０をプログラムすることによって、センサ励起信号を発生し、ヌル・バイアス調整機能を設けるためのスイッチ２６ａ、２６ｂの動作タイミングを与える。例えば、デジタル・コントローラ２８は、従来のＰＩＣプロセッサ又はプログラマブル・ロジック・アレイであり、その出力線３２が駆動信号発生器１２ａ、１２ｂに接続されている。デジタル・コントローラ２８は、個別に駆動信号発生器１２ａ、１２ｂ、したがって逆極性の励起駆動信号のタイミングを指令することにより、検知エレメント（図示せず）の零変位において、コンデンサ対１４ａ、１４ｂの間の共通接続点１６にて測定したときに、ヌル・バイアスが実質的に零となるようにする。このように、通常高価な従来技術の切換バイアス調整コンデンサ・アレイ６がなくても、共通接続点１６におけるヌル・バイアスを調整することができる。

オプションの選択肢として、デジタル・コントローラ２８によって倍率調整機能回路(scale factor trim function circuit)３４を設ける。つまり、別のコントローラ出力線３６を通じて、デジタル・コントローラ２８は、同期復調器２０に供給する信号を制御するゲート・スイッチ３８に指令を送る。倍率調整機能回路３４は、同期復調器のスイッチ３８の「オン」時間を制御する。一方、スイッチの「オン」時間を制御することにより、復調器２０及びフィルタ２２に達する全信号の割合（％）を制御する。例えば、倍率調整機能回路３４は、差動容量センサ１４からの出力信号の一部のみを通すために、同期復調器２０への同期復調器ゲート・スイッチ３８の時間を増分する。同期復調器スイッチ３８によって通過が許された信号の部分は、スイッチ３８のデューティ・サイクルに比例する。このように、「オン」時間を制御して、復調器２０及びフィルタ２２まで達することが許される全信号の割合を決定することにより、同じデジタル・コントローラ２８によってデバイスの倍率を調整し、デバイスのヌル・バイアス調整を行う。

図４は、本発明にしたがって、デジタル・コントローラ２８が個々に制御する機能として、２つの駆動信号発生器１２ａ、１２ｂが出力する励起駆動信号に対するヌル・バイアス調整機能の効果を示す。これによって、デジタル・コントローラ２８のヌル・バイアス調整回路３０は、逆極性の励起駆動信号のタイミングを個別に指令する。このように励起駆動信号のタイミングを個別に指令することによって、２つの駆動信号発生器の一方１２ａ（又は１２ｂ）が出力する励起駆動信号を、２つの駆動信号発生器の他方１２ｂ（又は１２ａ）が出力する他方の励起駆動信号に対して、しかるべき調整時間間隔（ｉ_１）だけ広げることができ、２つの励起駆動信号が、従来技術においてそうであるように、完全な対称とはならないようにする。つまり、２つの駆動信号発生器の一方１２ａ（又は１２ｂ）が出力する初期励起駆動信号４０は、２つの駆動信号発生器の他方１２ｂ（又は１２ａ）が出力する逆極性の励起駆動信号４２のミラー・イメージ(mirror image)であり、これによって、双方の励起駆動信号４０及び４２は実質的に同じ時間長（ｔ_０）を有することになる。本発明によれば、デジタル・コントローラ２８のヌル・バイアス調整回路３０は、２つの駆動信号発生器の一方１２ａ（又は１２ｂ）のタイミングを個別に指令して、励起駆動信号４４を発生し、ｔ_ｅ＝ｔ_０＋ｉ_１にしたがって、初期信号長（ｔ_０）を、しかるべき調整時間間隔（ｉ_１）だけ長くして、延長信号長（ｔ_ｅ）とする。ここで、調整時間間隔（ｉ_１）は、システム・クロック２４の１つ以上の時間刻み幅（ｉ）である。

駆動時間間隔（ｔ_ｏ）が長い程、有効励起駆動信号が事実上大きくなり、これに比例して、広い方、即ち、期間が長い方の駆動側のセンサ容量の重み(significance)が増す。したがって、従来技術では通常である高価な切換偏倚調整アレイがなくても、ヌル・バイアスを調整する。更に、図３に示す形式の回路１０にしたがって、単純なデジタル・コントローラ２８を用いて、個々の励起駆動信号を制御する。２つの駆動信号発生器１２ａ、１２ｂは、励起信号の周波数よりも高いクロック発振器２４の周波数を分周するために設けられている。したがって、回路１０を用いて、周波数が高い方のクロック２４の時間刻み幅ずつ、個々の駆動励起信号間隔ｔ_０及びｔ_ｅの幅を調節することができる。周波数が高い方のクロック２４の１つ以上の時間刻み幅（ｉ）の単位で個々の駆動励起時間間隔ｔ_０及びｔ_ｅの幅を調節することにより、調整可能率(trimmability ratio)が、クロック刻み幅対駆動幅の比率と同等となる。これを以下の例によって実証する。

一例として、システム・クロック発振器２４を４ＭＨｚ基準クロックに選択し、デューティ・サイクルが５０パーセントである、４０ＫＨｚ励起駆動信号を駆動するために用いる。この例では、クロック時間刻み幅は、駆動励起時間間隔ｔ_０の１パーセントである。したがって、励起信号の一方の幅を、クロック刻み幅１つだけ変化させることにより、初期の差動容量不均衡が１パーセントだけ調整される。バイアス調整分解能を高めるには、クロック・レート対駆動比を高めることによって直接得られる。あるいは、第２バイアス調整段を追加することによって、ジッタを駆動励起時間間隔ｔ_ｅに追加して、偏倚調整の分解能を高め、２つの時間間隔状態の間で駆動が断片的に交代するようにする。これによって、有効バイアス調整は、２つの状態間で、いずれかの状態において費やした時間の端数に直接比例することになる。この端数駆動技法は、基準クロック刻み幅の他に、数種類の大きさ(several orders magnitude)の調整分解能を容易に得ることができる。

選択肢として、コントローラ２８が、電源投入時に、名目クロック−駆動「スキュー」(nominal clock-to-drive skew)に固定する。その後、デジタル・コントローラのヌル・バイアス調整回路３０が、精細なバイアス調節スイッチとして、個々のスイッチ２６ａ、２６ｂを制御する。

これらの微細調整のバイアス調節スイッチ２６ａ、２６ｂは、検出駆動回路１０の温度補償としても機能する。また、本発明のヌル・バイアス調整方法は、システム温度センサ４６（図３に示す）からの入力の関数として、可変量の時間刻み幅（ｉ）を提供するようにデジタル・プロセス・コントローラ２８をプログラムすれば、非常に低コストの温度補償方法としても機能する。システム温度センサ４６は、システム温度を表す温度信号（Ｔ）を出力するような構造となっている。デジタル・コントローラのヌル・バイアス調整回路３０は、可変時間刻み幅（ｉ）を個々のスイッチ２６ａ、２６ｂの一方又は双方に印加し、ヌル・バイアス調整を、システム温度の関数として制御するようにプログラムされている。任意選択肢として、可変時間刻み幅（ｉ）を同期復調器ゲート・スイッチ３８に印加して、調整の倍率を、システム温度の関数として制御するように、デジタル・コントローラの倍率調整機能回路３４をプログラムすることもできる。

任意選択肢として、デジタル・コントローラのヌル・バイアス調整回路３０によって、ジッタを駆動信号に追加し、バイアス調整刻み幅ｉ_１が駆動サイクル毎に一定ではないようにする。このジッタ導入による多様化(inconsistency)は、分解能を高めることになるが、低周波側波帯が混入することが予想され、用途によってはこの低周波側波帯をフィルタリングする必要がある場合もある。

以上、本発明の好適な実施形態について図示し説明したが、発明の技術的思想及び範囲から逸脱することなく、種々の変更が可能であることは認められるであろう。

従来技術による、逆極性即ち「ミラー的」励起信号を、２つの感知コンデンサを有する差動容量センサに印加するような構造となっており、バイアス調整コンデンサ・アレイを切り換えて、２つの感知コンデンサの内小さい方と並列になるように回路に加入した検出器駆動回路の典型的な並列構成の一例を示す図である。 従来技術による、バイアス調整コンデンサ・アレイを切り換えて、駆動回路が出力する励起駆動信号の経路に加入し、印加した励起電圧を優先的に低下させる検出器駆動回路の別の共通構成を示す図である。 本発明による、検出器駆動回路として具体化したヌル・バイアス調整装置及び方法を、限定ではなく一例として示す模式図である。 本発明による、デジタル・コントローラが個々に制御する関数として、２つの駆動信号発生器が出力する励起駆動信号に対する、本発明のヌル・バイアス調整の効果を示す図である。

Claims (10)

1. 差動容量変換器用の検出器駆動回路であって、
   一対の感知コンデンサと、
   前記一対の感知コンデンサに、実質的に逆極性の励起駆動信号を印加するよう構成された一対の駆動信号発生器と、
   前記一対の駆動信号発生器を個別に制御するように接続されているヌル・バイアス調整回路と、
   前記一対の感知コンデンサの間の共通接合点に結合されているトランスインピーダンス増幅器と、
   前記トランスインピーダンス増幅器の出力に結合されている同期復調器と、
   前記同期復調器の出力に結合されているフィルタ・バッファと
   を備えていることを特徴とする検出器駆動回路。
2. 請求項１記載の検出器駆動回路において、該回路は更に、前記ヌル・バイアス調整回路と前記一対の駆動信号発生器との間にそれぞれ接続されており、前記ヌル・バイアス調整回路によって個別に動作する一対のスイッチを備えていることを特徴とする検出器駆動回路。
3. 請求項２記載の検出器駆動回路において、該回路は更に、システム・クロック発振器を備えており、前記励起駆動信号の各々は、前記システム・クロック発振器のクロック周波数の端数である励起周波数を有し、前記励起駆動信号のそれぞれは異なる第１及び第２の時間幅を有することを特徴とする検出器駆動回路。
4. 請求項１記載の検出器駆動回路において、該回路は更に、
   前記トランスインピーダンス増幅器と前記同期復調器との間にあるゲート・スイッチと、
   前記スイッチを制御するよう接続されている倍率調整回路と、
   システム温度を表す温度信号を前記倍率調整回路に出力するように結合されている温度センサと
   を備えており、
   前記倍率調整回路は更に、前記温度信号の関数として前記ゲート・スイッチを可変制御するよう構成されていることを特徴とする検出器駆動回路。
5. 請求項１記載の検出器駆動回路において、該回路は更に、システム温度を表す温度信号を前記ヌル・バイアス調整回路に出力するよう接続されている温度センサを備えており、前記ヌル・バイアス調整回路は更に、前記温度信号の関数として前記一対の駆動信号発生器を可変制御するよう構成されていることを特徴とする検出器駆動回路。
6. 差動容量変換器の動作のための検出器駆動回路であって、
   高周波システム・クロック発振器と、
   共通接続点に結合されている第１及び第２感知コンデンサを有する差動容量センサと、
   前記システム・クロック発振器の分周のために設けられおり、実質的に逆極性の第１及び第２励起駆動信号をそれぞれ発生するよう構成されている第１及び第２駆動信号発生器駆動回路であって、前記第１及び第２励起駆動信号のそれぞれを、前記差動容量センサの第１及び第２感知コンデンサのそれぞれに印加するよう接続されている第１及び第２駆動信号発生器を備えている駆動回路と、
   前記第１及び第２駆動信号発生器のそれぞれを制御するよう接続されている第１及び第２スイッチと、
   前記第１及び第２スイッチを個別に制御するよう接続されているプログラマブルなヌル・バイアス調整回路と、
   前記第１及び第２感知コンデンサの間にある前記共通接続点に接続されているトランスインピーダンス増幅器と、
   前記トランスインピーダンス増幅器に接続されている同期復調器と、
   前記同期復調器に結合されているフィルタ・バッファと
   を備えていることを特徴とする検出器駆動回路。
7. 請求項６記載の検出器駆動回路において、前記ヌル・バイアス調整回路は更に、前記第１及び第２駆動信号発生器それぞれの励起駆動信号の時間幅を、前記システム・クロック発振器の時間刻み幅単位で調節するように、前記第１及び第２スイッチを制御するよう構成されていることを特徴とする検出器駆動回路。
8. 請求項７記載の検出器駆動回路において、前記ヌル・バイアス調整回路は更に、前記第１励起駆動信号が第１の幅を有するように前記第１の信号発生器を個別に制御するよう構成されており、更に、前記第２励起駆動信号が前記第１の幅とは異なる第２の幅を有するように、前記第２信号発生器を個別に制御するよう構成されていることを特徴とする検出器駆動回路。
9. 請求項６記載の検出器駆動回路において、該回路は更に、前記トランスインピーダンス増幅器と前記同期復調器との間にあるゲート・スイッチと、
   前記ゲート・スイッチを制御するよう接続されているプログラマブル倍率調整回路と
   を備えていることを特徴とする検出器駆動回路。
10. 請求項９記載の検出器駆動回路において、前記プログラマブルヌル・バイアス調整回路及び前記プログラマブル倍率調整回路の少なくとも一方は更に、システム温度を表す温度信号を受けるよう接続されており、前記プログラマブルヌル・バイアス調整回路及び前記プログラマブル倍率調整回路の少なくとも一方は更に、前記温度信号の関数として、前記駆動信号発生器及び前記ゲート・スイッチをそれぞれ可変制御するよう構成されていることを特徴とする回路。

Images