JP2006220454A - 容量式物理量センサのセンサ回路 - Google Patents

Abstract

【課題】 チャージアンプ回路におけるオペアンプＪ１のリフレッシュ時間が短くできるセンサ回路を提供する。
【解決手段】 オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９がリフレッシュ時にオンされるような構成とする。このような構成によれば、スイッチ４９をオンさせることでオペアンプ４１の反転入力端子と入力端子との間が導通状態となり、ＭＯＳ抵抗４３とコンデンサ４２との時定数とは無関係にオペアンプ４１をオフセットすることが可能となる。このため、オペアンプ４１を短時間でオフセットすることが可能となり、ウェハの検査を行う際にも、時間が掛からないようにすることが可能となる。
【選択図】 図２

Description

本発明は、容量式のセンシング部から送られる容量で示された検出信号を電圧値にＣ−Ｖ変換するチャージアンプ回路を備えた容量式物理量センサのセンサ回路に関するものである。

従来より、ジャイロセンサ等のように左右一対の振動子が備えられた容量式物理量センサが知られている。この容量式物理量センサに用いられるセンサ回路では、例えば、各振動子それぞれの容量で示された検出信号をチャージアンプで電圧変換させたのち、差動増幅回路によって電圧変換後のそれぞれの検出信号の差動出力を得て、その後、同期検波回路等やローパスフィルタおよび零点・感度温度特性調整回路を通過させることでセンサ出力を得ている（非特許文献１参照）。

このような容量式物理量センサに備えられるチャージアンプ回路を構成するためには、高抵抗なフィードバック抵抗が必要となる。このため、チャージアンプ回路が作り込まれるＩＣ内にフィードバック抵抗を構成するＭＯＳ抵抗を形成し、このＭＯＳ抵抗を使用して高抵抗を作り出している。

図３は、従来のチャージアンプ回路の回路図である。この図に示されるように、検出信号が反転入力端子に入力され、基準電圧が非反転入力端子に入力されるオペアンプＪ１と、このオペアンプＪ１の出力端子と非反転入力端子との間に接続されたコンデンサＪ２とが備えられている。そして、このコンデンサＪ２に対して並列的にＭＯＳ抵抗Ｊ３が備えられた構成となっている。

ＭＯＳ抵抗Ｊ３は、コンデンサＪ２に対して並列的に接続された２つのＭＯＳトランジスタＪ４、Ｊ５と、これら各ＭＯＳトランジスタＪ４、Ｊ５の間に接続されたコンデンサＪ６と、ＭＯＳトランジスタＪ４、Ｊ５と互いのゲートが接続されたＭＯＳトランジスタＪ７と、定電流値を変化させられる定電流源Ｊ８とを備えて構成されている。そして、コンデンサＪ６とＭＯＳトランジスタＪ７のドレインには、オペアンプＪ１における非反転入力端子に入力される基準電圧が印加されている。

このように構成されるチャージアンプ回路は、定電流源Ｊ８にてＭＯＳトランジスタＪ７から電流Ｉを引っ張ることにより、ＭＯＳトランジスタＪ４、Ｊ５をオンさせるようになっている。このとき、定電流源Ｊ８の引っ張る定電流値を変化させることで、ＭＯＳトランジスタＪ４、Ｊ５およびコンデンサＪ６によって形成される抵抗の抵抗値を変化させることができるため、これにより所望の高抵抗が形成される。
IEEE JOURNAL OF SOLID-STATE CIRCUITS VOL.37 NO.12「Single-Chip Surface Micromachined Integrated Gyroscope With50°/ｈ Allan Deviation」

チャージアンプ回路では、オペアンプＪ１のオフセットを検査する際に、リフレッシュしなければならない。しかしながら、リフレッシュ時間がＭＯＳ抵抗とコンデンサＪ２との時定数によって決まり、図３に示した従来の構造のチャージアンプ回路ではＭＯＳ抵抗Ｊ３が高抵抗であるため、リフレッシュ時間が長くなってしまう。そして、このリフレッシュ時間が長くなるために、容量式物理量センサのセンサ回路が形成されるウェハの検査を行う際に、時間が掛かるという問題があった。

本発明は上記点に鑑みて、チャージアンプ回路におけるオペアンプＪ１のリフレッシュ時間が短くできるセンサ回路を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、チャージアンプ回路（２２、３１、３２）には、検知信号が反転入力端子に入力されると共に所定の基準電圧が非反転入力端子に入力されるオペアンプ（４１）と、オペアンプ（４１）の反転入力端子と出力端子との間に接続された第１コンデンサ（４２）と、第１コンデンサ（４２）に対して並列接続されたＭＯＳ抵抗（４３）で構成されるフィードバック抵抗と、第１コンデンサ（４２）に対して並列接続され、外部から入力されるリフレッシュ信号によってオンされるように構成されたスイッチ（４９）とが備えられていることを特徴としている。

このように、第１コンデンサ（４２）に対してスイッチ（４９）を並列接続し、このスイッチ（４９）がリフレッシュ信号によってオンされるように構成している。これにより、オペアンプ（４１）の反転入力端子と入力端子との間が導通状態となり、ＭＯＳ抵抗（４３）と第１コンデンサ（４２）との時定数とは無関係にオペアンプ（４１）をオフセットすることが可能となる。したがって、オペアンプ（４１）を短時間でオフセットすることが可能となり、ウェハの検査を行う際にも、時間が掛からないようにすることが可能となる。

例えば、ＭＯＳ抵抗（４３）としては、請求項２に示されるように、第１コンデンサ（４２）に対して並列接続された第１、第２ＭＯＳトランジスタ（４４、４５）と、第１、第２ＭＯＳトランジスタ（４４、４５）の間に接続された第２コンデンサ（４６）と、第１、第２ＭＯＳトランジスタ（４４、４５）と互いのゲートが接続された第３ＭＯＳトランジスタ（４７）と、第３ＭＯＳトランジスタ（４７）のソース−ドレイン間に流れる電流を制御する定電流源（４８）とを備えた構成のものが採用される。

請求項３に記載の発明では、チャージアンプ回路（２２、３１、３２）が備えられた基板（５０）には、テスト入力パッド（５１）が備えられており、このテスト入力パッド（５１）を通じてリフレッシュ信号がチャージアンプ回路（２２、３１、３２）に入力されるようになっていることを特徴としている。

このように、基板（５０）に備えられたテスト入力パッド（５１）にリフレッシュ信号を入力することで、チャージアンプ回路（２２、３１、３２）のオペアンプ（４１）をオフセットする構成とすることができる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の一実施形態を適用した容量式物理量センサのセンサ回路のブロック構成を図１に示す。以下、この図を参照して本実施形態におけるセンサ回路について説明する。

図１に示されるように、振動子１０と、駆動回路２０と、ヨー検出回路３０とが備えられ、これらによりセンサ回路が構成されている。

振動子１０は、センシング手段に相当するもので、駆動用およびヨー検出用のセンサエレメント（図示せず）を備えており、駆動用のセンサエレメントが駆動振動を行っている際にヨーが発生すると、コリオリ力によって一対で構成された検出用のセンサエレメントが振動するようになっている。この振動子１０は、一対の検出用のセンサエレメントそれぞれでの振動に応じた出力（第１、第２検知信号）を発生させると共に、駆動用のセンサエレメントが的確に駆動振動しているかを検出するために駆動振動に応じた出力を発生させるようになっている。

駆動回路２０は、振動子１０における駆動用センサエレメントを振動させるためのものである。この駆動回路２０には、センサ駆動電源を含む昇圧回路２１、チャージアンプ回路２２、位相シフタ２３および振幅一定制御部２４が含まれている。

昇圧回路２１は、センサ駆動電源からの電圧を昇圧することで振動子１０における駆動用のセンサエレメントを振動させるための電圧を形成するもので、駆動用のセンサエレメントを所定振幅かつ所定周波数で駆動するために、センサ駆動電源が発生させる電圧を昇圧し、所定の周波数の電圧を駆動信号として駆動用のセンサエレメントに対して出力する。具体的には、チャージアンプ回路２２を介してフィードバックされる駆動信号と振幅一定制御部２４からの信号に基づいて、昇圧回路２１が発生させる駆動信号を調整するようになっている。

チャージアンプ回路２２は、振動子１０から、振動子１０における駆動用のセンサエレメントの駆動振動に応じた検知信号（以下、駆動振動検知信号という）を受け取り、それを電圧変換するものである。このチャージアンプ回路２２での電圧変換後の駆動振動検知信号が昇圧回路２１、振幅一定制御部２４および位相シフタ２３に入力されるようになっている。

位相シフタ２３は、駆動信号の位相を調整するためのものである。上記したように昇圧回路２１により駆動振動検知信号に基づいて駆動信号が形成されることになるため、駆動振動検知信号の位相が実際に駆動用のセンサエレメントに出力したい駆動信号の位相とずれている。この位相のズレを修復するために、駆動振動検知信号の位相を調整し、駆動信号の位相に合わせなければならない。このため、位相シフタ２３によって、駆動振動検知信号の位相が補正され、その結果、それに基づいて形成される駆動信号の位相が調整されるようになっている。これにより、駆動信号の周波数がｆｄとされる。

振幅一定制御部２４は、駆動振動検知信号から現在の駆動用のセンサエレメントの振幅を検知すると共に、その振幅が一定となるように補正するための信号を昇圧回路２１に出力するものである。

また、ヨー検出回路３０は、振動子１０の検出信号に基づいてセンサ出力を得るためのものである。このヨー検出回路３０には、２つのチャージアンプ回路３１、３２と、差動増幅回路３３と、同期検波回路３４、ＬＰＦ３５および０点・感度温特調整回路３６が備えられている。

２つのチャージアンプ回路３１、３２は、一対の振動子１０それぞれから、検出用センサエレメントに対してヨーが加わったときに発生する振動に応じた検知信号（以下、ヨー検知信号という）を受け取り、それを電圧変換するものである。これら各チャージアンプでの電圧変換後のヨー検知信号が差動増幅回路３３に入力されるようになっている。

差動増幅回路３３は、各チャージアンプ回路３１、３２で電圧変化されたヨー検知信号の差動出力を発生させる差動増幅手段に相当するものである。この差動増幅回路３３の差動出力が同期検波回路３４に入力されるようになっている。この差動増幅回路３３の差動出力は、直流成分となる所定のオフセット電圧を含む交流信号となる。

同期検波回路３４は、位相シフタ２３によって調整された位相に基づいて、差動増幅回路３３の差動出力から周波数ｆｄと同期する成分を通過させ、ＬＰＦ３５に出力するものである。

ＬＰＦ３５は、同期検波回路３４を通過後の信号のうち、所定周波数以下の成分のみを抽出するものである。

０点・感度温特調整回路３６は、ＬＰＦ３５を通過した後の信号にも、出力オフセットや感度の温度特性が含まれていることから、それを調整するものであり、この０点・感度温特調整回路３６で調整された後の信号がセンサ出力として用いられる。

次に、駆動回路２０と、ヨー検出回路３０とに備えられた上記チャージアンプ回路２２、３１、３２の具体的な構成について説明する。図２は、これらチャージアンプ回路２２、３１、３２の回路図を示したものである。なお、これらチャージアンプ回路２２、３１、３２は、すべて同様の回路構成となっている。

図２に示されるように、チャージアンプ回路２２、３１、３２には、検出信号が反転入力端子に入力され、基準電圧が非反転入力端子に入力されるオペアンプ４１と、このオペアンプの出力端子と非反転入力端子との間に接続されたコンデンサ４２とが備えられている。そして、このコンデンサ４２に対して並列的にフィードバック抵抗を構成するＭＯＳ抵抗４３が備えられた構成となっている。

ＭＯＳ抵抗４３は、コンデンサ４２に対して並列的に接続された２つのＭＯＳトランジスタ４４、４５と、これら各ＭＯＳトランジスタ４４、４５の間に接続されたコンデンサ４６と、ＭＯＳトランジスタ４４、４５と互いのゲートが接続されたＭＯＳトランジスタ４７と、定電流値を変化させられる定電流源４８とを備えて構成されている。そして、コンデンサ４６とＭＯＳトランジスタ４７のドレインには、オペアンプ４１における非反転入力端子に入力される基準電圧が印加されている。

さらに、本実施形態のチャージアンプ回路２２、３１、３２には、コンデンサ４２と並列的にスイッチ４９が備えられている。このスイッチ４９は、チャージアンプ回路２２、３１、３２の外部からのリフレッシュ信号によって駆動されるようになっており、リフレッシュ信号が入力されるとオンするようになっている。なお、図１に示されるように、駆動回路２０やヨー検出回路３０などが備えられた基板５０内のテスト入力パッド５１が接続され、このテスト入力パッド５１を通じてリフレッシュ信号が伝えられるようになっている。

このように構成されるチャージアンプ回路は、通常使用時には、定電流源４８にてＭＯＳトランジスタ４７から電流Ｉが引っ張られ、ＭＯＳトランジスタ４４、４５がオンされるようになっている。そして、定電流源４８の引っ張る定電流値を変化させることで、ＭＯＳトランジスタ４４、４５およびコンデンサ４６によって形成される抵抗の抵抗値を変化させられ、ＭＯＳ抵抗４３で構成されるフィードバック抵抗が所望の高抵抗とされる。

一方、テスト入力パッド５１を通じて各チャージアンプ回路２２、３１、３２にリフレッシュ信号が入力されると、スイッチ４９がオンになる。このため、オペアンプ４１の反転入力端子と入力端子との間が導通状態となり、ＭＯＳ抵抗４３とコンデンサ４２との時定数とは無関係にオペアンプ４１をオフセットすることが可能となる。

以上説明したように、本実施形態では、オペアンプ４１の反転入力端子と出力端子との間に接続されるコンデンサ４２に対し、スイッチ４９を並列接続し、このスイッチ４９がリフレッシュ時にオンされるような構成としている。

このため、オペアンプ４１を短時間でオフセットすることが可能となり、ウェハの検査を行う際にも、時間が掛からないようにすることが可能となる。

（他の実施形態）
上記実施形態では、Ｃ−Ｖ変換を行うチャージアンプ回路２２、３１、３２が備えられたセンサ回路として、ジャイロセンサを例に挙げて説明しがた、容量値によって検出信号を発生する容量式物理量センサであれば、他のセンサに関しても本発明を適用することが可能である。

本発明の第１実施形態における容量式物理量センサのセンサ回路の回路図である。 図１に示すセンサ回路に備えられるチャージアンプ回路の回路図である。 従来のセンサ回路に備えられたチャージアンプ回路の回路図である。

符号の説明

１０…振動子、２０…駆動回路、２２…チャージアンプ回路、３０…ヨー検出回路、
３１、３２…チャージアンプ回路、４１…オペアンプ、４２…コンデンサ、
４３…ＭＯＳ抵抗、４４、４５…ＭＯＳトランジスタ、４６…コンデンサ、
４７…ＭＯＳトランジスタ、４８…定電流源、４９…スイッチ、５０…基板、
５１…テスト入力パッド。

Claims (3)

1. 物理量に応じた容量値で示される検知信号を出力するセンシング部（１０）と、
   前記検知信号を電圧変換するチャージアンプ回路（２２、３１、３２）とを有し、
   前記チャージアンプ回路（２２、３１、３２）の出力に基づいて、センサ出力となる信号を発生させるように構成された容量式物理量センサのセンサ回路において、
   前記チャージアンプ回路（２２、３１、３２）には、
   前記検知信号が反転入力端子に入力されると共に所定の基準電圧が非反転入力端子に入力されるオペアンプ（４１）と、
   前記オペアンプ（４１）の反転入力端子と出力端子との間に接続された第１コンデンサ（４２）と、
   前記第１コンデンサ（４２）に対して並列接続されたＭＯＳ抵抗（４３）で構成されるフィードバック抵抗と、
   前記第１コンデンサ（４２）に対して並列接続され、外部から入力されるリフレッシュ信号によってオンされるように構成されたスイッチ（４９）とが備えられていることを特徴とする容量式物理量センサのセンサ回路。
2. 前記ＭＯＳ抵抗（４３）は、
   前記第１コンデンサ（４２）に対して並列接続された第１、第２ＭＯＳトランジスタ（４４、４５）と、
   前記第１、第２ＭＯＳトランジスタ（４４、４５）の間に接続された第２コンデンサ（４６）と、
   前記第１、第２ＭＯＳトランジスタ（４４、４５）と互いのゲートが接続された第３ＭＯＳトランジスタ（４７）と、前記第３ＭＯＳトランジスタ（４７）のソース−ドレイン間に流れる電流を制御する定電流源（４８）とを備えていることを特徴とする請求項１に記載の容量式物理量センサのセンサ回路。
3. 前記チャージアンプ回路（２２、３１、３２）が備えられた基板（５０）には、テスト入力パッド（５１）が備えられており、このテスト入力パッド（５１）を通じて前記リフレッシュ信号が前記チャージアンプ回路（２２、３１、３２）に入力されるようになっていることを特徴とする請求項１または２に記載の容量式物理量センサのセンサ回路。
   

Images