JP4561528B2 - センサ回路 - Google Patents

Description

本発明は、オフセット電圧の異常を検出できるセンサ回路に関するものである。

従来より、ジャイロセンサ等のように左右一対の振動子が備えられたセンサ装置が知られている。このようなセンサ装置に用いられるセンサ回路においては、例えば、各振動子それぞれの検出信号をチャージアンプで電圧変換させたのち、差動増幅回路によって電圧変換後のそれぞれの検出信号の差動出力を得て、その後、同期検波回路やローパスフィルタ（以下、ＬＰＦ）および零点・感度調整回路を通過させたものとセンサ出力として用いている（例えば、特許文献１の段落番号「００４９」〜「００５２」参照）。

このようなセンサ回路では、センサ装置の用途等に応じて、差動増幅回路での差動出力が所定値となるように設定されることになるが、この差動出力のオフセット電圧が異常になる場合がある。例えば、振動子とチャージアンプとを電気的に接続するボンディングワイヤが断線した場合等に、オフセット電圧が異常となる。

このため、差動出力に基づいて、オフセット電圧が異常になっていることを検出する異常検出回路をセンサ回路に備えることが提案されている。この回路は、具体的には図６のような回路構成となっている。なお、図６において、入力信号は上述した差動増幅回路の差動出力を示しており、交流信号になる。

この図に示されるように、入力信号がＬＰＦ１００に入力されたのち、このＬＰＦ１００を通過後の信号がウィンドウコンパレータ１０１に入力され、上限しきい値ＶＲＨと下限しきい値ＶＲＬと比較されるようになっている。そして、ＬＰＦを通過後の信号がこれら上限しきい値ＶＲＨと下限しきい値ＶＲＬの間の範囲に入っている場合にはダイアグ信号が出力されず、その範囲から外れている場合にはダイアグ信号が出力されるようになっている。
特開２００３−８５７８７号公報

しかしながら、上記従来のセンサ回路では、交流信号となる差動出力をＬＰＦによって平滑化するようになっているため、ＬＰＦの時定数を十分に大きくしなければならない。このため、オフセット電圧の異常を検出するまでに遅延が生じるという問題、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できないという問題が発生することが判った。これらの問題について、図７および図８を用いて詳細に説明する。

図７および図８は、共に、図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、図７はＬＰＦを非反転タイプとしたものの回路構成、図８は、ＬＰＦを反転タイプとしたものの回路構成を示している。

入力信号の振幅をＶａ、直流成分をＶｄｃ、周波数をｆｄとし、その角周波数をωｄとすると、角周波数ωｄは次式で表される。

（数１）
ωｄ＝２・π・ｆｄ …数式（１）
したがって、入力信号ＶＩＮは下記の式で表すことができる。

（数２）
ＶＩＮ（ｔ）＝Ｖａ・ｓｉｎ（ωｄ・ｔ）＋Ｖｄｃ …数式（２）
ここでいう入力信号の直流成分がオフセット電圧の異常の検出に用いられるものである。図７および図８において、ＬＰＦの出力電圧をＶＬＰＦとし、図８においてＬＰＦの基準電圧として使用される電圧をＶＲＥＦ（一般的にはＶＲＥＦ＝ＶＣＣ／２が用いられる）とすると、ＬＰＦを非反転タイプとした場合と反転タイプとした場合、それぞれにおいて、ＶＬＰＦは以下のように示される。

非反転タイプの場合：
（数３）
ＶＬＰＦ＝Ｖｄｃ …数式（３）
反転タイプの場合：
（数４）
ＶＬＰＦ＝２・ＶＲＥＦ−Ｖｄｃ …数式（４）
これらの電圧がウィンドウコンパレータ１０１に入力され、ウィンドウコンパレータ１０１に備えられた２つのコンパレータ１０１ａ、１０１ｂによって、電圧ＶＲＨおよびこの電圧よりも低い電圧ＶＲＬとそれぞれ比較される。そして、コンパレータ１０１ａの方では電圧ＶＲＨよりもＶＬＰＦが高くなるとローレベル、コンパレータ１０１ｂの方では電圧ＶＲＬよりもＶＬＰＦが低くなるとローレベルが出力されるようになっている。このため、いずれか一方のコンパレータ１０１ａ、１０１ｂでもローレベルになるとアンド回路１０１ｃからローレベルが出力され、ダイアグ信号とされるようになっている。なお、電圧ＶＲＨおよび電圧ＶＲＬは、ウィンドウコンパレータ１０１内に備えられた分圧抵抗１０１ｄ〜１０１ｆによって電源電圧ＶＣＣを分圧することで形成されたものである。

すなわち、図７および図８における入力信号に対するＶＬＰＦは図９のように示され、ＶＲＥＦを中心として設定される電圧ＶＲＬ〜ＶＲＨの範囲（正常電圧範囲）内に、ＶＬＰＦとＶＲＥＦとの差ΔＶｄｃが入っているか否かが判定されることになる。

このような異常検出回路では、平滑化後に残るリップル（ｆｄ成分）が小さくなるようにするのが望ましい。また、ＬＰＦ１００のカットオフ周波数ｆｃは、入力信号の周波数ｆｄより十分に小さくする必要がある。このため、ＬＰＦ１００の時定数を大きくせざるを得ず、オフセット電圧の異常を検出するまでに遅延が生じ、また、時定数以内という短い時間で収束するような一時的なオフセット電圧の異常を検出できなくなるのである。

本発明は上記点に鑑みて、オフセット電圧の異常を検出する際に遅延が生じることを防止できるセンサ回路を提供することを第１の目的とする。また、短い時間で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路を提供することを第２の目的とする。

上記目的を達成するため、請求項１または２に記載の発明では、センシング手段（１０）が出力する検知信号に基づいて作成される入力信号を用い、該入力信号における交流成分を抽出する交流成分抽出手段（４１）と、交流成分抽出手段（４１）が抽出した入力信号の交流成分に対して上限しきい値（ＶＲＨ）を加算することで上限電圧（ＶＨＰＦＨ）を形成する第１加算手段（４２）と、交流成分抽出手段（４１）が抽出した入力信号の交流成分に対して、上限しきい値（ＶＲＨ）よりも低い下限しきい値（ＶＲＬ）を加算することで下限電圧（ＶＨＰＦＬ）を形成する第２加算手段（４３）と、入力信号が第１加算手段（４２）によって形成された上限電圧（ＶＨＰＦＨ）と第２加算手段（４３）によって形成された下限電圧（ＶＨＰＦＬ）との間の範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４４）と、を備えていることを特徴としている。

このように、交流成分抽出手段（４１）と第１、第２加算手段（４２、４３）を備え、入力信号の交流成分に対して上限しきい値（ＶＲＨ）または下限しきい値（ＶＲＬ）を加算することで形成される上限電圧（ＶＨＰＦＨ）および下限電圧（ＶＨＰＦＬ）によって正常電圧範囲を規定している。このため、この範囲内に出力信号が入っているか否かにより、オフセット電圧の異常を検出することが可能となる。

そして、このような構成によってオフセット電圧の異常を検出できるようにすることで、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。

なお、ここでは、入力信号が正常電圧範囲内に入っているか否かを判定するようにしているが、必要に応じて入力信号を所定の増幅率で増幅したものが正常電圧範囲内に入っているか否かを判定するようにしても構わない。

また、請求項１では差動増幅手段（３３）の出力、つまりセンシング手段（１０）が発生した第１、第２検知信号を第１、第２電圧変換手段（３１、３２）で電圧変換し、これらの差動を取った場合の値を入力信号とするものを例に挙げた。これに対し、請求項２に示されるように、センシング手段（１０）から１つの検出信号が出力されるセンサ回路に対しても、請求項１と同様の効果を得ることができる。

また、請求項１または２に示されるように、交流成分抽出手段（４１）と第１加算手段（４２）とを第１ハイパスフィルタ（４５）で兼ね、かつ、交流成分抽出手段（４１）と第２加算手段（４３）とを第２ハイパスフィルタ（４６）で兼ねる構成とすることができる。

そして、第１、第２ハイパスフィルタ（４５、４６）については、共に、第１オペアンプ（４５ａ、４６ａ）と、入力信号が入力される端子と第１オペアンプ（４５ａ、４６ａ）における反転入力端子との間に備えられた第１コンデンサ（４５ｃ、４６ｃ）と、第１オペアンプ（４５ａ、４６ａ）の出力端子と第１オペアンプ（４５ａ、４６ａ）の反転入力端子との間に接続された第２コンデンサ（４５ｄ、４６ｄ）と、第２コンデンサ（４５ｄ、４６ｄ）に対して並列接続された第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）とを有した構成とされ、入力信号が第１コンデンサ（４５ｃ、４６ｃ）を介して第１オペアンプ（４５ａ、４６ａ）の反転入力端子に入力され、第１オペアンプ（４５ａ、４６ａ）の非反転入力端子に上限しきい値（ＶＲＨ）または下限しきい値（ＶＲＬ）が入力されるような構成とすることができる。

また、この場合において、請求項３に示されるように、第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）の間に第３抵抗（４５ｇ、４６ｇ）を接続すると共に、バッファ回路を構成する第２オペアンプ（４５ｂ、４６ｂ）を備え、第２オペアンプ（４５ｂ、４６ｂ）の非反転入力端子に対して上限しきい値（ＶＲＨ）または下限しきい値（ＶＲＬ）を入力することで、該第２オペアンプ（４５ｂ、４６ｂ）によって構成されるバッファ回路の出力として、上限しきい値（ＶＲＨ）または下限しきい値（ＶＲＬ）が出力されるようにし、該出力が第１オペアンプ（４５ａ、４６ａ）の非反転入力端子と第３抵抗（４５ｇ、４６ｇ）における第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）と接続されていない側の端子に入力されるようにすることができる。

さらに、請求項４に示されるように、第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）の間に第３コンデンサ（４５ｈ、４６ｈ）を介して安定的な所定電圧が印加されるようにすることもできる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の一実施形態を適用した異常検出装置を備えるセンサ回路のブロック構成を図１に示す。以下、この図を参照して本実施形態におけるセンサ回路について説明する。

図１に示されるように、振動子１０と、駆動回路２０と、ヨー検出回路３０と、異常検出回路４０とが備えられ、これらによりセンサ回路が構成されている。

振動子１０は、センシング手段に相当するもので、平面内で可動なセンサエレメント（図示せず）を備えており、センサエレメントが駆動振動を行っている際に可動平面と直交する軸を中心とした回転が発生すると、コリオリ力によって、駆動振動の方向と直交する方向にもセンサエレメントが振動するようになっている。この振動子１０は、コリオリ力による振動に応じた出力（第１、第２検知信号）を発生させると共に、センサエレメントが的確に駆動振動しているかを検出するために駆動振動に応じた出力を発生させるようになっている。

駆動回路２０は、振動子１０におけるセンサエレメントを振動させるためのものである。この駆動回路２０には、高電圧発生回路２１、チャージアンプ２２、位相シフタ２３、振幅一定制御部２４、駆動バッファ２５が含まれている。

高電圧発生回路２１は、電源電圧を昇圧することにより、電源電圧より高いバイアス電圧を発生するもので、このバイアス電圧はセンサエレメントと共に、駆動バッファ２５にも電源として供給される。

チャージアンプ２２は、振動子１０から、振動子１０におけるセンサエレメントの駆動振動に応じた検知信号（以下、駆動振動検知信号という）を受け取り、それを電圧変換するものである。このチャージアンプ２２での電圧変換後の駆動振動検知信号が振幅一定制御部２４および位相シフタ２３に入力されるようになっている。

位相シフタ２３は、駆動信号の位相を調整するためのものである。駆動振動の振幅はできるだけ大きくほうが、センサのＳ／Ｎを向上することができるので望ましい。そのため、センサエレメントはセンサエレメントの共振周波数で駆動される。共振周波数で駆動された場合、駆動力、すなわち駆動信号に対して、センサエレメントの変位、すなわち駆動振動検知信号は９０°位相が遅れる。この位相のズレを修復するために、駆動振動検知信号の位相を調整し、駆動信号の位相に合わせなければならない。このため、位相シフタ２３によって、駆動振動検知信号の位相が補正され、その結果、それに基づいて形成される駆動信号の位相が調整されるようになっている。また、センサエレメントの共振周波数が、駆動信号の周波数ｆｄとなる。

振幅一定制御部２４は、駆動振動検知信号から現在のセンサエレメントの振幅を検知すると共に、その振幅が一定となるような駆動信号を発生させるための交流信号を駆動バッファ２５に出力するものである。

駆動バッファ２５は、振幅一定制御部２４が出力した信号を増幅する。その出力が駆動信号としてセンサエレメントに印加される。

また、ヨー検出回路３０は、振動子１０の検出信号に基づいてセンサ出力を得るためのものである。このヨー検出回路３０には、２つのチャージアンプ３１、３２と、差動増幅回路３３と、同期検波回路３４、ＬＰＦ３５および０点・感度調整回路３６が備えられている。

２つのチャージアンプ３１、３２は、一対の振動子１０それぞれから、センサエレメントに対して可動平面と直交する軸を中心とした回転が加わったときに発生する振動に応じた検知信号（以下、ヨー検知信号という）を受け取り、それを電圧変換するものであり、それぞれ第１、第２電圧変換手段に相当するものである。これら各チャージアンプでの電圧変換後のヨー検知信号が差動増幅回路３３に入力されるようになっている。

差動増幅回路３３は、各チャージアンプ３１、３２で電圧変化されたヨー検知信号の差動出力を発生させる差動増幅手段に相当するものである。この差動増幅回路３３の差動出力が同期検波回路３４に入力されるようになっていると共に、異常検出回路４０における入力信号として用いられるようになっている。この差動増幅回路３３の差動出力は、直流成分となる所定のオフセット電圧を含む交流信号となる。

同期検波回路３４は、位相シフタ２３によって調整された位相に基づいて、差動増幅回路３３の差動出力から周波数ｆｄと同期する成分を通過させ、ＬＰＦ３５に出力するものである。

ＬＰＦ３５は、同期検波回路３４を通過後の信号のうち、所定周波数以下の成分のみを抽出するものである。

０点・感度調整回路３６は、ＬＰＦ３５を通過した後の信号を、所望の０点・感度になるように増幅・調整するとともに、必要に応じて、０点・感度の温度特性も調整するものであり、この０点・感度調整回路３６で増幅・調整された後の信号がセンサ出力として用いられる。

そして、異常検出回路４０は、オフセット電圧の異常を検出するためのものである。この異常検出回路４０には、交流成分抽出回路４１、第１、第２加算回路４２、４３およびウィンドウコンパレータ４４が備えられている。

交流成分抽出回路４１は、入力信号の交流成分のみを抽出するためのものである。すなわち、差動増幅回路３３の出力信号には、直流成分となる所定のオフセット電圧を含む交流信号となっていることから、その直流成分となる所定のオフセット電圧を取り除き、交流成分のみを抽出するようになっている。

第１加算回路４２は、交流成分抽出回路４１で抽出された交流成分に対して、正常電圧範囲の上限電圧を規定する比較的高く設定された上限しきい値ＶＲＨを加算するものである。第２加算回路４３は、交流成分抽出回路４１で抽出された交流成分に対して、正常電圧範囲の下限電圧を規定する比較的低く設定された下限しきい値ＶＲＬを加算するものである。第１加算回路４２により加算される上限しきい値ＶＲＨは第２加算回路４３で加算される下限しきい値ＶＲＬよりも高い値として設定されており、これら上限しきい値ＶＲＨと下限しきい値ＶＲＬとの差が正常電圧範囲を規定する幅とされている。

ウィンドウコンパレータ４４は、入力信号と第１、第２加算回路４２、４３の出力、つまり入力信号の交流成分に上限しきい値ＶＲＨまたは下限しきい値ＶＲＬを加算した電圧と比較する判定手段として用いられるものである。入力信号が第１、第２加算回路４２、４３の出力電圧の間の範囲に入っていれば、ウィンドウコンパレータ４４からダイアグ信号が出力されず、その範囲から外れている場合にはウィンドウコンパレータ４４からダイアグ信号が出力されるようになっている。

図２に、上記のように構成されたセンサ回路における異常検出回路４０の具体的な回路構成の一例を示す。

この図に示されるように、第１、第２ハイパスフィルタ４５、４６が備えられている。これら第１、第２ハイパスフィルタ４５、４６が上述した交流成分抽出回路４１および第１、第２加算回路４２、４３を兼ねるものとなっている。

第１ハイパスフィルタ４５は、第１、第２オペアンプ４５ａ、４５ｂ、第１、第２コンデンサ４５ｃ、４５ｄおよび第１〜第３抵抗４５ｅ〜４５ｇを有した構成とされている。第１オペアンプ４５ａの反転入力端子には第１コンデンサ４５ｃを介して入力信号が入力されるようになっており、非反転入力端子には第２オペアンプ４５ｂで構成されるバッファ回路を通じて上限しきい値ＶＲＨが入力されるようになっている。なお、上限しきい値ＶＲＨには、電源４７を抵抗４８ａ〜４８ｃによって分圧した電圧、具体的には、抵抗４８ａ〜４８ｃの各抵抗値ＲＷＣ１〜ＲＷＣ３によって規定される電圧（ＶＣＣ・（ＲＷＣ２＋ＲＷＣ３）／（ＲＷＣ１＋ＲＷＣ２＋ＲＷＣ３））が用いられている。

また、第１オペアンプ４５ａの出力端子と反転入力端子との間には、第２コンデンサ４５ｄが接続されていると共に、この第２コンデンサ４５ｄと並列的に第１、第２抵抗４５ｅ、４５ｆが接続されている。そして、第１、第２抵抗４５ｅ、４５ｆの間に第３抵抗４５ｇを介して第２オペアンプ４５ｂの出力電圧が入力されるようになっている。

このような構成により、第１オペアンプ４５ａの出力電圧として、入力信号の交流成分に上限しきい値ＶＲＨが加算された上限電圧ＶＨＰＦＨが出力されるようになっている。このとき、この上限電圧ＶＨＰＦＨの位相は、入力信号の交流成分の位相が反転したものとなる。

第２ハイパスフィルタ４６は、基本的には第１ハイパスフィルタ４５と同様の構成となっている。すなわち、第１、第２オペアンプ４６ａ、４６ｂ、第１、第２コンデンサ４６ｃ、４６ｄおよび第１〜第３抵抗４６ｅ〜４６ｇが上記第１ハイパスフィルタ４５の各部と同様の構成とされている。ただし、第１オペアンプ４６ａの非反転入力端子には、第２オペアンプ４６ｂで構成されるバッファ回路を通じて下限しきい値ＶＲＬが入力されるようになっているため、第１オペアンプ４６ａの出力電圧として、入力信号の交流成分に下限しきい値ＶＲＬが加算された下限電圧ＶＨＰＦＬが出力されるようになっている。このとき、この下限電圧ＶＨＰＦＬの位相も、入力信号の交流成分の位相が反転したものとなる。

なお、下限しきい値ＶＲＬには、電源４７を抵抗４８ａ〜４８ｃによって分圧した電圧、具体的には、抵抗４８ａ〜４８ｃの各抵抗値ＲＷＣ１〜ＲＷＣ３によって規定される電圧（ＶＣＣ・（ＲＷＣ３）／（ＲＷＣ１＋ＲＷＣ２＋ＲＷＣ３））が用いられている。

ウィンドウコンパレータ４４は、２つのコンパレータ４４ａ、４４ｂと、アンド回路４４ｃとを備えて構成されている。

このように構成されるウィンドウコンパレータ４４では、２つのコンパレータ４４ａ、４４ｂによって、第１ハイパスフィルタ４５で出力される上限電圧ＶＨＰＦＨまたは第２ハイパスフィルタ４６で出力される下限電圧ＶＨＰＦＬと入力信号とが比較されることになる。

ただし、本センサ回路では異常検出回路４０に反転増幅器４９を備えた構成としており、これによって入力信号が所定の増幅率で増幅されるようにし、この増幅後の入力信号を異常検出信号として用いている。具体的には、反転増幅器４９には、オペアンプ４９ａと抵抗４９ｂ、４９ｃとが備えられ、抵抗４９ｂ、４９ｃの各抵抗値ＲＩ_ＩＮＶ、ＲＦ_ＩＮＶによって決まる増幅率で増幅されるようにしている。このため、反転増幅器４９で増幅後の入力信号で示される異常検出信号がウィンドウコンパレータ４４で比較されるようにしている。

なお、ここでは反転増幅器４９によって入力信号を増幅したが、もちろん増幅していない入力信号をそのまま異常検出信号として用いても構わない。ただし、上述したように、上限電圧ＶＨＰＦＨや下限電圧ＶＨＰＦＬの位相が入力信号の位相を反転させたものとなることから、第１、第２ハイパスフィルタ４５、４６を用いる場合には、反転増幅器４９を用いることで、入力成分の位相を反転させる必要がある。また、反転増幅器４９の増幅率と、第１、第２ハイパスフィルタ４５、４６の交流成分の増幅率を一致させるとともに、反転増幅器４９の増幅率に応じて、上限しきい値VRHと下限しきい値VRLが設定されている。

そして、コンパレータ４４ａの方では上限電圧ＶＨＰＦＨよりも異常検出信号の電圧が高くなるとローレベル、コンパレータ４４ｂの方では電圧ＶＨＰＦＬよりも異常検出信号の電圧が低くなるとローレベルが出力されるようになっている。このため、いずれか一方のコンパレータ４４ａ、４４ｂでもローレベルになるとアンド回路４４ｃからローレベルが出力され、ダイアグ信号とされるようになっている。

次に、以上のように構成されるセンサ回路の作動について説明するが、本実施形態に示したセンサ回路のうち異常検出回路４０以外に関しては従来から用いられているものであるため、ここでは異常検出回路４０の作動についてのみ説明する。

まず、ヨー検出回路３０における差動増幅回路３３の差動出力が発生させられると、それが入力信号として第１、第２ハイパスフィルタ４５、４６に入力される。そして、第１、第２ハイパスフィルタ４５、４６から入力信号に応じた出力が発生させられる。

ここで、本実施形態では、第１、第２ハイパスフィルタ４５、４６の第２コンデンサ４５ｄ、４６ｄと並列的に接続される抵抗などの回路網の等価抵抗値ＲＦ、もしくは等価インピーダンスの絶対値｜ＺＦ｜は、第２コンデンサ４５ｄ、４６ｄの容量値をＣＦとし、入力信号の角周波数をωｄとすると、次式が成り立つような設定としてある。

（数５）
ＲＦ、｜ＺＦ｜＞＞１／（ωｄ・ＣＦ） …数式（５）
また、第２オペアンプ４５ｂ、４６ｂによって構成されるバッファ回路にて、第３抵抗４５ｇ、４６ｇのうち第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆに接続されていない側の端子に、上限しきい値ＶＲＨ又は下限しきい値ＶＲＬと同じで、かつ、インピーダンスが低い安定な電圧を与えることができる。

このため、第１ハイパスフィルタ４５の出力する上限電圧ＶＨＰＦＨは、第１コンデンサ４５ｃの容量値をＣＩとし、入力信号の振幅をＶａとすると、次式のようになる。したがって、入力信号の交流成分の振幅は、（ＣＩ／ＣＦ）倍になり、位相は反転し、直流成分は上限しきい値ＶＲＨとなる。

（数６）
ＶＨＰＦＨ（ｔ）＝−（ＣＩ／ＣＦ）・Ｖａ・ｓｉｎ（ωｄ・ｔ）＋ＶＲＨ
…数式（６）
同様に、第２ハイパスフィルタ４６の出力する下限電圧ＶＨＰＦＬは、第１コンデンサ４６ｃの容量値をＣＩとすると、次式のようになる。したがって、入力信号の交流成分の振幅は、（ＣＩ／ＣＦ）倍になり、位相は反転し、直流成分は下限しきい値ＶＲＬとなる。

（数７）
ＶＨＰＦＬ（ｔ）＝−（ＣＩ／ＣＦ）・Ｖａ・ｓｉｎ（ωｄ・ｔ）＋ＶＲＬ
…数式（７）
また、反転増幅器４９に関しては、その出力電圧ＶＩＮＶ（ｔ）は、入力電圧ＶＩＮ（ｔおよびオペアンプ４９ａの参照電圧ＶＲＥＦを用いて次式のように表されることになる。

（数８）
ＶＩＮＶ（ｔ）＝−（ＲＦ_ＩＮＶ／ＲＩ_ＩＮＶ）・（ＶＩＮ（ｔ）−ＶＲＥＦ）＋ＶＲＥＦ …数式（８）
この様に示される数式（８）について、上述した数式（２）を代入して整理すると次式となる。なお、本数式中のＶｄｃは入力信号の直流成分である。

（数９）
ＶＩＮＶ（ｔ）＝−（ＲＦ_ＩＮＶ／ＲＩ_ＩＮＶ）・Ｖａ・ｓｉｎ（ωｄ・ｔ）＋（ＲＦ_ＩＮＶ／ＲＩ_ＩＮＶ）・（ＶＲＥＦ−Ｖｄｃ）＋ＶＲＥＦ …数式（９）
このため、次式を満たすように回路定数を設定すれば、反転増幅回路４９の出力電圧ＶＩＮＶ（ｔ）と第１ハイパスフィルタ４５の上限電圧ＶＨＰＦＨ（ｔ）および第２ハイパスフィルタ４６の下限電圧ＶＨＰＦＬ（ｔ）の交流成分の振幅と位相は同じになる。また、ウィンドウコンパレータ４３で比較される各電圧（つまり、出力電圧ＶＩＮＶ（ｔ）、上限電圧ＶＨＰＦＨ（ｔ）および下限電圧ＶＨＰＦＬ（ｔ））の交流成分の振幅と位相が同じで、直流成分だけ異なるものとなる。

（数１０）
（ＣＩ／ＣＦ）＝（ＲＦ_ＩＮＶ／ＲＩ_ＩＮＶ） …数式（１０）
したがって、ウィンドウコンパレータ４３において、反転増幅回路４３の出力電圧ＶＩＮＶ（ｔ）の直流成分を、ひいては入力信号ＶＩＮ（ｔ）の直流成分Ｖｄｃを上限しきい値ＶＲＨおよび下限しきい値ＶＲＬと比較することが可能となる。

すなわち、入力信号ＶＩＮが参照電圧ＶＲＥＦに対してオフセット電圧ΔＶｄｃを有している場合において、正常状態と異常状態それぞれで、反転増幅回路４９の出力電圧ＶＩＮＶ（ｔ）と第１ハイパスフィルタ４５の上限電圧ＶＨＰＦＨ（ｔ）および第２ハイパスフィルタ４６の下限電圧ＶＨＰＦＬ（ｔ）の波形は図３のように示されることになる。なお、本図では、簡単のために、ＣＩ／ＣＦ＝ＲＦ_ＩＮＶ／ＲＩ_ＩＮＶ＝１としている。

この図に示されるように、入力電圧ＶＩＮの交流成分に対して上限しきい値ＶＲＨまたは下限しきい値ＶＲＬを加算することで形成される上限電圧ＶＨＰＦＨおよび下限電圧ＶＨＰＦＬによって正常電圧範囲が規定され、反転増幅回路４９の出力電圧ＶＩＮＶ（ｔ）を上限電圧ＶＨＰＦＨおよび下限電圧ＶＨＰＦＬと比較することで、実質的に、入力信号ＶＩＮ（ｔ）の直流成分Ｖｄｃを上限しきい値ＶＲＨおよび下限しきい値ＶＲＬと比較することになる。

以上説明したように、本実施形態では、交流成分抽出回路４１と第１、第２加算回路４２、４３、言い換えると第１、第２ハイパスフィルタ４５、４６を備え、入力電圧ＶＩＮの交流成分に対して上限しきい値ＶＲＨまたは下限しきい値ＶＲＬを加算することで形成される上限電圧ＶＨＰＦＨおよび下限電圧ＶＨＰＦＬによって正常電圧範囲を規定している。この正常電圧範囲内に反転増幅回路４９の出力電圧ＶＩＮＶ（ｔ）が入っているか否かにより、オフセット電圧の異常を検出することが可能となる。

そして、このような構成によってオフセット電圧の異常を検出できるようにすることで、従来のようにＬＰＦの時定数を大きくしなければならない等の制約を受けないため、オフセット電圧の異常を検出する際に遅延が生じることを防止でき、また、時定数以内で収束するような一時的なオフセット電圧の異常を検出できるセンサ回路とすることが可能となる。

なお、図２に示す異常検出回路４０において、上記した数式（５）より、第１〜第３抵抗４５ｅ〜４５ｇにより構成される回路の等価インピーダンスＲＦは非常に大きくする必要がある。例えば、図２に示される回路構成の場合には、第１〜第３抵抗４５ｅ〜４５ｇの各抵抗値をそれぞれＲＦ１、ＲＦ２、ＲＮとして、次式のように示されることになるため、ＲＮを小さくすれば、ＲＦ１、ＲＦ２は小さくても良くなる。したがって、このようにすれば、これら第１〜第３抵抗４５ｅ〜４５ｇをＩＣチップに作り込む場合に、その専有面積を小さくすることができる。

（数１１）
ＲＦ＝（ＲＦ１・ＲＦ２／ＲＮ）＋ＲＦ１＋ＲＦ２ …数式（１１）
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のセンサ回路の基本構成は第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明し、同様の部分については説明を省略する。

上記第１実施形態の場合、第１、第２ハイパスフィルタ４５、４６における第１オペアンプ４５ａ、４６ａの出力が第２、第３抵抗４５ｆ、４５ｇ、４６ｆ、４６ｇを介して直流電位（つまり上限しきい値ＶＲＨまたは下限しきい値ＶＲＬ）に帰還されている。このため、第１オペアンプ４５ａ、４６ａの入力オフセット電圧が（１＋ＲＦ２／ＲＮ）倍に増幅されて第１オペアンプ４５ａ、４６ａから出力されることになり、入力信号ＶＩＮの直流成分の検出精度が悪化する可能性がある。本実施形態は、これを防止するための回路を提供するものである。

図４は、本実施形態のセンサ回路中の異常検出回路４０のみを抽出したものである。なお、異常検出回路４０以外の各部に関しては第１実施形態と同様である。

この図に示されるように、第２コンデンサ４５ｄ、４６ｄと並列的に第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆのみが接続された構成としている。つまり、第１実施形態に対して、第３抵抗４５ｇ、４６ｇを無くすと共に、バッファ回路を構成する第２オペアンプ４５ｂ、４６ｂを無くした構成としている。

そして、このような構成において、上述した数式（５）の関係を満たすために、第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆの抵抗値ＲＦ１、ＲＦ２に関して、次式が成り立つようにしている。

（数１２）
ＲＦ１＋ＲＦ２＞＞１／（ωｄ・ＣＦ） …数式（１２）
このような構成の場合、抵抗値ＲＦ１、ＲＦ２を非常に大きくする必要があるが、第１実施形態で備えられていた第３抵抗４５ｇが無いので、第２オペアンプ４５ｂ、４６ｂによるバッファ回路は不要となり、回路が簡単になる。そして、第１オペアンプ４５ａ、４６ａの入力オフセット電圧が増幅されて第１オペアンプ４５ａ、４６ａから出力されることも無い。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、上記第１実施形態の場合に生じ得る入力信号ＶＩＮの直流成分の検出精度の悪化を防止するための回路を提供するものである。なお、本実施形態のセンサ回路の基本構成も第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明し、同様の部分については説明を省略する。

図５は、本実施形態のセンサ回路中の異常検出回路４０のみを抽出したものである。なお、異常検出回路４０以外の各部に関しては第１実施形態と同様である。

この図に示されるように、第２コンデンサ４５ｄ、４６ｄと並列的に第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆを接続し、これら第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆの間に第３コンデンサ４５ｈ、４６ｈを接続した構成としている。つまり、第１実施形態に対して、第３抵抗４５ｇ、４６ｇの代わりに第３コンデンサ４５ｈ、４６ｈを備え、かつ、バッファ回路を構成する第２オペアンプ４５ｂ、４６ｂを無くした構成としている。

このような構成の場合、第２コンデンサ４５ｄ、４６ｄと並列的に接続された第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆおよび第３コンデンサ４５ｈ、４６ｈから構成される回路の等価インピーダンスＺＦは、第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆの抵抗値ＲＦ１、ＲＦ２および第３コンデンサ４５ｈ、４６ｈの容量値ＣＮを用いて、次式のように表される。

（数１３）
ＺＦ＝ｊ・ωｄ・ＲＦ１・ＲＦ２・ＣＮ＋ＲＦ１＋ＲＦ２ …数式（１３）
したがって、容量値ＣＮにより等価インピーダンスＺＦの絶対値を大きくすることが可能となるため、抵抗値ＲＦ１、ＲＦ２を小さくすることができる。

また、このような構成の場合において、第３コンデンサ４５ｈ、４６ｈのうち第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆと接続されない側の端子は、必ずしも上限しきい値ＶＲＨまたは下限しきい値ＶＲＬとなっている接点に接続されていなくても良い。すなわち、図５中に示したように参照電圧ＶＲＥＦとされても良いし、ＧＮＤや電源電圧ＶＣＣ等のような安定した電位の接点に接続されていても良い。したがって、本実施形態の場合にもバッファ回路を構成するための第２オペアンプ４５ｂ、４６ｂが不要となり、回路が簡単になる。したがって、第１、第２抵抗４５ｅ、４５ｆ、４６ｅ、４６ｆおよび第３コンデンサ４５ｈ、４６ｈをＩＣチップに作り込めば良いため、その専有面積を小さくすることができる。

そして、第１オペアンプ４５ａ、４６ａの入力オフセット電圧が増幅されて第１オペアンプ４５ａ、４６ａから出力されることも無い。

（他の実施形態）
上記実施形態では、ジャイロセンサに用いられるようなセンサ回路を例に挙げて説明したが、他のセンサ回路にも本発明を適用することができる。

本発明の第１実施形態におけるセンサ回路の回路構成図である。 図１に示したセンサ回路における異常検出回路の回路構成の一例を示した図である。 入力信号に対するＨＰＦの出力および差動出力回路の出力の関係を示した図である。 本発明の第２実施形態におけるセンサ回路の異常検出回路の回路構成図である。 本発明の第３実施形態におけるセンサ回路の異常検出回路の回路構成図である。 従来のセンサ回路の回路構成を示す図である。 図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを非反転タイプとしたものの回路構成を示した図である。 図６に示した従来のセンサ回路に備えられる異常検出回路の回路構成を詳細に示したものであり、ＬＰＦを反転タイプとしたものの回路構成を示した図である。 入力信号に対するＶＬＰＦの関係を示した図である。

符号の説明

１０…振動子、２０…駆動回路、３０…ヨー検出回路、４０…異常検出回路、
４１…交流信号抽出回路、４２、４３…第１、第２加算回路、
４４…ウィンドウコンパレータ、４５…第１ハイパスフィルタ、
４５ａ、４５ｂ…第１、第２オペアンプ、４５ｃ、４５ｄ…第１、第２コンデンサ、
４５ｅ〜４５ｇ…第１〜第３抵抗、４５ｈ…第３コンデンサ、
４６…第２ハイパスフィルタ、４６ａ、４６ｂ…第１、第２オペアンプ、
４６ｃ、４６ｄ…第１、第２コンデンサ、４６ｅ〜４６ｇ…第１〜第３抵抗、
４６ｈ…第３コンデンサ、４９…反転増幅回路。

Claims (4)

1. 物理量に応じた第１、第２検知信号を出力するセンシング手段（１０）と、
   前記第１、第２検知信号を電圧変換する第１、第２電圧変換手段（３１、３２）と、
   前記第１、第２電圧変換手段（３１、３２）によって電圧変換された前記第１、第２検知信号の差動を取る差動増幅手段（３３）と、
   前記差動増幅手段（３３）の出力を入力信号として、該入力信号における交流成分を抽出する交流成分抽出手段（４１）と、
   前記交流成分抽出手段（４１）が抽出した前記入力信号の交流成分に対して上限しきい値（ＶＲＨ）を加算することで上限電圧（ＶＨＰＦＨ）を形成する第１加算手段（４２）と、
   前記交流成分抽出手段（４１）が抽出した前記入力信号の交流成分に対して、前記上限しきい値（ＶＲＨ）よりも低い下限しきい値（ＶＲＬ）を加算することで下限電圧（ＶＨＰＦＬ）を形成する第２加算手段（４３）と、
   前記入力信号が前記第１加算手段（４２）によって形成された上限電圧（ＶＨＰＦＨ）と前記第２加算手段（４３）によって形成された下限電圧（ＶＨＰＦＬ）との間の正常電圧範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４４）と、を備え、
   前記交流成分抽出手段（４１）と前記第１加算手段（４２）とを兼ねる第１ハイパスフィルタ（４５）が備えられていると共に、前記交流成分抽出手段（４１）と前記第２加算手段（４３）とを兼ねる第２ハイパスフィルタ（４６）が備えられており、
   前記第１、第２ハイパスフィルタ（４５、４６）は、共に、
   第１オペアンプ（４５ａ、４６ａ）と、
   前記入力信号が入力される端子と前記第１オペアンプ（４５ａ、４６ａ）における反転入力端子との間に備えられた第１コンデンサ（４５ｃ、４６ｃ）と、
   前記第１オペアンプ（４５ａ、４６ａ）の出力端子と前記第１オペアンプ（４５ａ、４６ａ）の前記反転入力端子との間に接続された第２コンデンサ（４５ｄ、４６ｄ）と、
   前記第２コンデンサ（４５ｄ、４６ｄ）に対して並列接続された第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）とを有した構成とされ、該第１、第２ハイパスフィルタ（４５、４６）によって交流成分の位相が反転するようになっており、
   前記入力信号が前記第１コンデンサ（４５ｃ、４６ｃ）を介して前記第１オペアンプ（４５ａ、４６ａ）の前記反転入力端子に入力され、前記第１オペアンプ（４５ａ、４６ａ）の非反転入力端子に前記上限しきい値（ＶＲＨ）または前記下限しきい値（ＶＲＬ）が入力され、
   さらに、 前記入力信号を反転増幅する反転増幅器（４９）を備え、
   前記入力信号が前記反転増幅器（４９）によって反転増幅された信号が、前記判定手段（４４）に入力されることで、前記上限電圧（ＶＨＰＦＨ）と前記下限電圧（ＶＨＰＦＬ）との間の正常電圧範囲に入っているか否かを判定するように構成されていることを特徴とするオフセット電圧の異常検出回路を備えたセンサ回路。
2. 物理量に応じた検知信号を出力するセンシング手段（１０）と、
   前記検知信号を電圧変換する電圧変換手段（３１、３２）と、
   前記電圧変換手段（３１、３２）の出力を入力信号として、該入力信号における交流成分を抽出する交流成分抽出手段（４１）と、
   前記交流成分抽出手段（４１）が抽出した前記入力信号の交流成分に対して上限しきい値（ＶＲＨ）を加算することで上限電圧（ＶＨＰＦＨ）を形成する第１加算手段（４２）と、
   前記交流成分抽出手段（４１）が抽出した前記入力信号の交流成分に対して、前記上限しきい値（ＶＲＨ）よりも低い下限しきい値（ＶＲＬ）を加算することで下限電圧（ＶＨＰＦＬ）を形成する第２加算手段（４３）と、
   前記入力信号が前記第１加算手段（４２）によって形成された上限電圧（ＶＨＰＦＨ）と前記第２加算手段（４３）によって形成された下限電圧（ＶＨＰＦＬ）との間の正常電圧範囲に入っているか否かにより、オフセット電圧の異常を検出する判定手段（４４）と、を備え、
   前記交流成分抽出手段（４１）と前記第１加算手段（４２）とを兼ねる第１ハイパスフィルタ（４５）が備えられていると共に、前記交流成分抽出手段（４１）と前記第２加算手段（４３）とを兼ねる第２ハイパスフィルタ（４６）が備えられており、
   前記第１、第２ハイパスフィルタ（４５、４６）は、共に、
   第１オペアンプ（４５ａ、４６ａ）と、
   前記入力信号が入力される端子と前記第１オペアンプ（４５ａ、４６ａ）における反転入力端子との間に備えられた第１コンデンサ（４５ｃ、４６ｃ）と、
   前記第１オペアンプ（４５ａ、４６ａ）の出力端子と前記第１オペアンプ（４５ａ、４６ａ）の前記反転入力端子との間に接続された第２コンデンサ（４５ｄ、４６ｄ）と、
   前記第２コンデンサ（４５ｄ、４６ｄ）に対して並列接続された第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）とを有した構成とされ、該第１、第２ハイパスフィルタ（４５、４６）によって交流成分の位相が反転するようになっており、
   前記入力信号が前記第１コンデンサ（４５ｃ、４６ｃ）を介して前記第１オペアンプ（４５ａ、４６ａ）の前記反転入力端子に入力され、前記第１オペアンプ（４５ａ、４６ａ）の非反転入力端子に前記上限しきい値（ＶＲＨ）または前記下限しきい値（ＶＲＬ）が入力され、
   さらに、 前記入力信号を反転増幅する反転増幅器（４９）を備え、
   前記入力信号が前記反転増幅器（４９）によって反転増幅された信号が、前記判定手段（４４）に入力されることで、前記上限電圧（ＶＨＰＦＨ）と前記下限電圧（ＶＨＰＦＬ）との間の正常電圧範囲に入っているか否かを判定するように構成されていることを特徴とするオフセット電圧の異常検出回路を備えたセンサ回路。
3. 前記第１、第２ハイパスフィルタ（４５、４６）は、共に、
   前記第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）の間に接続された第３抵抗（４５ｇ、４６ｇ）と、
   バッファ回路を構成する第２オペアンプ（４５ｂ、４６ｂ）とが備えられ、
   前記第２オペアンプ（４５ｂ、４６ｂ）の非反転入力端子に対して前記上限しきい値（ＶＲＨ）または前記下限しきい値（ＶＲＬ）が入力されることで、該第２オペアンプ（４５ｂ、４６ｂ）によって構成される前記バッファ回路の出力として、前記上限しきい値（ＶＲＨ）または前記下限しきい値（ＶＲＬ）が出力され、該出力が前記第１オペアンプ（４５ａ、４６ａ）の非反転入力端子に入力されると共に、前記第３抵抗（４５ｇ、４６ｇ）における前記第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）と接続されていない側の端子に入力されるようになっていることを特徴とする請求項１または２に記載のオフセット電圧の異常検出回路を備えたセンサ回路。
4. 前記第１、第２ハイパスフィルタ（４５、４６）は、共に、
   前記第１、第２抵抗（４５ｅ、４５ｆ、４６ｅ、４６ｆ）の間に、第３コンデンサ（４５ｈ、４６ｈ）を介して安定的な所定電圧が印加されるように構成されていることを特徴とする請求項１または２に記載のオフセット電圧の異常検出回路を備えたセンサ回路。

Images