JPH09292410A - 物理量検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 装置を大型化することなく、検出出力の感度
やオフセットの調整を容易に行うことができる物理量検
出装置を提供する。 【解決手段】 加速度に応答して変位する可動電極１０
の両側に固定電極１２，１４を配置してなるセンサエレ
メント１６を駆動する信号処理回路２２において、信号
生成回路６２は、固定電極１２，１４が交互に通電さ
れ、しかも可動電極１０が所定位置となるようにその通
電比が制御される有効制御期間に、メモリ２６に格納さ
れたデータＭ３に対応する期間だけ固定電極１２，１４
がいずれも非通電とされる無効制御期間を所定の割合で
挿入したＰＷＭ信号ＰＡ，ＰＢを生成する。なお、セン
サエレメント１６の感度は、可動電極１０の位置制御に
寄与しない無効制御期間の長さに応じて変化するため、
メモリ２６の設定値を変更するだけで、簡単に感度を調
整できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、加速度，ヨーレー
ト等、所定の物理量に応答して変位する可動電極を、そ
の変位方向両側に設けられた固定電極への通電によって
生じる静電気力により位置制御し、その制御量から上記
物理量を検出する物理量検出装置に関する。

【０００２】

【従来の技術】従来より、この種の物理量検出装置とし
て、可動電極及び一対の固定電極を備えた検出素子と、
可動電極と各固定電極とで構成される差動コンデンサの
差動容量を検出する容量検出器と、検出される差動容量
に比例したデューティのパルス幅変調（ＰＷＭ）信号を
生成するパルス幅変調器とを備え、パルス幅変調器の出
力を、一方の固定電極へはそのまま、他方の固定電極へ
は反転回路を介して印加して、一対の固定電極を交互に
通電することにより、各電極間の静電気力によって可動
電極が所定位置に保持されるように制御し、ＰＷＭ信号
を検出出力とするように構成された加速度センサが知ら
れている。

【０００３】しかし、このような加速度センサに使用さ
れる検出素子は、例えば半導体基板上にエッチング等を
施すことにより形成され、その製造上のばらつきによっ
て、加速度センサの検出感度や検出出力のオフセットを
ばらつかせてしまうという問題があった。

【０００４】これに対して、例えば特開平３−２９３５
６５号公報には、パルス幅変調器の出力を、一方の固定
電極には第１反転回路を介して、他方の固定電極には第
１反転回路の出力を更に反転する第２反転回路を介して
印加すると共に、第１及び第２反転回路に電源を供給す
る第１の基準電圧源の電圧値を調整可能に構成し、また
電圧値を調整可能な第２の基準電圧源の出力を、加算器
を介して容量検出器の出力に加算するように構成した装
置が開示されている。

【０００５】この装置では、第１の基準電圧源の電圧値
を調整することにより、第１及び第２反転回路を介して
各固定電極に印加されるＰＷＭ信号の波高値、延いては
各固定電極への通電時に可動電極との間に生じる静電気
力が変化するため、検出感度を調整することができ、ま
た、第２の基準電圧源の電圧値を調整することにより、
検出素子のオフセットに応じて容量検出器の出力に表れ
る誤差を相殺することができる。

【０００６】

【発明が解決しようとする課題】しかし、この装置のよ
うに基準電圧源の電圧値を調整する場合、通常、基準電
圧源を構成する抵抗の一部を薄膜抵抗とし、この薄膜抵
抗をトリミングして抵抗値を変化させることによって電
圧値を変化させるか、又は基準電圧源をＡ／Ｄ変換器に
より構成しなければならず、次のような問題があった。

【０００７】即ち、薄膜抵抗のトリミングでは、レーザ
によってパターンを焼き切って抵抗値を変化させるの
で、調整作業に手間を要するだけでなく、抵抗値を増大
の一方向にしか変化させることができず、調整に失敗し
た場合に再調整できないため、調整が難しいという問題
があった。

【０００８】一方、基準電圧源としてＤ／Ａ変換器を用
いる場合、Ｄ／Ａ変換器は、調整精度を向上させるほど
素子数が増加するため、充分な調整精度を確保しようと
すると、素子サイズが大型化し、特に全体を半導体集積
回路化する場合のチップコストが増大するという問題が
あった。

【０００９】また、固定電極を交互に通電し、その通電
比を制御するように構成されているこの装置では、検出
感度を調整可能とするには、各固定電極への通電電圧を
調整する上述の構成を採用するしかなく、上述の問題点
を逃れることができなかった。

【００１０】即ち、可動電極の質量をｍ、検出素子に働
く物理量としての加速度をＧ、固定電極への通電により
可動電極に働く静電気力をＦｅとすると、可動電極が変
位しないようにするには、この静電気力Ｆｅを、（１）
式に示すように、加速度Ｇによって生じる可動電極を変
位させようとする力ｍ×Ｇと釣り合うように制御する必
要がある。

【００１１】 ｍ×Ｇ＝Ｆｅ （１） また、静電気力Ｆｅは、一方の固定電極Ａとの間に働く
平均的な静電気力Ｆａと、他方の固定電極Ｂとの間に働
く平均的な静電気力Ｆｂとの差で表される。 Ｆｅ＝Ｆａ−Ｆｂ （２） 固定電極Ａへの通電比をＤａ、固定電極Ｂへの通電比を
Ｄｂ（Ｄａ＋Ｄｂ＝１）とし、一方の固定電極のみに連
続して通電を行った場合の静電気力をＦとすると、次の
（３）（４）の関係が得られる。

【００１２】 Ｆａ＝Ｆ×Ｄａ （３） Ｆｂ＝Ｆ×Ｄｂ＝Ｆ×（１−Ｄａ） （４） これを、（１）（２）式に代入すると、（５）式が得ら
れ、更に変形すると（６）式が得られる。

【００１３】 ｍ×Ｇ＝Ｆｅ＝Ｆａ−Ｆｂ＝Ｆ×（２Ｄａ−１） （５） Ｄａ＝１／２＋ｍ×Ｇ／２Ｆ （６） （６）式の第２項から明かなように、可動電極の質量ｍ
は、製造時に決まるものであるため調整不能であり、従
って、静電気力Ｆを発生させる各固定電極への通電電圧
を変化させる以外に、検出感度を調整する方法がなかっ
たのである。

【００１４】本発明は、上記問題点を解決するために、
装置を大型化することなく、検出素子の零点や感度の調
整を容易に行うことができる物理量検出装置を提供する
ことを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
になされた本発明の請求項１に記載の物理量検出装置で
は、切換手段が、第１及び第２の固定電極を交互に通電
する第１の通電制御手段と、第１及び第２の固定電極を
同時に通電或は非通電とする第２の通電手段とを所定の
割合で択一的に動作させる。

【００１６】このため、検出素子は、可動電極と第１又
は第２の固定電極との間に交互に静電気力が発生し、平
均的には、デューティ制御手段にて設定される通電比に
応じた静電気力が可動電極に印加される期間（以下、有
効制御期間とよぶ）と、可動電極と第１及び第２の固定
電極との間に、静電気力が働かないか、同時に静電気力
が働いて静電気力を互いに打ち消し合い、可動電極の位
置制御に寄与しない期間（以下、無効制御期間とよぶ）
とにより制御されることになる。

【００１７】従って、本発明の物理量検出装置によれ
ば、可動電極の位置制御に寄与しない無効制御期間の長
さを適宜設定することにより、各固定電極への通電電圧
を変化させることなく、検出素子の検出感度を調整する
ことができ、従来装置のように調整可能な基準電圧源を
用いる必要がないため、装置を小型化できる。

【００１８】即ち、検出すべき物理量を加速度Ｇとし、
有効制御期間に対する無効制御期間の比率をＤｘ（但
し、Ｄａ＋Ｄｂ＝１）とすると、上述の（３）〜（６）
式は、次の（７）〜（１０）式のように、書き換えられ
る。

【００１９】

【数１】

【００２０】

【数２】

【００２１】

【数３】

【００２２】

【数４】

【００２３】（１０）式の右辺第２項から明かなよう
に、無効制御期間（数式では有効制御期間に対する比率
Ｄｘ）を調整することにより、加速度Ｇに対する検出感
度を調整できるのである。次に、請求項２に記載の物理
量検出装置においては、切換手段が、記憶手段に記憶さ
れた数値データに従って、第２の通電手段の動作時間、
即ち無効制御期間の長さを設定する。

【００２４】従って、本発明の物理量検出装置によれ
ば、記憶手段の内容を変更するだけで、当該装置の検出
感度を簡単に変更することができ、検出感度の調整をき
わめて簡単に行うことができる。また、記憶手段とし
て、ＥＰＲＯＭやＲＡＭ等のような書換え可能な記憶装
置を用いれば、何度でも再設定することができ、またＣ
ＰＵの処理によって書き換えることもできるため、記憶
手段の内容を人手によらず自動的に設定することも可能
となる。

【００２５】次に、請求項３に記載の物理量検出装置に
おいては、基準値記憶手段に、未制御時の通電比である
基準通電比に対応した基準値が格納されており、積分手
段が、検出素子からの出力信号に基づき、可動電極の変
位量の積分値を数値化して求めると、演算手段が、積分
手段からの積分値と、基準値記憶手段に格納された基準
値とに基づいて演算処理を行うことにより、所定の単位
時間内での第１及び第２固定電極の各通電時間を求め
る。そして、第１の通電手段は、この演算手段にて算出
された通電時間に従って、各固定電極への通電を行う。

【００２６】このように、本発明の物理量検出装置で
は、基準値記憶手段に格納された基準値に応じて、未制
御時の通電比が決定されるようにされており、つまり基
準値に応じて、物理量が未印加時の可動電極の位置、延
いては検出素子の出力信号のオフセット、更には出力信
号により求められる検出出力のオフセットが変化するよ
うにされている。

【００２７】従って、本発明の物理量検出装置によれ
ば、従来装置のように基準電圧源を用いることなく、基
準値検出手段の格納値を変更するだけで、簡単に検出素
子の出力信号のオフセットを調整することができる。な
お、上記演算手段は、請求項４に記載の物理量検出装置
のように、基準値記憶手段に、基準値として、単位時間
と、基準通電比に従って求められる単位時間内での第１
の固定電極への基準通電時間である第１の基準通電時間
とを格納し、基準値記憶手段に格納された第１の基準通
電時間に、積分手段での積分値を加算する加算器によ
り、第１の固定電極への通電時間を算出すると共に、基
準値記憶手段に格納された単位時間から、加算器での加
算値を減算する減算器により、第２の固定電極への通電
時間を算出するように構成することができる。

【００２８】また、請求項５に記載の物理量検出装置の
ように、基準値記憶手段に、基準値として、基準通電に
従って求められる単位時間内での第１の固定電極への通
電時間である第１の基準通電時間、第２の固定電極への
通電時間である第２の基準通電時間を格納し、基準値記
憶手段に格納された第１の基準通電時間に、積分手段で
の積分値を加算する加算器により、第１の固定電極への
通電時間を算出し、基準値記憶手段に格納された第２の
基準通電時間から、積分手段での積分値を減算する減算
器により、第２の固定電極への通電時間を算出するよう
に構成してもよい。

【００２９】

【発明の実施の形態】以下に本発明の実施例を図面と共
に説明する。図１は、第１実施例の加速度センサの全体
構成を表すブロック図である。図１に示すように、本実
施例の加速度センサは、変位可能な可動電極１０，及び
可動電極１０の両側に夫々配設された固定電極１２，１
４を有し、可動電極１０と各固定電極１２，１４とから
なる一対のコンデンサＣ１，Ｃ２により差動容量コンデ
ンサを形成するセンサエレメント１６と、所定のタイミ
ングで可動電極１０から電圧信号Ｖｅを取り出すインタ
フェース回路１８と、インタフェース回路１８が出力す
るアナログ信号ＶｉをデジタルデータＤｉに変換するＡ
／Ｄ変換器２０と、Ａ／Ｄ変換器２０からのデジタルデ
ータＤｉに基づき、センサエレメント１６の各固定電極
１２，１４に印加するパルス幅変調（ＰＷＭ）信号Ｐ
Ａ，ＰＢを生成すると共に、センサエレメント１６に加
えられる加速度に対応した検出出力Ｄｏを出力する信号
処理部２２と、検出出力Ｄｏの感度やオフセットを調整
するための各種データＭ１，Ｍ２，Ｍ３を記憶するメモ
リ２４，２５，２６とにより構成されており、これら各
部は、同一半導体チップ上に形成されている。

【００３０】図２は、センサエレメント１６の全体構成
を示す斜視図である。図２に示すように、センサエレメ
ント１６は、両端がシリコン基板上に絶縁膜２８を介し
て夫々固定され、平行に配設された棒状の一対の梁部３
０ａ，３０ｂと、格子状に形成され各梁部３０ａ，３０
ｂを架橋する質量部３２と、梁部３０ａ，３０ｂ間の略
中央にて梁部３０ａ，３０ｂと平行に質量部３２の両側
から夫々突設された可動電極１０ａ，１０ｂと、シリコ
ン基板上に、各可動電極１０ａ，１０ｂを一定の距離を
隔てて挟むように夫々対向配設された固定電極１２ａ，
１４ａ，１２ｂ，１４ｂと、により構成されている。

【００３１】なお、梁部３０ａ，３０ｂ，質量部３２，
可動電極１０ａ，１０ｂを併せて可動部と呼び、可動電
極１０ａ，１０ｂ（以下、併せて単に可動電極１０とす
る）は互いに導通している。また、可動電極１０と梁部
３０ａとの間に配設された各固定電極１２ａ，１２ｂ
（以下、併せて単に固定電極１２とする）は、互いに導
通して可動電極１０と共にコンデンサＣ１を形成してお
り、同様に、可動電極１０と梁部３０ｂとの間に配設さ
れた各固定電極１４ａ，１４ｂ（以下、併せて単に固定
電極１４とする）は、互いに導通して可動電極１０と共
にコンデンサＣ２を形成している。

【００３２】このように構成されたセンサエレメント１
６では、外部より加速度が加えられ、可動部が梁部３０
ａ，３０ｂの長手方向と直交する方向に変位すると、コ
ンデンサＣ１，Ｃ２の静電容量が変化する。即ち、例え
ば可動部が図２中Ｘ方向に変位したとすると、可動電極
１０と固定電極１２との間隙が小さくなると共に、可動
電極１０と固定電極１４との間隙が大きくなり、その結
果、コンデンサＣ１の静電容量が増大し、逆にコンデン
サＣ２の静電容量が減少する。なお、可動電極１０は、
加速度が加えられていない状態では、固定電極１２，１
４の中間（中立位置）に位置し、コンデンサＣ１，Ｃ２
の静電容量が等しくなるように形成される。

【００３３】また、センサエレメント１６では、可動電
極１０と固定電極１２との間，及び可動電極１０と固定
電極１４との間に電圧が印加されると、各電極間に発生
する静電気力に応じて可動電極１０の位置が変位する。
即ち、この静電気力を制御することによって、可動電極
１０を位置制御できるようにされている。

【００３４】次に、インタフェース回路１８は、図３に
示すように、ホールド信号ＳａがLow レベルの時に、可
動電極１０を接地するスイッチ３４と、可動電極１０か
らの電圧信号Ｖｅをレベルシフトするレベルシフタ３６
と、レベルシフタ３６の出力を増幅する増幅器（ＡＭ
Ｐ）３８と、増幅器３８の出力をホールド信号Ｓａの立
下がりでサンプリングし、ホールド信号ＳａがLow レベ
ルの間、その信号レベルを保持するサンプルホールド
（Ｓ／Ｈ）回路４０とにより構成されている。なお、レ
ベルシフタ３６は、電圧信号Ｖｅの信号レベルを増幅器
３８が動作可能な入力レベルに変換するためのものであ
る。

【００３５】次に信号処理部２２では、図１に示すよう
に、Ａ／Ｄ変換器２０からのデジタルデータＤｉは、Ａ
／Ｄ変換信号Ｓｂの立上がりタイミングでレジスタ４２
に格納されると共に、減算器４４にて、レジスタ４２の
格納値Ｄ１との差が求められる。なお、減算器４４で
は、レジスタ４２にてデータの格納が行われる毎に、減
算の方向を反転させ、即ち減算値Ｄ２として、Ｄ１−Ｄ
ｉと、Ｄｉ−Ｄ１とを交互に出力する。

【００３６】減算値Ｄ２は、加算器４６にてレジスタ４
８の格納値Ｄ４と加算され、この加算値Ｄ３が、Ａ／Ｄ
変換信号Ｓｂの立上がりタイミングにて、レジスタ４８
に格納される。即ち加算器４６とレジスタ４８とは、減
算値Ｄ２を積分する積分器５０として構成されている。
そしてレジスタ４８の格納値Ｄ４は、当該加速度センサ
の検出出力Ｄｏとして、出力端子Ｔを介して外部に出力
される。

【００３７】また格納値Ｄ４は、加算器５２にて、メモ
リ２４に格納された後述する基準データＭ１と加算さ
れ、その加算値であるデータＤ５（＝Ｍ１＋Ｄ４）は、
減算器５４にて、メモリ２５に格納された後述する有効
制御期間データＭ２から減算されてデータＤ６（＝Ｍ２
−Ｄ５）が求められる。

【００３８】セレクタ５６は、選択信号Ｓｃに従って、
HighレベルならばデータＤ５，Lowレベルならばデータ
Ｄ６を選択して出力し、またセレクタ５８は、選択信号
Ｓｄに従って、Highレベルならばメモリ２６に格納され
た後述する無効制御期間データＭ３、Low レベルならば
セレクタ５６の出力データＤ７を選択して出力する。

【００３９】つまり、セレクタ５６，５８は、選択信号
Ｓｃ，Ｓｄに従って、データＤ５，Ｄ６，Ｍ３のいずれ
かを、デジタル制御発振回路６０への入力データＤ８と
して選択するようにされている。そして、デジタル制御
発振回路６０では、入力データＤ８に応じたパルス間隔
を有する制御クロックＣＫを生成し、信号生成回路６２
では、制御クロックＣ１に基づいて、固定電極１２，１
４への通電を行うためのＰＷＭ信号ＰＡ，ＰＢ、及び上
述のホールド信号Ｓａ，Ａ／Ｄ変換信号Ｓｂ，選択信号
Ｓｃ，Ｓｄを生成する。

【００４０】なお、レジスタ４２，４８、デジタル制御
発振回路６０、信号生成回路６２には、電源が投入直後
に所定期間だけLow レベルに保持され、以後Highレベル
となるリセット信号ＲＳＴが入力されている。ここで、
図４は、信号生成回路６２にて生成されるＰＷＭ信号Ｐ
Ａ，ＰＢを表す説明図である。

【００４１】図４に示すように、ＰＷＭ信号ＰＡ，ＰＢ
は、いずれかがHighレベルとなる有効制御期間と、いず
れもがLow レベルとなる無効制御期間とからなり、有効
制御期間は、有効制御期間データＭ２の設定により、ま
た無効制御期間は、無効制御期間データＭ３の設定によ
り決まる。更に、ＰＷＭ信号ＰＡのHighレベル期間は、
基準データＭ１にデータＤ４を加えてなるデータＤ５に
て決まり、ＰＷＭ信号ＰＢのHighレベル期間は、有効制
御期間データＭ２からデータＤ５を減じてなるデータＤ
６にて決まる。なお、ＰＷＭ信号ＰＡ，ＰＢは、Highレ
ベルの時に電源電圧ＶＤＤ、Low レベルの時に接地電圧
ＧＮＤとなる。

【００４２】そして、このようなＰＷＭ信号ＰＡ，ＰＢ
が固定電極１２，１４に印加されるセンサエレメント１
６では、スイッチ３４の閉成時、即ち可動電極１０が接
地されている時には、コンデンサＣ１，Ｃ２は、対応す
るＰＷＭ信号ＰＡ，ＰＢの信号レベルに応じて、Highレ
ベルの期間に充電され、Low レベルの期間に放電され
る。

【００４３】一方、スイッチ３４の開放時には、ＰＷＭ
信号ＰＡ，ＰＢの信号レベルの変化に応じて、コンデン
サＣ１，Ｃ２間で電荷が移動する。特にＰＷＭ信号Ｐ
Ａ，ＰＢが同時に変化した時には、コンデンサＣ１，Ｃ
２の静電容量が等しければ、可動電極１０からの出力電
圧Ｖｅは接地電位ＧＮＤに保持され、またコンデンサＣ
１，Ｃ２の静電容量が異なれば、出力電圧Ｖｅは静電容
量差に応じたものとなる。なお、この時の出力電圧Ｖｅ
は、ＰＷＭ信号ＰＡ，ＰＢの変化に応じて、コンデンサ
Ｃ１，Ｃ２へのバイアス電圧の印加が、静電容量の大き
い側から小さい側に切り換えられた時には負電位、逆に
静電容量の小さい側から大きい側に切り換えられた時に
は正電位となる。

【００４４】このように、センサエレメント１６では、
ＰＷＭ信号ＰＡ，ＰＢが同時に変化した時に生じる可動
電極１０の出力電圧Ｖｅの変化から、コンデンサＣ１，
Ｃ２の容量変化、延いては可動電極１０の変位を検出で
き、またＰＷＭ信号ＰＡ，ＰＢのデューティ比、即ち固
定電極１２，１４への通電時間比を制御し、可動電極１
０及び固定電極１２，１４間に働く静電気力を変化させ
ることによって、可動電極１０の位置を制御できる。

【００４５】なお、ＰＷＭ信号ＰＡ，ＰＢの周期（Ｍ２
＋Ｍ３）は、固定電極１２，１４への通電の切り換えに
応じて可動部が振動しないように、可動部の固有振動
（数百Ｈｚ〜数ＫＨｚ程度）の周期より十分に小さくな
るように設定される。次に、図５は、デジタル制御発振
回路６０の構成を表すブロック図である。

【００４６】図５に示すように、デジタル制御発振回路
６０は、セレクタ５８から入力されるデータＤ８を制御
データＣＤＩとしてラッチし、ラッチした制御データＣ
ＤＩを下位５ビットの下位ビットデータＣＤＬと６ビッ
ト目から上の上位ビットデータＣＤＨとに分けて出力す
るデータラッチ回路６４と、制御パルスＰＴがHighレベ
ルであるとき、所定の時間間隔で発振パルスＣＬＫを出
力する発振器６６と、発振器６６から出力される発振パ
ルスＣＬＫをカウントし、そのカウント値がデータラッ
チ回路６４から出力される上位ビットデータＣＤＨに対
応した値となったときに検出信号ＴＣＰを出力するダウ
ンカウンタ６８と、ダウンカウンタ６８から検出信号Ｔ
ＣＰが出力されているときに発振パルスＣＬＫを取り込
みパルス信号ＤＩを出力するパルス発生回路７０と、パ
ルス発生回路７０からのパルス信号ＤＩをデータラッチ
回路６４から出力される下位ビットデータＣＤＬに対応
した遅延時間だけ遅延させるプログラム可能遅延線７２
と、プログラム可能遅延線７２から出力される遅延パル
スＰＯをそのまま出力する出力回路７４と、パルス発生
回路７０から出力されるパルス信号ＤＩ及びプログラム
可能遅延線７２から出力される遅延パルスＰＯを受け、
パルス信号ＤＩの入力時に発振器６６の発振動作を停止
させ、遅延パルスＰＯの入力時に発振器６６の発振動作
を再開させるフィードバック回路７６と、リセット信号
ＲＳＴがLow レベルのときは、発振器６６の発振動作を
停止させると共に、リセット信号ＲＳＴがHighレベルの
ときは、フィードバック回路７６からの発振動作制御信
号ＰＳを制御パルスＰＴとして発振器６６に供給するＡ
ＮＤ回路７８と、により構成されている。

【００４７】なお、発振器６６は、否定論理積回路と複
数個のインバータをリング状に連結してなり、入力信号
（ここでは制御信号ＰＴ）に従って、パルス信号の周回
動作を制御可能な周知のリングオシレータからなり、発
振パルスＣＬＫの時間間隔は、インバータ３２段分（２
⁵ ）の遅延になるように設定されている。

【００４８】また、プログラム可能遅延線７２は、複数
個のインバータを直列接続することにより形成され、夫
々遅延時間が異なる複数の経路と、複数の経路の中から
いずれかを入力信号の経路として選択するマルチプレク
サ等により構成されたもので、インバータの１段分の遅
延を単位として、下位データＣＤＬに応じて、遅延時間
を３２段階に切り換えることができるようにされたもの
である。

【００４９】このように構成されたデジタル制御発振回
路６０の動作を、図６に示すタイミング図に沿って説明
する。図６に示すように、リセット信号ＲＳＴが立ち上
がると、制御パルスＰＴがHighレベルとなり、発振器６
６からインバータ３２個分の遅延時間に相当する所定の
時間間隔で発振パルスＣＬＫが出力され、ダウンカウン
タ６８がこの発振パルスＣＬＫのダウンカウントを行
う。なお、データラッチ回路６４には、リセット信号Ｒ
ＳＴが立ち上がる前に、予め所定値が書き込まれている
ものとする。

【００５０】そして、ダウンカウンタ６８は、上位ビッ
トデータＣＤＨ（ここでは３）だけ発振器から発振パル
スＣＬＫが出力されたときに、検出信号ＴＣＰを出力
し、この検出信号ＴＣＰがパルス発生回路７０にて遅延
されることにより、パルス発生回路７０からは、その次
に発振器６６から出力される発振パルスＣＬＫに同期し
たパルス信号ＤＩが出力される。なおダウンカウンタ６
８は、検出信号ＴＣＰ出力後の最初の発振パルスＣＬＫ
によりプリセットされる。

【００５１】次に、パルス発生回路７０から出力された
パルス信号ＤＩは、プログラム可能遅延線７２にて、下
位ビットデータＣＤＬに応じた所定時間遅延されて遅延
パルスＰＯとして出力される。この遅延パルスＰＯは、
出力回路７４を介して出力され、制御クロックＣＫとし
て信号生成回路６２に入力される。

【００５２】一方、この遅延パルスＰＯは、フィードバ
ック回路７６にも入力される。フィードバック回路７６
はパルス発生回路７０から出力されるパルス信号ＤＩに
よりリセットされ、プログラム可能遅延線７２から出力
される遅延パルスＰＯによりセットされるため、フィー
ドバック回路７６から出力される発振動作制御信号ＰＳ
は、パルス信号ＤＩの立上がりから遅延パルスＰＯの立
上がりまでの間Low レベルとなる。

【００５３】そして、この発振動作制御信号ＰＳは、Ａ
ＮＤ回路７８を介して発振器６６に入力されることか
ら、発振動作制御信号ＰＳがLow レベルになっている間
発振器６６の発振動作は停止し、遅延パルスＰＯの立上
がり後、再度上記と同様の動作を実行する。なお、遅延
パルスＰＯはデータラッチ回路６４にも入力されてお
り、制御データＣＤＩを更新する。

【００５４】なお、このデジタル制御発振回路６０は、
本願出願人が特願平４−２２７４９２号にて先に提案し
た回路とほぼ同一（ＡＮＤ回路７８の部分のみ異なる）
であるので、ここでは、これ以上の詳細な説明は省略す
る。このように、デジタル制御発振回路６０は、データ
ラッチ回路６４に制御データＣＤＩとしてラッチされる
データＤ８に応じたパルス間隔の制御クロックＣＫを生
成し、しかも、そのパルス間隔を、インバータの１段分
の遅延を単位として設定するようにされている。

【００５５】次に、図７は、信号生成回路６２の詳細構
成を表す回路図である。図７に示すように、信号生成回
路６２は、６個のフリップフロップ回路Ｆ１〜Ｆ６から
なり、制御クロックＣＫによって動作するリングカウン
タ８０と、フリップフロップ回路Ｆ３の出力Ｑ３（以
後、フリップフロップ回路Ｆｎ（但しｎ＝１〜６）の出
力をＱｎとする）をクロックとして動作するトグル回路
として構成されたフリップフロップ回路Ｆ７（なお正出
力をＱ７，反転出力をＱ８とする）と、出力Ｑ１，Ｑ３
を入力として選択信号Ｓｃを生成する論理和回路ＯＲ１
と、出力Ｑ４，Ｑ６を入力として選択信号Ｓｄを生成す
る論理和回路ＯＲ２と、出力Ｑ３，Ｑ６を入力してＰＷ
Ｍ信号ＰＢを生成する論理和回路ＯＲ３と、出力Ｑ２，
Ｑ４を入力してＰＷＭ信号Ｐ１を生成する論理和回路Ｏ
Ｒ４と、出力Ｑ３，Ｑ４，Ｑ７，Ｑ８を入力とし、出力
Ｑ３，Ｑ７の論理積と出力Ｑ４，Ｑ８の論理積との論理
和からなるホールド信号Ｓａを生成する論理回路８２
と、出力Ｑ１，Ｑ２，Ｑ６を入力とする論理和回路ＯＲ
５の出力Ｑ９、出力Ｑ４，Ｑ５，Ｑ６を入力とする論理
和回路ＯＲの出力Ｑ１０、及び出力Ｑ７，Ｑ８を入力と
し、出力Ｑ７，Ｑ９の論理積と出力Ｑ８，Ｑ１０の論理
積との論理和からなるＡ／Ｄ変換信号Ｓｂを生成する論
理回路８４と、により構成されている。

【００５６】なお、リングカウンタ８０では、フリップ
フロップ回路Ｆ１〜Ｆ５は、正出力が出力Ｑ１〜Ｑ５と
されると共に、前段の出力Ｑｎが入力に接続され、フリ
ップフロップ回路Ｆ６のみ、反転出力が出力Ｑ６とされ
ると共に、前段であるフリップフリップ回路Ｆ５の反転
出力が入力に接続されている。このように構成されてい
ることにより、リングカウンタ８０は、リセット時に
は、出力Ｑ６のみがHighレベルとなり、以後制御クロッ
クＣＫが入力される毎に、出力Ｑ１〜Ｑ６が順番にHigh
レベルとなる。

【００５７】また、フリップフロップ回路Ｆ７では、リ
セット時に出力Ｑ７がLow レベル、出力Ｑ８がHighレベ
ルであり、出力Ｑ３がHighレベルとなる毎に、出力Ｑ
７，Ｑ８の信号レベルが反転する。次に、このように構
成された信号生成回路６２にて生成される各信号Ｓａ，
Ｓｂ，Ｓｃ，Ｓｄ，ＰＡ，ＰＢのタイミング、及び当該
加速度センサ全体の動作を、図８に示すタイミング図に
沿って説明する。

【００５８】まずセレクタ５６，５８に入力される選択
信号Ｓｃ，Ｓｄは、制御クロックＣＫの６個分を１周期
として変化し、ｎ番目とｎ＋１番目の制御クロックＣＫ
の間を第ｎ区間とすると、選択信号Ｓｃは第１及び第３
区間で、制御信号Ｓｄはリセット時と第４及び第６区間
でHighレベルとなる。

【００５９】そして、リセット時（ＲＳＴ＝Ｌ）には、
選択信号Ｓｄにより、デジタル制御発振回路６０への入
力データＤ８としてデータＭ３が選択され、最初の制御
クロックＣＫにより、デジタル制御発振回路６０内のデ
ータラッチ回路６４に、制御データＣＤＩとして取り込
まれる。これにより、２番目の制御クロックＣＫが出力
されるまでの期間、即ち第１区間の長さはデータＭ３に
応じたものとなる。また、第１区間では選択信号Ｓｃ，
Ｓｄにより、デジタル制御発振回路６０への入力データ
Ｄ８としてデータＤ５が選択され、２番目の制御クロッ
クＣＫでデジタル制御発振回路６０に取り込まれること
により、第２区間の長さはデータＤ５に応じたものとな
る。以下同様に、選択信号Ｓｃ，Ｓｄにより選択された
データＤ８が順次デジタル制御発振回路６０に取り込ま
れることにより、第１区間〜第６区間の長さは、夫々デ
ータＭ３，Ｄ５，Ｄ６，Ｄ５，Ｍ３，Ｄ６に応じたもの
となる。

【００６０】また、ＰＷＭ信号ＰＡ，ＰＢも、制御信号
Ｓｃ，Ｓｄと同様に、制御クロック６個分を１周期とし
て変化し、ＰＷＭ信号ＰＡは、第２及び第４区間（即ち
データＤ５に応じた期間）にてHighレベルとなって、固
定電極１２への通電（コンデンサＣ１へのバイアス電圧
の印加）を行い、一方、ＰＷＭ信号ＰＢは、第３及び第
６区間（即ちデータＤ６に応じた期間）にてHighレベル
となって、固定電極１４への通電（コンデンサＣ２への
バイアス電圧の印加）を行う。

【００６１】なお、第１及び第５区間（即ちデータＭ３
に応じた期間）では、ＰＷＭ信号ＰＡ，ＰＢのいずれも
がLow レベルとなり、いずれの固定電極１２，１４へも
通電が行われない無効制御期間となる。次にホールド信
号Ｓａ及びＡ／Ｄ変換信号Ｓｂは、制御クロックＣＫの
１２個分を１周期として変化し、ホールド信号Ｓａは第
３及び第１０区間で、Ａ／Ｄ変換信号Ｓｂは第４〜第６
区間、及び第１２〜第２区間でHighレベルとなる。

【００６２】つまり、第３区間のホールド信号Ｓａは、
バイアス電圧の印加がコンデンサＣ１からコンデンサＣ
２に切り替わった時の可動電極１０の出力電圧Ｖｅをサ
ンプリングして、Ａ／Ｄ変換器２０への入力データＶｉ
としてホールドし、また第１０区間のホールド信号Ｓａ
は、逆にバイアス電圧の印加がコンデンサＣ２からコン
デンサＣ１に切り替わった時の出力電圧Ｖｅをサンプリ
ングして、入力データＶｉとしてホールドする。

【００６３】なお、ホールド信号ＳａがLow レベルの時
に、可動電極１０はスイッチ３４を介して接地されるた
め、その出力電圧Ｖｅは、常に接地電圧ＧＮＤとなる。
これは、ＰＷＭ信号ＰＡ，ＰＢのいずれか一方のみが変
化する場合、即ちＭ３→Ｄ５，Ｄ５→Ｍ３，Ｍ３→Ｄ
６，Ｄ６→Ｍ３の場合、コンデンサＣ１，Ｃ２の静電容
量が等しくても、可動電極１０の出力電圧Ｖｅが変化す
るため、その影響が検出に表れないようにするためであ
る。

【００６４】そして、Ａ／Ｄ変換器２０では、Ａ／Ｄ変
換信号Ｓｂに従って、第３区間のホールド信号Ｓａによ
る入力データＶｉを第４〜第６区間の間にて、また第１
０区間のホールド信号Ｓａによる入力データＶｉを第１
２〜第２区間の間にて取り込んで、夫々デジタルデータ
Ｄｉに変換する。

【００６５】なお、第１０区間のホールド信号Ｓａによ
る入力データＶｉを１区間あけて第１２区間から処理す
るのは、Ａ／Ｄ変換器２０の処理時間を一定時間（Ｄ３
＋Ｄ５＋Ｄ６に応じた時間）により行うためである。そ
して、このＡ／Ｄ変換器２０からのデジタル信号Ｄｉを
処理する信号処理部２２では、可動電極１０の出力電圧
Ｖｅの振幅に相当するデータＤ２を求め、更に、データ
Ｄ２の積算することにより、外部に出力する検出出力Ｄ
ｏとして、またＰＷＭ信号ＰＡ，ＰＢのデューティを決
める制御値としてデータＤ４を算出し、このデータＤ４
と、メモリ２４〜２６に格納された基準データＭ１，有
効制御期間データＭ２，無効制御期間データＭ３とに基
づいて、ＰＷＭ信号ＰＡ，ＰＢを生成する。

【００６６】なお、基準データＭ１，有効制御期間デー
タＭ２は、データＤ４が零の場合のデータＤ５，Ｄ６を
設定（Ｄ５＝Ｍ１，Ｄ６＝Ｍ２−Ｍ１）するものであ
り、従って、基準データＭ１，有効制御期間データＭ２
の設定により、可動電極１０の出力電圧Ｖｅのオフセッ
トが決まる。

【００６７】また、信号処理部２２は、出力電圧Ｖｅが
零となるように可動電極１０を位置制御するため、出力
電圧Ｖｅがオフセットを有すると、検出出力Ｄｏは、そ
の制御量に応じたオフセットを有することになる。即
ち、基準データＭ１，及び有効制御期間データＭ２によ
り、出力電圧Ｖｅのオフセット、延いては検出出力Ｄｏ
のオフセットの調整が可能なようにされている。

【００６８】そして、通常、基準データＭ１は、可動電
極１０の出力電圧Ｖｅのオフセット（延いては検出出力
Ｄｏのオフセット）が零となるような値に設定され、可
動電極１０が正しく中立位置に形成されていれば、その
値は有効制御期間データＭ２の１／２となる。

【００６９】このように構成された加速度センサでは、
センサエレメント１６に加速度が加えられていない時
（Ｇ＝０）には、可動電極１０の出力電圧Ｖｅが零、延
いてはデータＤ４が零となるため、各固定電極１２，１
４は、基準データＭ１，有効制御期間データＭ２，無効
制御期間データＭ３によって決まる割合で夫々通電さ
れ、可動電極１０は中立位置に保持される。

【００７０】一方、センサエレメント１６に加速度Ｇが
加えられ（Ｇ≠０）、例えば可動電極１０が固定電極１
２との間隙が狭くなる方向に変位し、コンデンサＣ１が
コンデンサＣ２より静電容量が大きく（Ｃ１＞Ｃ２）な
ると、第１０区間では正の出力電圧Ｖｅ、第３区間では
負の出力電圧Ｖｅが検出される。すると信号処理部２２
では、データＤ４が変化し、延いてはデータＤ５，Ｄ６
が変化（ここではＤ４が負値となり、データＤ５が減
少、データＤ６が増大）することにより、固定電極１４
への通電時間、即ち、可動電極１０を固定電極１４側に
引き付けようとする静電気力が増大する。その結果、可
動電極１０は、加速度による力と静電気力とが釣り合う
位置まで移動し、この動作が繰り返されることにより、
可動電極１０が中立位置に戻される。すると、コンデン
サＣ１，Ｃ２の静電容量が等しくなって可動電極１０の
出力電圧Ｖｅが零となり、データＤ４の値が保持される
ため、以後、信号処理部２２からは、この時のデューテ
ィを保持したＰＷＭ信号ＰＡ，ＰＢが出力される。

【００７１】この時、加速度センサに加えられている加
速度による力と、ＰＷＭ信号ＰＡ，ＰＢに従って固定電
極１２，１４を通電することにより、可動電極１０に加
えられている静電気力とが釣り合っており、従って、こ
のようなＰＷＭ信号ＰＡ，ＰＢを生成するための制御量
であるデータＤ４，即ち検出出力Ｄｏは、加速度に応じ
たものとなる。

【００７２】なお、本実施例では、センサエレメント１
６が検出素子、セレクタ５６，デジタル制御発振回路６
０，信号生成回路６２にて選択信号Ｓｃ及びＰＷＭ信号
ＰＡ，ＰＢの第２，３，４，６区間を生成する部分が第
１の通電手段、デジタル制御発振回路６０，信号生成回
路６２にてＰＷＭ信号ＰＡ，ＰＢの第１，５区間を生成
する部分，メモリ２６（記憶手段）が第２の通電手段、
セレクタ５８，信号生成回路６２にて選択信号Ｓｄを生
成する部分が切換手段、その他の部分がデューティ制御
手段に相当する。また、デューティ制御手段のうち、イ
ンタフェース回路１８，Ａ／Ｄ変換器２０，信号処理部
２２のレジスタ４２からレジスタ４８までの構成，信号
生成回路６２にてホールド信号Ｓａ，Ａ／Ｄ変換信号Ｓ
ｂを生成する部分が積分手段、メモリ２４，２５が基準
値記憶手段、加算器５２，減算器５４が演算手段に相当
する。以上説明したように、本実施例の加速度センサに
おいては、センサエレメント１６は、固定電極１２，１
４が択一的に通電され、その通電比に応じた静電気力が
可動電極１０に印加される有効制御期間と、固定電極１
２，１４がいずれも通電されず、可動電極１０の位置制
御に寄与しない無効制御期間とにより制御され、しか
も、メモリ２６の設定値である無効制御期間データＭ３
に従って、無効制御期間の長さが決定されるようにされ
ている。

【００７３】従って、本実施例の加速度センサによれ
ば、加速度に対する検出出力Ｄｏの感度を、メモリ２６
の設定値を変更するだけで、簡単かつ安価に調整するこ
とができる。また、本実施例の加速度センサにおいて
は、メモリ２４，２５の設定値である基準データＭ１，
有効制御期間データＭ２により、データＤ４（検出出力
Ｄｏ）が零の時の各固定電極１２，１４への通電時間
（即ち有効制御期間でのＰＷＭ信号ＰＡ，ＰＢのデュー
ティ）が決定されるようにされており、つまり、基準デ
ータＭ１及び有効制御期間データＭ２に応じて、可動電
極１０の出力電圧Ｖｅのオフセット、延いては検出出力
Ｄｏのオフセットが変化するようにされている。

【００７４】従って、本実施例の加速度センサによれ
ば、可動電極１０の検出電圧Ｖｅのオフセットや検出出
力Ｄｏのオフセットも、上述の検出出力Ｄｏの感度の場
合と同様に、メモリ２４，２５の設定値を変更するだけ
で、簡単かつ安価に調整することができる。

【００７５】更に、本実施例の加速度センサによれば、
固定電極１２，１４への通電を制御するＰＷＭ信号Ｐ
Ａ，ＰＢのパルス幅は、インバータの１段分の遅延を単
位として変化させることができるため、可動電極１０及
び固定電極１２，１４間の静電気力を精度よく制御で
き、延いては加速度の検出を精度よく行うことができ
る。

【００７６】また更に、本実施例の加速度センサによれ
ば、検出出力Ｄｏがデジタルデータに数値化されている
ため、検出出力ＤｏをＣＰＵ等に直接取り込ませること
ができ、従って、当該加速度センサを用いて検出した加
速度に基づき、各種被制御装置の制御を実行するシステ
ムを簡単に構成することができる。

【００７７】なお、上記実施例では、当該加速度センサ
を全て同一半導体チップ上に形成したが、センサエレメ
ント１６は、比較的低い加速度を検出する場合と、比較
的高い加速度を検出する場合とでは形状の異なるものが
用いられるため、種々の用途に応じてセンサエレメント
１６を交換できるように、センサエレメント１６と、他
の回路部分とを別のチップに形成し、２チップ構成とし
てもよい。

【００７８】また、信号処理部２２は、デジタル信号の
みを処理するので、信号処理部２２の処理の一部又は全
部を、ＣＰＵやＤＳＰを用いて実現してもよい。更に、
上記実施例では、ＰＷＭ信号ＰＡ，ＰＢのHighレベルを
電源電圧ＶＤＤ，Low レベルを接地電圧ＧＮＤとしてい
るが、図９（ａ）に示すように、任意の電圧レベルＶ
１，Ｖ２を用いて、HighレベルをＶ１、Low レベルをＶ
２としたり、図９（ｂ）に示すように、ＰＷＭ信号ＰＡ
のHighレベルをＶ１，Low レベルをＶ２とし、ＰＷＭ信
号ＰＢのHighレベルを−Ｖ２，Low レベルを−Ｖ１とし
てもよい。

【００７９】この場合、無効制御期間にも可動電極１０
と各固定電極１２，１４との間に静電気力が発生する
が、互いに打ち消し合うので、静電気力が発生しない場
合と等価である。なお図９（ａ）の場合、可動電極１０
を、スイッチ３４を介して電圧Ｖ２に接続するように構
成すれば、上記実施例と同様に、無効制御期間には静電
気力が働かないようにすることができる。

【００８０】また更に、上記実施例では、ＰＷＭ信号Ｐ
ＢのHighレベル期間を表すデータＤ６を、有効制御期間
データＭ２からＰＷＭ信号ＰＡのHighレベル期間を表す
データＤ５を減算することにより求めているが、図１０
に示すように、メモリ２５には、基準データＭ１との合
計値が有効制御期間データＭ２となるような第２基準デ
ータＭ２′を格納し、この第２基準データＭ２′からデ
ータＤ４を減算することにより、データＤ６を求めても
よい。

【００８１】また、上記実施例では、センサエレメント
１６におけるコンデンサＣ１，Ｃ２の静電容量差を検出
するために、バイアス電圧の印加がコンデンサＣ１から
コンデンサＣ２に切り換わる時（第３区間）及びコンデ
ンサＣ２からコンデンサＣ１に切り換わる時（第１０区
間）の両方で、可動電極１０の出力電圧Ｖｅを測定し、
その差分を求めることにより、いずれか一方だけで測定
した場合の２倍の感度を得ているのであるが、センサエ
レメント１６の感度が充分に高ければ、いずれか一方だ
けで測定してもよい。

【００８２】更に、上記実施例では、Ａ／Ｄ変換器２０
の処理時間として、データ（Ｍ３＋Ｄ５＋Ｄ６）に対応
した一定期間を確保するために、デジタル制御発振回路
６０への入力データＤ８として選択されるデータの配列
を、Ｍ３→Ｄ５→Ｄ６→Ｄ５→Ｍ３→Ｄ６としたが、並
列型Ａ／Ｄ変換器など高速なＡ／Ｄ変換器を用いれば、
処理期間を短縮できるため、例えば、Ｍ３→Ｄ５→Ｄ６
→Ｍ３→Ｄ６→Ｄ５という配列や、Ｍ３→Ｄ５→Ｄ６→
Ｄ５→Ｄ６→Ｍ３といった配列にすることも可能であ
る。更に、上述のように、可動電極１０の出力電圧Ｖｅ
の測定を、コンデンサＣ１からコンデンサＣ２へのバイ
アス電圧の切換時、或はコンデンサＣ２からコンデンサ
Ｃ１へのバイアス電圧の切換時のいずれか一方だけで行
うのであれば、Ｍ３→Ｄ５→Ｄ６またはＭ３→Ｄ６→Ｄ
５という配列にしてもよい。

【００８３】次に、第２実施例について説明する。上記
第１実施例の加速度センサのセンサエレメント１６で
は、可動電極１０及び固定電極１２，１４が、可動部の
変位検出と可動部の位置制御とに兼用されているが、図
１２に示すような、センサエレメント９０を使用し、可
動部の変位検出を別の手段にて行うことも可能である。

【００８４】即ち、図１２に示すように、センサエレメ
ント９０は、第１実施例のセンサエレメント１６に、更
に、各梁部３０ａ，３０ｂの略中心から、質量部３２と
は反対方向に突設された可動電極Ｇと、可動電極Ｇ直下
のシリコン基板上に可動電極Ｇと平行且つ各可動電極Ｇ
を夫々挟むように形成された不純物拡散層からなる固定
電極Ｓ，Ｄとからなり、可動電極Ｇを可動ゲート、固定
電極Ｓ，Ｄをソース及びドレインとし、可動電極Ｇ及び
固定電極Ｓ，Ｄ間の空隙を絶縁層としてなる一対のＭＩ
Ｓ（Metal Insulator Semiconductor） 型トランジスタ
９２，９４が設けられている。

【００８５】そして、可動電極Ｇと固定電極Ｓ，Ｄと
は、可動部Ｇが中立位置にある時に、その面積の略半分
が互いに対向し合うように形成されている。なお、梁部
３０ａ，３０ｂ、質量部３２、可動電極１０、可動電極
Ｇを併せて可動部と呼ぶ。このように構成されたセンサ
エレメント９０では、ＭＩＳ型トランジスタ９２，９４
の可動電極Ｇに電圧が印加されると、固定電極Ｓ，Ｄ間
の可動電極Ｇと対向した部分にチャネルが形成され、ド
レイン電流が流れる。そして、可動電極Ｇの変位に応じ
て、固定電極Ｓ，Ｄ間に形成されるチャネル幅が変化
し、ドレイン電流が変調される。なお、各トランジスタ
９２，９４の可動電極Ｇは、可動部の変位方向に沿って
互いに逆向きに形成されているため、例えば、可動電極
１０と固定電極１２との間隙が狭くなる方向に可動部が
変位すると、ＭＩＳ型トランジスタ９２では、可動電極
Ｇと固定電極Ｓ，Ｄとが互いに対向し合う面積が増大し
てドレイン電流が増大し、一方、ＭＩＳ型トランジスタ
９４では、逆にこの面積が減少してドレイン電流が減少
する。

【００８６】このように、センサエレメント９０におい
ては、可動電極１０及び固定電極１２は、可動部の位置
制御にのみに使用され、可動部の変位検出には、ＭＩＳ
型トランジスタ９２，９４が使用される。このようなセ
ンサエレメント９０を用いて構成した本実施例の加速度
センサでは、図１１に示すように、センサエレメント９
０と、ＭＩＳ型トランジスタ９２，９４の各ドレインに
接続されたドレイン電流を電圧信号に変換する抵抗９
６，９８と、トランジスタ９２，９４のドレイン電圧を
取り込むインタフェース回路８６と、インタフェース回
路８６の出力を数値化し、デジタルデータＤｉとして出
力するＡ／Ｄ変換器２０と、Ａ／Ｄ変換器２０からのデ
ジタルデータＤｉに基づき、固定電極１２，１４に印加
するパルス幅変調信号ＰＡ，ＰＢを生成する信号処理部
８８と、データＭ１，Ｍ２，Ｍ３を格納するメモリ２
４，２５，２６とにより構成されている。なお、第１実
施例と同じ構成については同じ符号を付し、ここではそ
の詳しい説明を省略する。

【００８７】インタフェース回路８６は、切換信号Ｓｅ
に従って、トランジスタ９２，９４のいずれか一方のド
レイン電圧を取り込むスイッチ８７と、スイッチ８７を
介して取り込んだドレイン電圧を増幅する増幅器３８
と、ホールド信号Ｓｆに従って増幅器３８の出力をサン
プリングし、ホールドするサンプル・ホールド回路４０
とにより構成されている。

【００８８】また、信号処理部８８は、信号生成回路６
２が、ホールド信号Ｓａ，Ａ／Ｄ変換信号Ｓｂの代わり
に、切換信号Ｓｅ，ホールド信号Ｓｆ，Ａ／Ｄ変換信号
Ｓｇを生成する以外は、第１実施例と全く同様の構成を
している。なお、切換信号Ｓｅは、所定の周期で信号レ
ベルが反転するものであり、また、ホールド信号Ｓｆ及
びＡ／Ｄ変換信号Ｓｇは、切換信号Ｓｅの信号レベルが
反転する毎に、サンプル・ホールド回路４０及びＡ／Ｄ
変換器２０を動作させるものであればよい。

【００８９】このように構成された加速度センサでは、
トランジスタ９２，９４のドレイン電圧が、交互にイン
タフェース回路８６に取り込まれ、Ａ／Ｄ変換器２０に
てデジタルデータＤｉに変換されて、信号処理部８８に
供給される。信号処理部８８では、第１実施例と全く同
様にＰＷＭ信号ＰＡ，ＰＢが生成される。

【００９０】以上説明したように、本実施例の加速度セ
ンサによれば、可動部の変位の検出をＭＩＳ型トランジ
スタ９２，９４にて行っているため、可動電極１０から
コンデンサＣ１，Ｃ２の差動容量に応じた出力を得る場
合に比べ、大きな電流を流すことができる。その結果、
センサエレメント９０の出力を取り込むインタフェース
回路８６の入力インピーダンスを低くすることができ、
ノイズに強い装置を構成できる。

【００９１】また、インタフェース回路８６が取り込む
ドレイン電圧は、常に可動部の変位に対応した出力とな
っているため、固定電極１２，１４への通電タイミング
とは無関係に、任意に可動部の変位の検出を行うことが
できる。なお、本実施例においては、ＭＩＳ型トランジ
スタ９２，９４の出力を、時分割で取り込んでいるが、
Ａ／Ｄ変換器をＭＩＳ型トランジスタ９２，９４の出力
毎に備えて同時にＡ／Ｄ変換を行うように構成してもよ
い。この場合、信号処理部８８では、レジスタ４２を省
略して、２つのＡ／Ｄ変換器の出力を、減算器４４によ
って単純に減算したものをデータＤ２とすればよい。

【図面の簡単な説明】

【図１】 第１実施例の加速度センサの全体構成を表す
ブロック図である。

【図２】 第１実施例でのセンサエレメント１６の構成
を表す斜視図である。

【図３】 インタフェース回路１８の構成を表すブロッ
ク図である。

【図４】 信号処理部２２にて生成されるＰＷＭ信号の
説明図である。

【図５】 デジタル制御発振回路６０の構成を表すブロ
ック図である。

【図６】 デジタル制御発振回路６０の動作を表すタイ
ミング図である。

【図７】 信号生成回路６２の構成を表す回路図であ
る。

【図８】 第１実施例の加速度センサの動作を表すタイ
ミング図である。

【図９】 ＰＷＭ信号の他の構成を表す説明図である。

【図１０】 固定電極１２，１４への通電時間に対応す
るデータＤ５，Ｄ６を生成するための他の構成を表すブ
ロック図である。

【図１１】 第２実施例の加速度センサの全体構成を表
すブロック図である。

【図１２】 第２実施例でのセンサエレメント９０の構
成を表す斜視図である。

【符号の説明】

１０（１０ａ，１０ｂ）…可動電極 １２（１２ａ，１２ｂ），１４（１４ａ，１４ｂ）…固
定電極 １６，９０…センサエレメント １８，８６…インタ
フェース回路 ２０…Ａ／Ｄ変換器 ２２，８８…信号処理部 ２
４〜２６…メモリ ２８…絶縁膜 ３０ａ，３０ｂ…梁部 ３２…質量
部 ３４，８７…スイッチ ３６…レベルシフタ ３８
…増幅器 ４０…ホールド回路 ４２，４８…レジスタ ４
４，５４…減算器 ４６，５２…加算器 ５０…積分器 ５６，５８…
セレクタ ６０…デジタル制御発振回路 ６２…信号生成回路 ６４…データラッチ回路 ６６…発振器 ６８…ダ
ウンカウンタ ７０…パルス発生回路 ７２…プログラム可能遅延線
７４…出力回路 ７６…フィードバック回路 ７８…ＡＮＤ回路 ８
０…リングカウンタ ８２，８４…論理回路 ９２，９４…ＭＩＳ型トラン
ジスタ ９６，９８…抵抗

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の物理量に応答して変位する可動電
   極、及び該可動電極の変位方向に該可動電極を挟んで対
   向配置された第１及び第２の固定電極を備え、上記可動
   電極の変位に応じた出力信号を出力する検出素子と、 上記第１及び第２の固定電極を交互に通電する第１の通
   電手段と、 上記検出素子から得られる上記出力信号に基づいて、上
   記可動電極が所定位置となるように、上記第１の通電手
   段による上記第１及び第２の固定電極への通電比を制御
   するデューティ制御手段と、 上記第１及び第２の固定電極を同時に通電或は非通電と
   する第２の通電手段と、 上記第１の通電手段及び第２の通電手段を、所定の割合
   で択一的に動作させる切換手段と、 を設けたことを特徴とする物理量検出装置。
2. 【請求項２】 上記切換手段は、上記第２の通電手段の
   動作時間に対応した数値データを記憶する記憶手段を備
   え、該記憶手段の内容に従って上記第２の通電手段の動
   作時間を設定することを特徴とする請求項１に記載の物
   理量検出装置。
3. 【請求項３】 所定の物理量に応答して変位する可動電
   極、及び該可動電極の変位方向に該可動電極を挟んで対
   向配置された第１及び第２の固定電極を備え、上記可動
   電極の変位に応じた出力信号を出力する検出素子と、 上記第１及び第２の固定電極を交互に通電する第１の通
   電手段と、 上記検出素子から得られる上記出力信号に基づいて、上
   記可動電極が所定位置となるように、上記第１の通電手
   段による上記第１及び第２の固定電極への通電比を制御
   するデューティ制御手段と、 を備え、 上記デューティ制御手段は、 未制御時の上記通電比である基準通電比に対応した基準
   値を格納する基準値記憶手段と、 上記検出素子からの出力信号に基づき、上記可動電極の
   変位量の積分値を数値化して求める積分手段と、 上記基準値記憶手段に格納された基準値と上記積分手段
   による積分値に基づいて演算処理を施し、上記積分値に
   応じた通電比となるように、所定の単位時間内での上記
   第１及び第２の固定電極の各通電時間を求める演算手段
   と、 からなり、上記第１の通電手段は、上記演算手段にて算
   出された通電時間に従って、各固定電極への通電を行う
   ことを特徴とする物理量検出装置。
4. 【請求項４】 上記基準値記憶手段に、上記基準値とし
   て、上記単位時間と、上記基準通電比に従って求められ
   る上記単位時間内での上記第１の固定電極への通電時間
   である第１の基準通電時間とを格納し、 上記演算手段は、 上記基準値記憶手段に格納された第１の基準通電時間
   に、上記積分手段での積分値を加算して、上記第１の固
   定電極への通電時間を算出する加算器と、 上記基準値記憶手段に格納された単位時間から、上記加
   算器での加算値を減算して、上記第２の固定電極への通
   電時間を算出する減算器と、 からなることを特徴とする請求項３に記載の物理量検出
   装置。
5. 【請求項５】 上記基準値記憶手段に、上記基準値とし
   て、上記基準通電比に従って求められる上記単位時間内
   での上記第１の固定電極への通電時間である第１の基準
   通電時間、及び上記第２の固定電極への通電時間である
   第２の基準通電時間を格納し、 上記演算手段は、 上記基準値記憶手段に格納された第１の基準通電時間
   に、上記積分手段での積分値を加算して、上記第１の固
   定電極への通電時間を算出する加算器と、 上記基準値記憶手段に格納された第２の基準通電時間か
   ら、上記積分手段での積分値を減算して、上記第２の固
   定電極への通電時間を算出する減算器と、 からなることを特徴とする請求項３に記載の物理量検出
   装置。