JP4836985B2 - 物理量検出回路 - Google Patents

Description

この発明は、外部から与えられた物理量を検知する物理量センサに用いられる物理量検出回路およびそれを備える物理量センサ装置に関し、さらに詳しくは、センサ信号と検波信号との位相関係を調整する技術に関する。

従来より、物理量（例えば、角速度や加速度など）を検出可能な物理量センサ装置は、デジタルカメラの手ぶれ検出，移動体（航空機，自動車，ロボット，船舶など）の姿勢制御，ミサイルや宇宙船の誘導などの多種多様な技術分野において利用されている。

一般的に、物理量センサ装置は、外部から与えられた物理量に応じてセンサ信号を出力する物理量センサと、検波信号（センサ信号の周波数に対応する周波数を有する信号）を用いてセンサ信号から物理量信号（物理量に対応する信号）を検波する物理量検出回路とを備える。

近年、回路の微細化技術の発展により、物理量検出回路のデジタル化が進みつつある。特許第２７２８３００号公報（特許文献１）には、デジタル回路によって構成された２軸角速度・加速度センサの信号処理回路が開示されている。この信号処理回路では、アナログ／デジタル変換回路がセンサからセンサ信号をデジタルセンサ信号に変換する一方で、正弦波信号発生回路がデジタル正弦波信号を生成し、デジタル乗算回路がデジタルセンサ信号とデジタル正弦波信号とを乗算する。例えば、図１７のように、アナログ／デジタル変換回路は、サンプリングクロックに同期して（すなわち、サンプリング周期毎に）センサ信号をサンプリングし、サンプリングしたセンサ信号のアナログ値（振幅値）Ａ０，Ａ１，Ａ２，・・・をデジタル値Ｐ０，Ｐ１，Ｐ２，・・・・に変換する。

また、物理量検出回路では、アナログ回路であってもデジタル回路であっても、センサ信号と検波信号とが互いに同期するようにセンサ信号と検波信号との位相関係を調整することが重要である。そのような位相調整技術は、特開平８−１４９１６号公報（特許文献２）などに開示されている。特許文献２に開示された振動ジャイロは、感温素子（所定の温度特性を有する素子）を含む位相補正回路を備えることで、温度変化に起因する検波信号の位相ずれを補正する。
特許２７２８３００号公報 特開平８−１４９１６号公報

しかしながら、特許文献１に開示された信号処理回路では、アナログ／デジタル変換回路によって得られたデータ（デジタル値）を正確に処理するためには、デジタルセンサ信号のデータ単位でデジタルセンサ信号とデジタル正弦波信号との位相関係を調整する必要がある。すなわち、位相調整の分解能（最小単位）をアナログ／デジタル変換回路のサンプリング周期よりも小さくすることができない。そのため、位相調整の精度を向上させるためにはアナログ／デジタル変換回路のサンプリング周波数を高くしなければならないが、サンプリング周波数を高くする程、回路規模および消費電力が増大してしまう。

そこで、この発明は、サンプリング周波数の増加を抑制しつつ位相調整の精度を向上させることを目的とする。

この発明の１つの局面に従うと、物理量検出回路は、外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、上記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して上記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、上記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に基づいて上記物理量を検出する検出回路とを備える。

上記物理量検出回路では、サンプリングクロックの位相を調整することにより、サンプリングポイント（サンプリングクロックの遷移エッジの位置）を移動させることができる。その結果、デジタルセンサ信号の位相を変更することができる。これにより、サンプリング周波数の増大を抑制しつつ位相調整の精度を向上させることができる。

好ましくは、上記サンプリング位相調整回路は、上記サンプリング周波数よりも高い周波数を有する逓倍クロックに同期して動作し、上記サンプリングクロックを上記逓倍クロックの所定のパルス数だけ遅延させる。

上記物理量検出回路では、逓倍クロックの周期を単位としてサンプリングクロックの位相を設定することができる。逓倍クロックの周波数が高い程、サンプリングクロックの位相を精密に設定することができる。これにより、デジタルセンサ信号の位相を精密に調整することができる。

上記サンプリング位相調整回路は、上記逓倍クロックに同期して上記サンプリングクロックを順次シフトさせることにより複数の遅延クロックを生成するシフトレジスタと、上記シフトレジスタによって生成された複数の遅延クロックのいずれか１つを選択するセレクタとを含んでいても良い。上記アナログ／デジタル変換回路は、上記セレクタによって選択された遅延クロックに同期してアナログ／デジタル変換を行っても良い。このように構成することにより、サンプリングクロックを逓倍クロックの所定のパルス数だけ遅延させることができる。

また、上記サンプリング位相調整回路は、上記逓倍クロックの発生パルス数を計数し、発生パルス数が所定値に到達するとタイミング信号を生成するサンプリング位相調整カウンタと、上記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して上記サンプリングクロックを生成するクロック生成回路とを含んでいても良い。このように構成することにより、サンプリングクロックを逓倍クロックの所定のパルス数だけ遅延させることができる。

この発明の別の局面に従うと、物理量検出方法は、外部から与えられた物理量検知する物理量センサからのセンサ信号に基づいて物理量を検出する方法であって、所定のサンプリング周波数を有するサンプリングクロックの位相を調整し、上記位相調整されたサンプリングクロックに同期して上記センサ信号をデジタルセンサ信号に変換し、上記デジタルセンサ信号に基づいて上記物理量を検出する。

上記物理量検出回路では、サンプリングクロックの位相を調整することにより、サンプリングポイントを移動させることができる。その結果、デジタルセンサ信号の位相を変更することができる。これにより、サンプリング周波数の増大を抑制しつつ位相調整の精度を向上させることができる。

以上のように、サンプリング周波数の増加を抑制しつつ位相調整の精度を向上させることができる。

以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。

（実施形態１）
図１は、この発明の実施形態１による物理量センサ装置の構成を示す。物理量センサ装置は、物理量センサ１０と、駆動回路１１と、物理量検出回路１２とを備える。

物理量センサ１０は、所定周波数を有する駆動信号Ｓｄｒｖが駆動回路１１から供給されるとともに、外部から与えられた物理量（例えば、角速度，加速度など）に応じてセンサ信号Ｓ１０を出力する。センサ信号Ｓ１０の周波数は、駆動信号Ｓｄｒｖの周波数に対応する。例えば、センサ信号Ｓ１０の中心周波数は、駆動信号Ｓｄｒｖの周波数に相当する。なお、ここでは、物理量センサ１０は、音叉型角速度センサであるものとする。駆動回路１１は、駆動信号Ｓｄｒｖを物理量センサ１０に供給する。また、駆動回路１１は、物理量センサ１０からの振動信号Ｓｏｓｃに応じて駆動信号Ｓｄｒｖの周波数および振幅を調整する。物理量検出回路１２は、物理量センサ１０からのセンサ信号Ｓ１０に基づいて物理量を検出する。

〔物理量センサ〕
図２のように、物理量センサ１０は、音叉本体１０ａと、駆動用圧電素子Ｐｄｒｖと、振動検出用圧電素子Ｐｏｓｃと、角速度検出用圧電素子ＰＤａ，ＰＤｂとを有する。音叉本体１０ａは、それぞれが中央部で直角にねじられた一対の音叉片（駆動用・検出用）と、音叉片の各々の一端を連結する連結部と、回転軸となるように連結部に設けられた支持ピンとを有する。駆動用圧電素子Ｐｄｒｖは、駆動回路１１からの駆動信号Ｓｄｒｖの周波数および振幅に応じて駆動用の音叉片を振動させる。これにより、駆動用の音叉片と検出用の音叉片とが互いに共振する。この音叉振動によって、振動検出用圧電素子Ｐｏｓｃには、電荷が発生する（すなわち、振動信号Ｓｏｓｃが発生する）。また、回転角速度が発生すると、角速度検出用圧電素子ＰＤａ，ＰＤｂには、回転角速度（コリオリ力）に応じた電荷が発生する（すなわち、センサ信号Ｓ１０が発生する）。

〔駆動回路〕
駆動回路１１では、モニタアンプ１１ａは、物理量センサ１０からの振動信号Ｓｏｓｃを電圧に変換し、自動利得制御増幅器（ＡＧＣ）１１ｂは、駆動アンプ１１ｃに供給される電圧が一定値になるように、自己の増幅利得を変化させる。駆動アンプ１１ｃは、自動利得制御増幅器１１ｂの出力に応じて駆動信号Ｓｄｒｖの周波数および振幅を制御する。このように、振動信号Ｓｏｓｃに応じて駆動信号Ｓｄｒｖが調整されることにより、物理量センサ１０の最大振動振幅および振動周波数が一定に保たれる。

〔物理量検出回路〕
図１に戻って、物理量検出回路１２は、波形整形回路１０１と、逓倍回路１０２と、分周回路１０２ａと、サンプリング位相調整回路１００と、分周回路１０２ｂと、入力アンプ１０３と、アナログ／デジタル変換器（Ａ／Ｄ）１０４と、デシメーションフィルタ１０５と、検波信号生成器１０６と、乗算器１０７と、デジタルフィルタ１０８とを含む。

波形整形回路１０１は、駆動信号Ｓｄｒｖを方形波に変換し、基準クロックＣＫｒｅｆとして出力する。例えば、波形整形回路１０１は、コンパレータやインバータによって構成される。基準クロックＣＫｒｅｆの周波数は、駆動信号Ｓｄｒｖの周波数（すなわち、センサ信号Ｓ１０の周波数）と実質的に同一である。

逓倍回路１０２は、波形整形回路１０１からの基準クロックＣＫｒｅｆを逓倍し、基準クロックＣＫｒｅｆの周波数よりも高い周波数を有する逓倍クロックＣＫｘを生成する。例えば、逓倍回路１０２はＰＬＬ（Phase Locked Loop）によって構成される。

分周回路１０２ａは、逓倍回路１０２からの逓倍クロックＣＫｘを分周し、所定のサンプリング周波数（アナログ／デジタル変換器１０４に要求されるサンプリング周波数）と同一の周波数を有する動作クロックＣＫａ（サンプリングクロック）を生成する。すなわち、逓倍クロックＣＫｘは、サンプリング周波数よりも高い周波数を有する。

サンプリング位相調整回路１００は、シフトレジスタ１００Ｒと、セレクタ１００Ｓとを含む。シフトレジスタ１００Ｒは、逓倍回路１０２からの逓倍クロックＣＫｘに同期して分周回路１０２ａからの動作クロックＣＫａを順次シフトさせることにより、位相が所定量ずつずれたｎ個（ｎは２以上の整数）の遅延クロックＣＣ１，ＣＣ２，・・ＣＣｎを生成する。例えば、シフトレジスタ１００Ｒは、縦続接続された複数のフリップフロップによって構成される。セレクタ１００Ｓは、外部制御により設定された設定値ＳＥＴに応じて、遅延クロックＣＣ１，ＣＣ２，・・・，ＣＣｎのいずれか１つを選択し、選択した遅延クロックをサンプリングクロックＣＫｓｐ（位相調整されたサンプリングクロック）として出力する。設定値ＳＥＴは、サンプリング位相調整回路１００の遅延時間を設定するための値であり、逓倍クロックＣＫｘのパルス数を示す。例えば、設定値ＳＥＴが“３”に設定されると、セレクタ１００Ｓは、第３番目の遅延クロックＣＣ３を選択する。これにより、サンプリング位相調整回路１００の遅延時間は、逓倍クロックＣＫｘの３パルスに対応する時間に設定される。

分周回路１０２ｂは、分周回路１０２ａからの動作クロックＣＫａを分周し、動作クロックＣＫａの周波数よりも低い周波数を有する動作クロックＣＫｂを生成する。

例えば、図３のように、基準クロックＣＫｒｅｆが逓倍（６４倍）されて逓倍クロックＣＫｘが生成され、逓倍クロックＣＫｘが分周（１／４）されて動作クロックＣＫａが生成され、動作クロックＣＫａが分周（１／２）されて動作クロックＣＫｂが生成される。また、サンプリング位相調整回路１００は、複数の遅延クロック（ＣＣ１，ＣＣ２，ＣＣ３）のいずれか１つ（遅延クロックＣＣ３）をサンプリングクロックＣＫｓｐとして出力する。

入力アンプ１０３は、物理量センサ１０からのセンサ信号Ｓ１０を電圧に変換し、アナログセンサ信号Ｓｓｎｃとして出力する。

アナログ／デジタル変換器１０４は、サンプリング位相調整回路１００からのサンプリングクロックＣＫｓｐに同期してアナログセンサ信号Ｓｓｎｃをサンプリングし、サンプリングしたアナログ値（振幅値）をデジタル値に変換する。これにより、アナログセンサ信号Ｓｓｎｃは、複数のデジタル値によって構成されたデジタルセンサ信号Ｄｓｎｃに変換される。

デシメーションフィルタ１０５は、分周回路１０２ａからの動作クロックＣＫａに同期して動作し、アナログ／デジタル変換器１０４によって得られたデジタルセンサ信号Ｄｓｎｃにデシメーション処理（サンプリング周波数の変換やデジタル値の間引き等）を実行することにより、サンプリングクロックＣＫｓｐ（動作クロックＣＫａ）に対応するデジタルセンサ信号Ｄｓｎｃを動作クロックＣＫｂに対応するデジタルセンサ信号Ｄｄｃに変換する。

検波信号生成器１０６は、分周回路１０２ｂからの動作クロックＣＫｂに同期して動作し、波形整形回路１０１からの基準クロックＣＫｒｅｆの遷移エッジ（ここでは、立ち上がりエッジ）に応答して正弦波信号に対応するデジタル検波信号Ｄｄｅｔを生成する。デジタル検波信号Ｄｄｅｔは、複数の正弦波データによって構成される。複数の正弦波データは、それぞれ、所定クロック（例えば、動作クロックＣＫａ）に同期して所定周波数の正弦波信号（例えば、駆動信号Ｓｄｒｖ）をサンプリングすることによって得られる複数のアナログ値（振幅値）に対応する（図４Ｂ参照）。例えば、複数の正弦波データは、正弦関数で表現される理想的な振幅値を示す。

乗算器１０７は、デシメーションフィルタ１０５からのデジタルセンサ信号Ｄｄｃに検波信号生成器１０６によって生成されたデジタル検波信号Ｄｄｅｔを乗算する。これにより、物理量信号（物理量センサ１０によって検知された物理量に対応する信号）が検波される。

デジタルフィルタ１０８は、動作クロックＣＫｂに同期して動作し、ノイズ除去等のために乗算器１０７によって検波された物理量信号のうち低周波数成分のみをデジタル検出信号Ｄｐｈｙとして通過させる。

〔検波信号生成器〕
図４Ａのように、検波信号生成器１０６は、リングカウンタ１１１と、データ格納部１１２と、データ読出部１１３とを含む。リングカウンタ１１１，データ読出部１１３は、動作クロックＣＫｂに同期して動作する。リングカウンタ１１１は、基準クロックＣＫｒｅｆの遷移エッジに応答してカウント値ＣＮＴのインクリメントを開始し、カウント値ＣＮＴが所定の最大値に到達するとカウント値ＣＮＴを“０”にリセットする。データ格納部１１２は、デジタル検波信号Ｄｄｅｔの元となる複数の正弦波データＤＡＴＡを格納する。データ読出部１１３は、予め設定されたカウント値ＣＮＴと正弦波データＤＡＴＡとの対応関係（図４Ｂ）に基づいて、リングカウンタ１１１のカウント値ＣＮＴに対応する正弦波データＤＡＴＡを読み出して出力する。このようにして、正弦波データＤ０，Ｄ１，Ｄ２，・・・，Ｄ１５を順番に出力するによって、正弦波信号に対応するデジタル検波信号Ｄｄｅｔが生成される。

〔動作〕
次に、図５を参照しつつ、図１に示した物理量検出回路１２による動作について説明する。なお、ここでは、動作クロックＣＫｘの周期を“ｔ”とし、アナログセンサ信号Ｓｓｎｃの位相は基準クロックＣＫｒｅｆの位相よりも“ｔ”だけ進んでいるものとする。また、デシメーションフィルタ１０５は、デジタルセンサ信号Ｄｓｎｃを動作クロックＣＫｂの周波数（動作クロックＣＫａの周波数の１／２）に対応させるために、デジタルセンサ信号Ｄｓｎｃからデジタル値を１つおきに間引くものとする。

動作クロックＣＫａ（位相調整される前のサンプリングクロック）の遷移エッジは、アナログセンサ信号Ｓｓｎｃの所望サンプリングポイントＳＰ０，ＳＰ１，ＳＰ２，・・・（例えば、正弦波データＤ０，Ｄ１，Ｄ２，・・・に対応するポイント）に一致していない。ここで、設定値ＳＥＴが“３”に設定されると、セレクタ１００Ｓは、３番目の遅延クロックＣＣ３をサンプリングクロックＣＫｓｐとして選択する。これにより、サンプリングクロックＣＫｓｐの遷移エッジを所望サンプリングポイントＳＰ０，ＳＰ１，ＳＰ２，・・・にそれぞれ一致させることができる。

アナログ／デジタル変換器１０４は、サンプリングクロックＣＫｓｐに同期してアナログセンサ信号Ｓｓｎｃをデジタル値Ｐ０，Ｐ１，Ｐ２，Ｐ３，Ｐ４・・・に変換する。デシメーションフィルタ１０５は、デジタルセンサ信号Ｄｓｎｃからデジタル値Ｐ１，Ｐ３，・・・を間引いてデジタルセンサ信号Ｓｄｃとして出力する。一方、検波信号生成器１０６は、基準クロックＣＫｒｅｆの遷移エッジに応答して、動作クロックＣＫｂに同期した正弦波データＤ０，Ｄ２，・・・の出力を開始する。乗算器１０７は、デシメーションフィルタ１０５からのデジタル値Ｐ０，Ｐ２，・・・に検波信号生成器１０６からの正弦波データＤ０，Ｄ２，・・・をそれぞれ乗算する。

以上のように、サンプリングクロックＣＫｓｐの位相を調整することにより、サンプリングポイント（サンプリングクロックＣＫｓｐの遷移エッジの位置）を移動させることができる。その結果、デジタルセンサ信号Ｄｓｎｃの位相を変更することができる。このように、サンプリング周波数を高くすることなくデジタルセンサ信号Ｄｓｎｃの位相調整の精度を向上させることができる。また、サンプリングクロックＣＫｓｐの遷移エッジの位置を所望サンプリングポイントＳＰ０，ＳＰ１，ＳＰ２，・・・に一致させる（または近づける）ことができるので、アナログ／デジタル変換の精度を向上させることができる。

また、逓倍クロックＣＫｘの周期を単位としてサンプリングクロックＣＫｓｐの位相を設定することができる。逓倍クロックＣＫｘの周波数が高い程、サンプリングクロックＣＫｓｐの位相を精密に設定することができる。これにより、従来よりもデジタルセンサ信号Ｄｓｎｃの位相を精密に調整することができる。

なお、分周回路１０２ｂは、サンプリング位相調整回路１００からのサンプリングクロックＣＫｓｐを分周して動作クロックＣＫｂを生成しても良い。

（実施形態１の変形例）
また、図６のように、検波信号生成器１０６およびデジタルフィルタ１０８は、アナログ／デジタル変換器１０４に供給されるサンプリングクロックＣＫｓｐに同期して動作しても良い。図６に示した物理量検出回路１２ａでは、図１に示した分周回路１０２ｂ，デシメーションフィルタ１０５が省略されている。

図７のように、検波信号生成器１０６は、基準クロックＣＫｒｅｆの遷移に応答して、サンプリングクロックＣＫｓｐに同期した正弦波データＤ０，Ｄ１，Ｄ２，・・・の出力を開始する。乗算器１０７は、アナログ／デジタル変換器１０４によって得られたデジタル値Ｐ０，Ｐ１，Ｐ２，・・・に検波信号生成器１０６からの正弦波データＤ０，Ｄ１，Ｄ２，・・・をそれぞれ乗算する。このようにサンプリングクロックＣＫｓｐを物理量検出回路１２ａの動作クロックとして利用した場合も図１と同様の効果を得ることができる。

（実施形態２）
図８は、この発明の実施形態２による物理量センサ装置の構成を示す。この物理量センサ装置は、図１に示した物理量検出回路１２に代えて、物理量検出回路２２を備える。物理量検出回路２２は、図１に示したサンプリング位相調整回路１００に代えて、サンプリング位相調整回路２００を含む。その他の構成は図１と同様である。

サンプリング位相調整回路２００は、サンプリング位相調整カウンタ２０１と、分周回路２０２（クロック生成回路）とを含む。サンプリング位相調整カウンタ２０１は、基準クロックＣＫｒｅｆの遷移エッジに応答して逓倍クロックＣＫｘの発生パルス数の計数を開始し、発生パルス数が外部制御により設定された所定値ＳＥＴに到達するとタイミング信号ＳＴＲを生成する。分周回路２０２は、サンプリング位相調整カウンタ２０１からのタイミング信号ＳＴＲの遷移エッジに応答して分周処理を開始する（例えば、分周回路２０２の出力が初期状態にリセットされる。）。そして、分周回路２０２は、逓倍クロックＣＫｘを分周し、所定のサンプリング周波数を有するサンプリングクロックＣＫｓｐを生成する。

〔動作〕
次に、図９を参照しつつ、図８に示したサンプリング位相調整回路２００による処理について説明する。なお、ここでは、動作クロックＣＫｘの周波数を１／４に分周するために、分周回路２０２を２ビットカウンタによって構成し、その２ビットカウンタの２出力のうちＭＳＢ（Most Significant Bit）に対応する出力をサンプリングクロックＣＫｓｐとして供給するものとする。

サンプリング位相調整カウンタ２０１は、基準クロックＣＫｒｅｆの遷移エッジに応答して逓倍クロックＣＫｘの発生パルス数の計数を開始する。ここで、設定値ＳＥＴが“３”に設定されると、サンプリング位相調整カウンタ２０１は、カウント値が“３”に到達するとタイミング信号ＳＴＲを出力する。分周回路２０２は、サンプリング位相調整カウンタ２０１からのタイミング信号ＳＴＲの遷移エッジに応答して、予め設定された初期値（ここでは、２）からカウントを開始し、カウント値が最大値（ここでは、３）に到達するとカウント値を“０”にリセットする。分周回路２０２のＭＳＢ出力は、分周回路２０２のカウント値が２または３である場合には“１”になり、分周回路２０２のカウント値が０または１である場合には“０”になる。

以上のように、逓倍クロックＣＫｘの周期を単位としてサンプリングクロックＣＫｓｐの位相を設定することができる。また、逓倍クロックＣＫｘの周波数が高い程、サンプリングクロックＣＫｓｐの位相を精密に設定することができる。これにより、従来よりもデジタルセンサ信号Ｄｓｎｃの位相を精密に調整することができる。

なお、分周回路２０２を、サンプリング位相調整カウンタ２０１からのタイミング信号ＳＴＲに応答して逓倍処理を開始する逓倍回路に置き換えても良い。このような逓倍回路は、所定周波数のクロックを逓倍し、サンプリングクロックＣＫｓｐを生成する。

（実施形態３）
図１０は、この発明の実施形態３による物理量センサ装置の構成を示す。この物理量センサ装置は、図１に示した物理量検出回路１２に代えて、物理量検出回路３２を備える。物理量検出回路３２は、図１に示した構成に加えて、デジタルセンサ信号Ｄｓｎｃの位相を調整する位相調整回路３００と、デジタル検波信号Ｄｄｅｔの位相を調整する位相調整回路４００とを含む。その他の構成は、図１と同様である。

図１１のように、位相調整回路３００は、シフトレジスタ３００Ｒと、セレクタ３００Ｓとを含む。シフトレジスタ３００Ｒは、分周回路１０２ａからの動作クロックＣＫａに同期してデジタルセンサ信号Ｄｓｎｃを順次シフトさせることにより、位相が所定量ずつずれたｉ個（ｉは、２以上の整数）の遅延信号ＤＤ１，ＤＤ２，・・・，ＤＤｉを生成する。例えば、シフトレジスタ３００Ｒは、縦続接続された複数のフリップフロップによって構成される。セレクタ３００Ｓは、外部制御により設定された設定値ＳＥＴ１に応じて遅延信号ＤＤ１，ＤＤ２，・・・，ＤＤｉのいずれか１つを選択し、選択した遅延信号を遅延デジタルセンサ信号ＤＤｓｎｃとして出力する。設定値ＳＥＴ１は、位相調整回路３００の遅延時間を設定するための値であり、動作クロックＣＫａのパルス数を示す。

図１２Ａのように、位相調整回路４００は、シフトレジスタ４００Ｒと、セレクタ４００Ｓとを含む。シフトレジスタ４００Ｒは、分周回路１０２ｂからの動作クロックＣＫｂに同期して基準クロックＣＫｒｅｆを順次シフトさせることにより、位相が所定量ずつずれたｊ個（ｊは、２以上の整数）の遅延クロックＣＫ１，ＣＫ２，・・・，ＣＫｊを生成する。例えば、シフトレジスタ４００Ｒは、縦続接続された複数のフリップフロップによって構成される。セレクタ４００Ｓは、外部制御により設定された設定値ＳＥＴ２に応じて遅延クロックＣＫ１，ＣＫ２，・・・，ＣＫｊのいずれか１つを選択し、選択した遅延クロックを選択クロックＳＳＳとして出力する。設定値ＳＥＴ２は、位相調整回路４００の遅延時間を設定するための値であり、動作クロックＣＫｂのパルス数を示す。

なお、図１０に示した位相調整回路４００を図１２Ｂに示した位相調整カウンタ４０１に置き換えても良い。位相調整カウンタ４０１は、基準クロックＣＫｒｅｆの遷移エッジに応答して分周回路１０２ｂからの動作クロックＣＫｂの発生パルス数の計数を開始し、発生パルス数が設定値ＳＥＴ２に到達するとタイミング信号ＴＴＴを出力する。

〔動作〕
次に、図１３を参照しつつ、図１０に示した物理量検出回路３２による動作について説明する。なお、ここでは、逓倍クロックＣＫｘの周期を“ｔ”とし、アナログセンサ信号Ｓｓｎｃの位相は、基準クロックＣＫｒｅｆの位相よりも“１１ｔ”だけ遅れているものとする。また、動作クロックＣＫａ（サンプリングクロックＣＫｓｐ）の周波数，動作クロックＣＫｂの周波数は、それぞれ、逓倍クロックＣＫｘの周波数の“１／４”，“１／８”であるものとする。

ここで、サンプリング位相調整回路１００の設定値ＳＥＴが“３”に設定されると、サンプリング位相調整回路１００は、動作クロックＣＫａを逓倍クロックＣＫｘの３パルスに対応する時間“３ｔ”だけ遅延させてサンプリングクロックＣＫｓｐとして出力する。これにより、サンプリングクロックＣＫｓｐの遷移エッジを所望サンプリングポイントＳＰ０，ＳＰ１，ＳＰ２，・・・・にそれぞれ一致させることができる。

また、位相調整回路３００の設定値ＳＥＴ１を“１”に設定すると、位相調整回路３００は、デジタルセンサ信号Ｄｓｎｃを動作クロックＣＫａの１パルスに対応する時間“４ｔ”だけ遅延させ、遅延デジタルセンサ信号ＤＤｓｎｃとして出力する。ここでは、動作クロックＣＫａはサンプリングクロックＣＫｓｐに対して位相が“ｔ”だけずれているので、基準クロックＣＫｒｅｆと遅延デジタルセンサ信号ＤＤｓｎｃとの位相差は“１６ｔ（＝３ｔ＋８ｔ＋ｔ＋４ｔ）”になる。また、基準クロックＣＫｒｅｆとデシメーションフィルタ１０５によって得られたデジタルセンサ信号Ｄｄｃとの位相差も“１６ｔ”になる。

さらに、位相調整回路４００の設定値ＳＥＴ２を“２”に設定すると、位相調整回路４００は、基準クロックＣＫｒｅｆを動作クロックＣＫｂの２パルスに対応する時間“１６ｔ”だけ遅延させ、選択クロックＳＳＳとして出力する。検波信号生成器１０６は、選択クロックＳＳＳの遷移エッジに応答して正弦波データＤ０，Ｄ２，・・・を出力する。これにより、基準クロックＣＫｒｅｆとデジタル検波信号Ｄｄｅｔとの位相差は“１６ｔ”になるので、デジタルセンサ信号Ｄｓｎｃの位相とデジタル検波信号Ｄｄｅｔの位相とを互いに一致させることができる。

以上のように、位相調整回路３００によって、動作クロックＣＫａの周期を単位としてデジタルセンサ信号Ｄｓｎｃの位相を設定することができる。また、位相調整回路４００（または、位相調整カウンタ４０１）によって、動作クロックＣＫｂの周期を単位としてデジタル検波信号Ｄｄｅｔの位相を設定することができる。このように、デジタルセンサ信号Ｄｓｎｃの位相およびデジタル検波信号Ｄｄｅｔの位相を精密に設定することができる。

また、動作クロックＣＫｂは動作クロックＣＫａよりも周波数が低いので、位相調整回路４００の位相調整の精度は、位相調整回路３００の位相調整の精度よりも低い。このように、位相調整の精度がそれぞれ異なる位相調整回路３００，４００に位相調整処理を分担させることにより、位相調整処理に要する回路規模および消費電力を低減することができる。例えば、動作クロックＣＫａの周期“ｔ”を単位として最大遅延時間を“１６ｔ”に設定するために、位相調整回路４００のみを使用する場合では１６個のフリップフロップを設ける必要があるが、図１０の場合では位相調整回路３００，４００にフリップフロップを４個ずつ設ければ良い。

なお、位相調整回路３００，４００は、それぞれ、基準クロックＣＫｒｅｆの周波数よりも高い周波数を有する別の動作クロック（動作クロックＣＫａとは異なる周波数を有する動作クロック）に同期して動作しても良い。

〔検波信号生成器の変形例〕
また、図１４Ａのように、リングカウンタ１１１が基準クロックＣＫｒｅｆの遷移エッジに応答してカウント値ＣＮＴのインクリメントを開始するように構成しても良い。この場合、データ読出部１１３におけるカウント値ＣＮＴと正弦波データＤＡＴＡとの対応関係は、外部制御ＣＴＲＬによって設定可能である。データ読出部１１３は、選択クロックＳＳＳの遷移エッジに応答して、カウント値ＣＮＴに対応する正弦波データＤＡＴＡの読み出しを開始する。例えば、位相調整回路３００の設定値ＳＥＴが“３”に設定されると、カウント値ＣＮＴと正弦波データＤＡＴＡとの対応関係は、図１４Ｂのように設定される。このように設定することにより、検波信号生成器１０６は、選択クロックＳＳＳの遷移エッジに応答して正弦波データＤ０，Ｄ１，Ｄ２，・・・を順番に出力することができる。

（実施形態３の変形例１）
また、図１５に示した物理量検出回路３２ａのように、図１０に示したサンプリング位相調整回路１００を図８に示したサンプリング位相調整回路２００に置き換えた場合も、図１０の場合と同様の効果を得ることができる。

（その他の実施形態）
なお、以上の各実施形態における物理量センサ１０は、音叉型に限らず、円柱型，正三角柱型，正四角柱型，リング型や、その他の形状であっても良い。また、図１６のように、物理量センサ１０は、静電容量式加速度センサであっても良い。物理量センサ１０は、固定部１０ｂと、可動部１０ｃと、可動電極Ｐｍａ，Ｐｍｂと、検出電極Ｐｆａ，Ｐｆｂと、差動増幅器１０ｄとを有する。可動部１０ｃは、加速度に応じて変位するように固定部１０ｂに連結される。可動電極Ｐｍａ，Ｐｍｂは、可動部１０ｃに配置される。検出電極Ｐｆａ，Ｐｆｂは、それぞれ、可動電極Ｐｍａ，Ｐｍｂに対向するように、固定部１０ｂに配置される。すなわち、可動電極Ｐｍａ，検出電極Ｐｆａによって容量素子Ｃａが構成され、可動電極Ｐｍｂ，検出電極Ｐｆｂによって容量素子Ｃｂが構成される。また、容量素子Ｃａ，Ｃｂには、それぞれ、発振回路１１ｄからの駆動信号Ｓｄｒｖが供給される。差動増幅器１０ｄは、検出電極Ｐｆａ，Ｐｆｂのそれぞれに発生する電荷量の差に対応するセンサ信号Ｓ１０を出力する。加速度が発生すると、可動部１０ｃの変位に起因して容量素子Ｃａの静電容量および容量素子Ｃｂの静電容量のうち一方が増加し他方が減少する。これにより、検出電極Ｐｆａ，Ｐｆｂのそれぞれにおける電荷量に差が生じ、この差に対応するセンサ信号Ｓ１０が出力される。

また、以上の各実施形態において設定値ＳＥＴ，ＳＥＴ１，ＳＥＴ２は変更可能な値として説明したが、設定値ＳＥＴ，ＳＥＴ１，ＳＥＴ２は固定値であっても良い。

この発明は、サンプリング周波数の増大を抑制しつつ位相調整の精度を向上させることができるので、移動体，携帯電話，デジタルカメラ，ゲーム機などに用いられる物理量センサ（例えば、音叉型角速度センサや静電容量式加速度センサなど）に好適である。

この発明の実施形態１による物理量センサ装置の構成を示すブロック図。 図１に示した物理量センサおよび駆動回路の構成を示すブロック図。 図１に示したサンプリング位相調整回路による処理について説明するためのタイミングチャート。 （Ａ）図１に示した検波信号生成器の構成例を示すブロック図。（Ｂ）図４Ａの検波信号生成器におけるカウント値と正弦波データとの対応関係を示す図。 図１に示した物理量検出回路による動作について説明するためのタイミングチャート。 図１に示した物理量検出回路を変形例を示すブロック図。 図６に示した物理量検出回路による動作について説明するためのタイミングチャート。 この発明の実施形態２による物理量センサ装置の構成を示すブロック図。 図８に示したサンプリング位相調整回路による処理について説明するためのタイミングチャート。 この発明の実施形態３による物理量センサ装置の構成を示すブロック図。 図１０に示した位相調整回路の構成を示す図。 （Ａ）図１０に示した位相調整回路の構成を示す図。（Ｂ）位相調整カウンタの構成を示すブロック図。 図１０に示した物理量検出回路による動作について説明するためのタイミングチャート。 （Ａ）図１０に示した検波信号生成器の構成例を示すブロック図。（Ｂ）図１４Ａの検波信号生成器におけるカウント値と正弦波データとの対応関係を示す図。 図１０に示した物理量検出回路の変形例を示すブロック図。 物理量センサの変形例について説明するためのブロック図。 アナログ／デジタル変換回路における処理について説明するための図。

符号の説明

１０ 物理量センサ
１１ 駆動回路
１２，１２ａ，２２，２２ａ，３２，３２ａ 物理量検出回路
１０１ 波形整形回路
１０２ 逓倍回路
１０２ａ，１０２ｂ，２０２ 分周回路
１０３ 入力アンプ
１０４ アナログ／デジタル変換器
１０５ デシメーションフィルタ
１０６ 検波信号生成器
１０７ 乗算器
１０８ デジタルフィルタ
１００，２００ サンプリング位相調整回路
３００，４００ 位相調整回路
１００Ｒ，３００Ｒ，４００Ｒ シフトレジスタ
１００Ｓ，３００Ｓ，４００Ｓ セレクタ
２０１ サンプリング位相調整カウンタ
４０１ 位相調整カウンタ
１１１ リングカウンタ
１１２ データ格納部
１１３ データ読出部

Claims (12)

1. 外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、
   所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
   前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
   前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを備え、
   前記検出回路は、
   前記センサ信号の周波数に対応する周波数を有する基準クロックの遷移に応答して正弦波信号に対応するデジタル検波信号を生成する検波信号生成回路と、
   前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号に前記検波信号生成回路によって生成されたデジタル検波信号を乗算することによって前記物理量に対応する物理量信号を検波する乗算回路とを含む
   ことを特徴とする物理量検出回路。
2. 請求項１において、
   前記サンプリング位相調整回路は、前記サンプリング周波数よりも高い周波数を有する逓倍クロックに同期して動作し、前記サンプリングクロックを前記逓倍クロックの所定のパルス数だけ遅延させる
   ことを特徴とする物理量検出回路。
3. 請求項２において、
   前記サンプリング位相調整回路は、
   前記逓倍クロックに同期して前記サンプリングクロックを順次シフトさせることにより複数の遅延クロックを生成するシフトレジスタと、
   前記シフトレジスタによって生成された複数の遅延クロックのいずれか１つを選択するセレクタとを含み、
   前記アナログ／デジタル変換回路は、前記セレクタによって選択された遅延クロックに同期してアナログ／デジタル変換を行う
   ことを特徴とする物理量検出回路。
4. 請求項２において、
   前記サンプリング位相調整回路は、
   前記逓倍クロックの発生パルス数を計数し、発生パルス数が所定値に到達するとタイミング信号を生成するサンプリング位相調整カウンタと、
   前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記サンプリングクロックを生成するクロック生成回路とを含む
   ことを特徴とする物理量検出回路。
5. 請求項４において、
   前記クロック生成回路は、前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記逓倍クロックを分周することによって前記サンプリングクロックを生成する分周回路である
   ことを特徴とする物理量検出回路。
6. 請求項１において、
   前記デジタル検波信号の位相を調整する第１の位相調整回路をさらに備える
   ことを特徴とする物理量検出回路。
7. 請求項６において、
   前記第１の位相調整回路は、前記基準クロックが供給されるとともに前記基準クロックの周波数よりも高い周波数を有する第１の動作クロックに同期して動作し、前記基準クロックの遷移エッジを前記第１の動作クロックの所定のパルス数だけ遅延させ、
   前記検波信号生成回路は、前記第１の位相調整回路によって遅延された基準クロックの遷移エッジに応答して前記デジタル検波信号を生成する
   ことを特徴とする物理量検出回路。
8. 外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、
   所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
   前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
   前記デジタルセンサ信号の位相を調整するセンサ位相調整回路と、
   前記センサ位相調整回路によって位相調整されたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを備え、
   前記センサ位相調整回路は、前記アナログ／デジタル変換回路によって得られたデジタルセンサ信号が供給されるとともに前記センサ信号の周波数よりも高い周波数を有する動作クロックに同期して動作し、前記デジタルセンサ信号を前記動作クロックの所定のパルス数だけ遅延させる
   ことを特徴とする物理量検出回路。
9. 外部から与えられた物理量に応じてセンサ信号を出力する物理量センサに用いられる物理量検出回路であって、
   所定のサンプリング周波数を有するサンプリングクロックの位相を調整するサンプリング位相調整回路と、
   前記サンプリング位相調整回路によって位相調整されたサンプリングクロックに同期して前記センサ信号をデジタルセンサ信号に変換するアナログ／デジタル変換回路と、
   前記デジタルセンサ信号の位相を調整するセンサ位相調整回路と、
   前記センサ位相調整回路によって位相調整されたデジタルセンサ信号に基づいて前記物理量を検出する検出回路とを備え、
   前記サンプリング位相調整回路は、前記サンプリング周波数よりも高い周波数を有する逓倍クロックに同期して動作し、前記サンプリングクロックを前記逓倍クロックの所定のパルス数だけ遅延させる
   ことを特徴とする物理量検出回路。
10. 請求項９において、
    前記サンプリング位相調整回路は、
    前記逓倍クロックに同期して前記サンプリングクロックを順次シフトさせることにより複数の遅延クロックを生成するシフトレジスタと、
    前記シフトレジスタによって生成された複数の遅延クロックのいずれか１つを選択するセレクタとを含み、
    前記アナログ／デジタル変換回路は、前記セレクタによって選択された遅延クロックに同期してアナログ／デジタル変換を行う
    ことを特徴とする物理量検出回路。
11. 請求項９において、
    前記サンプリング位相調整回路は、
    前記逓倍クロックの発生パルス数を計数し、発生パルス数が所定値に到達するとタイミング信号を生成するサンプリング位相調整カウンタと、
    前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記サンプリングクロックを生成するクロック生成回路とを含む
    ことを特徴とする物理量検出回路。
12. 請求項１１において、
    前記クロック生成回路は、前記サンプリング位相調整カウンタからのタイミング信号の遷移エッジに応答して前記逓倍クロックを分周することによって前記サンプリングクロックを生成する分周回路である
    ことを特徴とする物理量検出回路。

Images