JP2012521006A - 三相容量ベース検知 - Google Patents

Abstract

検知を行うための様々なシステム及び方法が提供される。一実施形態において、検知システムが提供される。該検知システムは、プルーフマス上に配置された第１の電極アレイと、支持構造の平面表面上に配置された第２の電極アレイとを備える。前記第１の電極アレイが、前記第２の電極アレイに対して面するように且つほぼ平行に位置付けられることとなるように、コンプライアントな結合を介して該プルーフマスが前記支持構造に取り付けられており、及び、該プルーフマスは、前記支持構造に対して変位することが可能である。該第１の電極アレイは、複数の第１パターンの電極を含み、該第２の電極アレイは、複数の第２パターンの電極を含む。前記検知システムは、前記第１の電極アレイについての電気的なヌル位置を生成するために、前記第２パターンの電極の各々に対して入力電圧を提供するよう構成された回路構成を更に備える。

Description

背景
容量性の微小電気機械システム（ＭＥＭＳ）を用いた位置及び加速度の検知は、コンプライアントな（又は迎合的な、柔軟に対応する）構成要素の望ましくない動きに起因して、及び、そのような構成要素の動作の制限範囲に起因して、感度及び精度が欠如する可能性がある。追加的には、センサのダイナミックレンジ（すなわち、最小信号に対する最大信号の比率）は、容量変化を位置か又は加速度のいずれかに変換するために用いられる方法によって制限される可能性がある。

本発明の多くの態様は、以下の図面を参照してより良く理解することができる。図面内の構成要素は、必ずしも一定の縮尺に従っているとは限らず、その代わりに、本発明の原理を明確に説明することに重点を置いている。更に、図面内においては、同様の参照番号は、幾つかの図にわたる対応するパーツを指す。

本発明の一実施形態による、センサの図である。 本発明の一実施形態による、図１のセンサ内に用いられる電極アレイの図である。 本発明の一実施形態による、図１のセンサ内の対応する電極間の電気的結合の概略図である。 本発明の一実施形態による、図１のセンサ内の第１の電極アレイと第２の電極アレイとの間の交差静電容量（クロスキャパシタンス）を示す等価回路の概略図である。 本発明の一実施形態による、復調された出力電圧を生成するために具現化された図１内に示されたようなセンサの概略図である。 本発明の一実施形態による、図５における復調された出力電圧の変動のグラフ表示を示す図である。 本発明の一実施形態による、図５における復調された出力電圧の変動のグラフ表示を示す図である。 本発明の一実施形態による、復調された出力電圧に基づいてフィードバックを行うためのコントローラを含む、図５内に示されたようなセンサの概略図である。 本発明の一実施形態による、図８のコントローラの例示的な一実施形態の動作を示す図である。 本発明の一実施形態による、図８内に示されたセンサの例示的な実施形態の概略図である。 本発明の一実施形態による、図９のコントローラによって用いられるある例示的な３２ビット位置ワードを示す図である。 本発明の一実施形態による、図８内に示されたようなセンサの第１の電極アレイに対する第２の電極アレイの変位を決定するための方法を示すフローチャートを示す図である。

図１を参照すると、本発明の一実施形態によるセンサ１００が示されている。センサ１００は、後述されるように、例えば、加速度を検出するために用いられ得る。センサ１００は、３つの層、すなわち「ウェハース」を含む。具体的には、センサ１００は、エレクトロニクスウェハ１０３、プルーフマスウェハ（proof mass wafer）１０６、及びキャップウェハ（cap wafer）１０９を含む。エレクトロニクスウェハ１０３内にあるのは、ＣＭＯＳエレクトロニクス１１３であり、該ＣＭＯＳエレクトロニクス１１３は、プルーフマスウェハ１０６及びキャップウェハ１０９内の様々な電子構成要素に電気的に結合され得る。更にまた、ＣＭＯＳエレクトロニクス１１３は、理解され得るように、センサ１００の外部の電子構成要素に結合させるための出力ポートを提供することができる。ある用途の場合に、ＣＭＯＳエレクトロニクス１１３内に発生した熱が、許容不可能である可能性があり、そのようなケースでは、それらＣＭＯＳエレクトロニクス１１３が、分離状態ではあるがエレクトロニクスダイ（チップ）の中心に近いなどの状態において、配置される可能性がある。

プルーフマスウェハ１０６は、支持１１６を含み、該支持１１６は、プルーフマス１１９に機械的に結合される。センサ１００の断面図が示されているが、一実施形態によれば、プルーフマスウェハ１０６の一部分としての支持１１６が、プルーフマス１１９を取り囲む。その結果として、一実施形態においては、エレクトロニクスウェハ１０３、支持１１６、及びキャップウェハ１０９が、ポケットを形成する。該ポケット内において、プルーフマス１１９がつるされる（又はぶらさげられる、又は浮遊させられる）。

エレクトロニクスウェハ１０３と、支持１１６と、キャップウェハ１０９とが、一緒になって、支持構造を提供する。本発明の様々な実施形態によるコンプライアントな（又は迎合的な、柔軟に対応する）結合を介して、該支持構造にプルーフマス１１９が取り付けられる。この点に関して、該コンプライアントな結合には、高アスペクト比の曲げ性のサスペンション要素１２３を含めることができる。該高アスペクト比の曲げ性のサスペンション要素１２３は、例えば、2005年4月19日に発行された、「Moveable Micro-Electromechanical Device」と題する米国特許第６，８８２，０１９号内において説明されているようなものとすることができる。

センサ１００は、プルーフマス１１９上に配置された第１の電極アレイ１２６を更に含む。一実施形態において、第１の電極アレイ１２６は、エレクトロニクスウェハ１０３の上面に対向しているプルーフマス１１９の表面上に位置付けられる。プルーフマス１１９の表面（該表面上には第１の電極アレイ１２６が配置される）は、理解され得るように、ほぼフラットな表面である。

プルーフマス１１９上に配置された第１の電極アレイ１２６に対向するように面しているエレクトロニクスウェハ１０３の表面上に第２の電極アレイ１２９が配置されている。プルーフマス１２６が、エレクトロニクスウェハ１０３上につるされている（又はぶらさげられている、又は浮遊させらている）手法に起因して、ほぼ一様なギャップ１３３が、第１の電極アレイ１２６と、第２の電極アレイ１２９との間において形成される。ギャップ１３３のサイズは、距離ｄで表示されている。距離ｄには、例えば、１〜３マイクロメートルの任意のところを含めることができるか、或いは、距離ｄは、適切と見なされるような任意の他の距離とすることができる。

第１の電極アレイ１２６と、第２の電極アレイ１２９とが、互いに平行な平面内にほぼ入るような手法で、プルーフマス１１９が、エレクトロニクスウェハ１０３上につるされる。これにより、第１の電極アレイ１２６と第２の電極アレイ１２９との重なり（オーバーラップ）全体にわたって、ギャップ１３３がほぼ一様になることとなる。代替的には、適切と見なされ得るように、電極アレイ１２６、１２９が、エレクトロニクスウェハ１０３か又はプルーフマス１１９における他の表面上か又は構成に配置され得る。

高アスペクト比の曲げ性のサスペンション要素１２３は、センサ１００の支持構造に対してプルーフマス１１９が動くことが可能となるような、コンプライアンスの度合い（程度）を提供する。曲げ性のサスペンション要素１２３の設計に起因して、プルーフマス１１９の静止位置からの変位が、エレクトロニクスウェハ１０３の上面上に配置されている第２の電極アレイ１２９とほぼ平行な方向に実質的に制限される。第２の電極アレイ１２９と平行な方向にプルーフマス１１９の所定量の動きが可能となるよう曲げ性のサスペンション要素１２３が構成され、これにより、ギャップ１３３が、可能範囲への動作全体にわたってほぼ一様のままになることとなる。曲げ性のサスペンション要素１２３の設計は、第２の電極アレイ１２９に垂直な方向において、プルーフマス１１９における最小限の量の動作を提供する一方で、第２の電極アレイ１２９に平行な方向において、所望量の動作を可能にする。

次に、例えば、加速度を検知することにおいて、センサ１００の動作の簡単な説明が提供される。具体的には、定量化したい加速度の加速を受ける構造物か又は乗り物にセンサ１００が付けられる。上述のような、曲げ性のサスペンション要素１２３によって提供されるようなプルーフマス１１９の許容動作の方向と共に、該加速の方向が一直線になることとなるように、構造物か又はデバイスにセンサ１００が付けられる。構造物か又は乗り物が加速を受けると、プルーフマス１１９は、上述のように移動することとなる。第１の電極アレイ１２６と第２の電極アレイ１２９が、プルーフマス１１９上、及びエレクトロニクスウェハ１０３上に配置されているという事実に起因して、第１の電極アレイ１２６と第２の電極アレイ１２９との間における１つか又は複数の静電容量が、互いに対するアレイのシフトに伴って変動することとなる。

電極アレイ１２６と電極アレイ１２９との間の静電容量の変化の程度を検出又は検知すためにＣＭＯＳエレクトロニクス１１３及び／又は外部電極が用いられ得る。静電容量の変化に基づいて、そのような回路構成は、センサ１００が受けた加速度に比例した適切な信号を生成することができる。代替的には、加速中に所定の位置にプルーフマス１１９を維持するために、クローズドループ回路を用いることができる。そのような回路はクローズドループを含む。該クローズドループは、後述されるように、第１の電極アレイ１２６及び第２の電極アレイ１２９からフィードバックされた位置に基づいて、所定位置にプルーフマス１１９をとどまらせるアクチュエーション信号を提供する。

プルーフマス１１９の動作は、第２の電極アレイ１２９にほぼ平行な平面内に実質的に制限されているが、もしも曲げ性のサスペンション要素１２３が本質的にコンプライアントであるならば、プルーフマス１１９が、第２の電極アレイ１２９に垂直な方向において第２の電極アレイ１２９に対して変位を受ける場合があるということも可能である。別の言い方をすれば、プルーフマス１１９の望まない動きは、ギャップ１３３内に望ましくない変化が結果として生じることが起こる可能性がある。本明細書内において記載された方法の場合、平面内の動きの正確な容量性の検知は、ギャップ１３３を変化させるような望ましくない平面外の動きに対して実質的には影響を受けない。

次に、図２を参照すると、本発明の一実施形態による、それぞれの第１及び第２の電極アレイ１２６及び１２９の図が示されている。示されているように、実際には、複数の第１の電極アレイ１２６と複数の第２の電極アレイ１２９とが存在する。例えば、示された構成内では、４つのペアの第１及び第２の電極アレイ１２６及び１２９が存在する場合がある。もしも第１及び第２の電極アレイ１２６及び１２９が、図２内に示されるように配向されているならば、第２の電極アレイ１２９に平行な平面内における２次元内におけるプルーフマス１１９の動作が検知され得る。従って、一実施形態において、２次元内においてプルーフマス１１９の動作が可能となるように曲げ性のサスペンション要素１２３が構成される。代替的には、１次元内において動作が可能となるように曲げ性のサスペンション要素が構成され得り、ここで、第１及び第２の電極アレイ１２６及び１２９は、該１次元の動作を検知するために単一配向内に位置が定められる。

個々の電極アレイは、それぞれ、複数の電極を備える。具体的には、第１の電極アレイ１２６は、それぞれ、複数の第１の電極１４３から成り、及び、第２の電極アレイ１２９は、複数の第２の電極１４６から成る。各第１の電極アレイ１２６ごとに、対応する第２の電極アレイ１２９が存在する。第１の電極アレイ１２６の各々は、対応する第２の電極アレイ１２９よりもサイズが小さく、第１の電極アレイ１２６が移動可能であるという事実の要因となる。その結果、たとえ第１の電極アレイ１２６が、それぞれの第２の電極アレイ１２６に対して移動したとしても、プルーフマス１１９の動作の全範囲にわたって、第１及び第２の電極アレイ１２６のそれぞれのペア間において常にほぼ類似の重なり（オーバーラップ）が存在することになる。

第１の電極１４３及び第２の電極１４６の各々は、長方形の導体を含む。該長方形の導体は、互いに隣接して配置される。それぞれの電極アレイごとの電極１４３及び１４６の各々の中の共通ポイント間の距離は、電極アレイの「ピッチ」と呼ばれる。電極１４３及び１４６は、長方形の導体として示されているが、本明細書内に説明された原理に関連して要望通りに他の形状及びサイズの導体を用いることもできるということが理解されよう。更にまた、図示されたような長方形アレイとは別の構成内においても、電極が配置され得る。例えば、理解され得るように、角加速度及び変位を検出することに用いるために、円形アレイ内に電極が配置され得る。

次に図３を見ると、第１及び第２の電極アレイ２６及び１２９の一部分の側面図が示されている。追加的には、それぞれの電極アレイ１２６か又は１２９の中の電極１４３及び１４６のうちのそれぞれの複数電極の間における電気的な接続部が図示されている。電気的接続を考慮して、第１の電極アレイ１２６は、複数の第１パターン１５３の電極１４３を含む。各パターン１５３は、複数の電極１４３のうちの２つを含む。各パターン１５３内における各電極１４３は、それらのそれぞれのパターン１４３内の同じ位置を占める他のパターン１５３内の他の電極１４３に対応する。すなわち、電極１４３の両方が、それらのそれぞれのパターン１５３内における同じ位置を占める時には、複数の第１パターン１５３のうちの１つ目のパターン１５３内における複数電極１４３のうちの第１電極１４３は、該複数の第１パターン１５３のうちの２つ目の第１パターン１５３内の複数電極１４３のうちの第２電極１４３に対応する。パターン１５３の各々の中の対応する電極１４３は、互いに電気的に結合される。更にまた、第１パターン１５３は、第１の電極アレイ１２６内において互いに関連して櫛形にされる（interdigitated）。

第２の電極アレイ１２９は、複数の第２パターン１５６の電極１４６を含む。第２パターン１５６の各々は、少なくとも３つの第２の電極１４６を含む。各パターン１５６内における各電極１４６は、それらのそれぞれのパターン１４６内の同じ位置を占める他のパターン１５６内の他の電極１４６に対応する。すなわち、電極１４６の両方が、それらのそれぞれのパターン１５６内における同じ位置を占める時には、複数の第２パターン１５６のうちの１つ目の第２パターン１５６内における複数電極１４６のうちの第１電極１４６は、該複数の第２パターン１５６のうちの２つ目の第２パターン１５６内の複数電極１４６のうちの第２電極１４６に対応する。第２パターン１５６は、第２の電極アレイ１２９内において櫛形にされる（interdigitated）。第２パターン１５６の各々の中の複数の第２電極１４６のうちの対応する幾つかは共通に結合される。

電極１４３及び１４６の各々は、第１及び第２の電極アレイ１２６及び１２９内において均等に隔置される。これに関して、第１の電極アレイ１２６は、ピッチＰ_１を有し、ここで、該ピッチＰ_１は、第１の電極アレイ１２６内における所与の電極上のポイントと、次の隣接する電極上の同じポイントとの間の距離である。同様に、第２の電極アレイ１２９は、ピッチＰ_２を有する。センサ１００の一実施形態のコンテキスト内において、第１及び第２の電極アレイ１２６及び１２９は、グループ長Ｌを有し、ここで、Ｌ＝２Ｐ_１＝３Ｐ_２である。

本発明の一実施形態に従って、第２の電極アレイ１２９のピッチＰ_２に対する、第１の電極アレイ１２６のピッチＰ_１の比率が、１．５にほぼ等しいこととなるように、第１及び第２の電極アレイ１２６及び１２９のピッチＰ_１及びＰ_２が指定される。

第１の電極アレイ１２６における共通に結合された電極１４３は、第１の位相θ_ａか又は第２の位相θ_ｂの何れかを形成する。同様に、共通に結合された電極１４６は、示されるように、位相θ_Ａ、θ_Ｂ、及びθ_Ｃを形成する。この構成は、１２０度だけ離されている第２の電極アレイ１２９の位相を結果として生じる。

次に図４を参照すると、第２の電極アレイ１２９に対する第１の電極アレイ１２６の変位δの関数として、第１の電極アレイ１２６と第２の電極アレイ１２９との間の交差静電容量（クロスキャパシタンス）の項を示す等価回路が示されている。図示されていないが、図４の概略図内には考慮に入れられていない寄生容量を含む、第１及び第２の電極アレイ１２６及び１２９に関連付けられた他の一定の及び可変の静電容量が、存在する可能性があるということが理解されよう。図４内に示された静電容量は、２つの電極アレイ１２６及び１２９の相対位置に伴って変動するが、図示されていない寄生容量は、著しい変動を受けない可能性があるか、或いは一定である可能性があるということが理解されよう。

次に図５を参照すると、本発明の一実施形態による、センサ１００（図１）の一例を提供する３相センサ２００の概略図が示されている。３相センサ２００は、単一パターン１５３（図３）を表す第１の電極アレイ１２６（２つの電極が図示されている）を含む。追加的には、３相センサ２００は、単一パターン１５６（図３）を表す第２の電極アレイ１２９（３つの電極が図示されている）を含む。センサ２００は、電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃを提供するための波形発生器２１０を含む。該電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃは、第２の電極アレイ１２９における共通に結合された電極１４６に提供される正弦波電圧である。一実施形態において、電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃは、単一基準電圧Ｖ_ａｃｓｉｎ（ωｔ）のスケーリングされたバージョンであり、ここで、ωは角励起周波数（２πｆ_ｃ）である。ＡＣ電圧源Ｖ_ａｃｓｉｎ（ωｔ）の周波数は、クローズドループ帯域幅か又は任意のシステム機械的応答の何れかよりも実質的により高くなるように指定される。一実施形態において、電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃは、Ｒ２Ｒ比ＤＡＣ（例えば、図１０を参照）のような（但し、これに限定されない）、それぞれのディジタル的に制御された分周器（又は分配器）ネットワークを通じて共通電圧源から生成され得る。図５の実施形態は、正弦波電圧を用いて説明されているが、他の周期的な波形もまた利用され得る。

第１の電極アレイ１２６内における共通に結合された電極１４３の各々は、差動積分器２２０に結合される。３相センサ２００は、第１の電極アレイ１２６と第２の電極アレイ１２９との間におけるフェーズ・ツー・フェーズの静電容量に基づいて、復調された出力電圧Ｖ_ｐを生成するよう構成される。第１の電極アレイ１２６と第２の電極アレイ１２９との間の交差静電容量（クロスキャパシタンス）によって、第１の電極１４３において結果として信号が生じ、該信号は、差動積分器２２０に対して提供される。差動積分器２２０の出力は、それぞれの同期復調器２３０の入力部に結合される。追加的には、基準電圧Ｖ_ａｃｓｉｎ（ωｔ）が、波形発生器２１０によって同期復調器２３０に提供される。

ＡＣ励起の条件下において、互いに対して電極アレイ１２６及び１２９が移動すると、同期復調器２３０に入る正弦波信号の振幅は、静電容量の変化に伴って変動する。同期復調器２３０は、差動積分器２２０出力と基準電圧とに基づいて、復調した信号電圧Ｖ_ｐを生成する。

位置の変化当たりの交差静電容量において（ｄＣ／ｄｘ）、最大限の変化を得るために、第１の電極アレイ１２６と第２の電極アレイ１２９との間のギャップｄに対する第１の電極アレイ１２６のピッチの比率が、１．６にほぼ等しくなるように指定されるか、或いは、別のやり方、すなわちＰ_１／ｄ≒１．６で定められる。この形態において、交差静電容量（クロスキャパシタンス）の変形形態は、グループ長Ｌに等しい期間を有した単一成分のフーリエ展開によって適切に表現され得る。しかしながら、ギャップｄに対する、第１の電極アレイのピッチの比率のために、他の値も用いられ得るということが理解されるべきである。約１〜５までの範囲内のＰ_１／ｄ比率の場合には、３相Ａ、Ｂ、及びＣについての電極アレイ１２６と電極アレイ１２９との間の交差静電容量の項は、下記により表され得る。

ここで、Ｃ_ｓ（ｄ，Ｌ，Ａ_ｒ）は、周期的位置依存性静電容量の大きさであり、Ｃ_ｏ（ｄ，Ｌ，Ａ_ｒ）は、位置独立性静電容量の項であり、電極の間隔（スペーシング）、ギャップｄ、グループ長Ｌ、及び全アレイ領域Ａ_ｒに依存する。上記式を、位置位相角θ_ｐ＝２πδ／Ｌの点から書き換えることができ、それは、第２の電極アレイ１２９に対する第１の電極アレイ１２６の変位δの関数である。

例えば、第２の電極アレイ１２９の電極１４６における複数の第２パターン１５６が、下記電圧によって、すなわち、

によって（ここで、θ_ｃは、電気的な位相角である）励起される時には、復調された出力電圧Ｖ_ｐは、次式により得られる。

ここで、Ｇ_ｄは、ボルト／ファラッドにおける、差動積分器２２０及び同期復調器１３０の利得である。復調した出力電圧（Ｖ_ｐ）における位置位相角（θ_ｐ）及び／又は電気的位相角（θ_ｃ）における変動の影響が、図６及び図７内に図示されている。

図６は、電気的位相角が零（ゼロ）に等しい場合（θ_ｃ＝０）に、位置位相角が零（ゼロ）から２πラジアンにまで変動する時の、正規化された復調された出力電圧のグラフ表示３００である。プルーフマス１１９の任意の所与の位置について、電気的なヌル（ゼロ）位置（復調された出力電圧が零（ゼロ）であるところ）が存在する。図６内に示されているように、第１の電極アレイについての電気的なヌル（ゼロ）位置は、θ_ｐ＝０において及び±ｎπの区間（インターバル）において位置付けられ、ここで、ｎ＝1，２，３・・・である。式（１０）によって予測されるように、第２の電極アレイ１２９に対する第１の電極アレイ１２６の変位（δ）によって、正規化された復調された出力電圧が、グループ長（Ｌ）にわたって正弦波状に変動させられる。電気的位相角を電気的に掃引するように供給電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃを変動させて、その復調された出力電圧を監視することによって、電気的なヌル（ゼロ）位置が基準位置について見出され得る。

図７は、電気的位相角がθ_ｃ＝０及び±０．３ラジアンに調整された状態で、位置位相角が−πラジアンから＋πラジアンまで変動する時の、復調された出力電圧の別のグラフ表示３１０である。図７の曲線３３０によって示されているように、復調された出力電圧は、θ_ｃ＝０の時にθ_ｐ＝０に位置付けられた電気的なヌルの周りを正弦波状に変動する。式（１０）内のθ_ｃを調整することによって、電気的なヌル位置が、左か又は右にシフトされ得る。図７の曲線３２０によって示されているように、−０．３ラジアンの位置位相角に一致するように電気的なヌル位置が左にシフトされ得る。電気的なヌル位置におけるこのシフトは、式（７）〜式（９）に従って、第２の電極アレイ１２９に提供される電圧（Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃ）の振幅を調整することによって成し遂げられ得る。θ_ｃを所望の電気的なヌル位置（例えば、θ_ｃ＝−０．３ラジアン）に設定することによって、シフトを生じさせるための電圧振幅が決定され得る。同様に、図７の曲線３４０によって示されているように、式（７）〜式（９）に従って、第２の電極アレイ１２９に提供される電圧（Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃ）を調整することによって、＋０．３ラジアンの位置位相角に一致するように電気的なヌル位置が左にシフトされ得る。

ヌル位置を電気的に調整するこの能力（又は機能）によって、ゆるいウェハ・ツー・ウェハの結合アライメントにより生じた第１の電極アレイと第２の電極アレイとの間のミスアライメントの調整が可能になる。更に、この調整が動的に実施される場合には、第２の電極アレイ１２９に対する第１の電極アレイ１２６の位置と、従って、支持構造に対するプルーフマス１１９の位置とが、電極アレイ１２６及び１２９のサイズによってのみ制限される任意の動的範囲にわたって追跡され得る。本開示内に記載された幾つかの実施形態は、１４０ｄＢに近い現在の限界から、２００ｄＢに迫る値へと、動的範囲を改善させることができる。追加的には、動的範囲全体にわたる変位について、高度な精度を維持することができる。幾つかの例示的な実施形態は、位置分解能を＜１０ｆｍに、及び加速度分解能を１ｎＧ未満に、改善することを可能にすることができる。

次に図８を参照すると、センサ２５０は、コントローラ２４０を含む。該コントローラ２４０は、第２の電極アレイ１２９に提供される電圧（Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃ）の振幅を制御するためのフィードバック信号を提供するために図５のセンサ２００に追加される。フィードバック信号の更新レートは、線形出力範囲内において差動積分器２２０が動作するということを保証するのに十分なほど速いものとすべきである。従って、元の電気的なヌル位置から±π／２ラジアンを越えてプルーフマス１１９が移動する前に、第１の電極アレイについての電気的なヌル位置が更新され得るか又は調整され得る。電気的位相角に対する調整を用いて、差動積分器出力をほぼゼロに強制するために（すなわち、電気的なヌル位置を、出来る限りＤＡＣ分解能近くにシフトさせるために）フィードバックを提供することによって、電極アレイ１２６及び１２９のサイズによってのみ制限される任意の変位にわたってプルーフマス１１９位置が追跡され得る。

図９を参照すると、コントローラ２４０の例示的な一実施形態の動作が示されている。図９の実施形態において、コントローラ２４０はディジタルコントローラである。復調された出力電圧（Ｖ_ｐ）が、ブロック２４２内において、アナログからディジタルへの変換器（ＡＤＣ）を用いてサンプリングされて、復調された出力電圧のｉ番目のサンプル（Ｖ_ｐ，ｉ）が提供される。十分に高いサンプリング及び更新周波数を用いることにより、Ｖ_ｐにおける変動が制限されて、フルレンジ及びフル分解能のＡＤＣが利用され得る。

次いで、Ｖ_ｐ，ｉにＫ_ｖ−ｐ（変位／ボルトの単位における差動積分器２２０及び同期復調器２３０の利得）を掛けてスケーリングすることによって、前記復調された出力電圧が、ブロック２４４内において変位の単位に変換される。Ｖ_ｐ，ｉについて、ｉ番目のサンプルの時間における、第２の電極アレイ１２９に対する第１の電極アレイ１２６の変位が、次式により得られる。

ここで、Ｐ_１は、第１の電極アレイ１２６のピッチであり、θ_ｃ，ｉは、電気的位相角（すなわち、電気的なヌル位置）のｉ番目のサンプルである。従って、基準位置（例えば、θ_ｐ＝０）からの変位δ_ｉに基づいて、プルーフマス１１９の位置が決定され得る。追加的には、センサの変位／加速度入力（ｄｘ／ｄａ）により、基準位置からの変位の総計をスケーリングすることによって、加速度が決定され得る。加速度を、次式により得ることができる。

変換された復調された出力（Ｋ_ｖ−ｐＶ_ｐ，ｉ）が、ブロック２４６内において使用されて、ｉ番目のサンプルの時間における以前の電気的位相角（θ_ｃ，ｉ）に基づいて、次の電気的位相角（θ_{ｃ，ｉ＋１}）が決定される。

フィードバック項の符号（サイン）が、追跡された電気的なヌル位置（すなわち、ゼロクロッシング）が、正の傾きか或いは負の傾きかのいずれかを有するかどうかを決定する。正のフィードバック項の場合には、サーボが、正の傾きの交差（クロッシング）にロックされることとなり、及び、負のフィードバック項の場合には負の傾きの交差（クロッシング）にロックされることとなる。次の電気的位相角θ_{ｃ，ｉ＋１}が、次いで、ブロック２４８内において利用されて、更新された電気的角度位置が決定されて、波形発生器２１０に対してある出力が提供され得る。復調された出力電圧の次のサンプルの前に、次の電気的位相角が用いられて、電気的ヌル位置がシフトされる。

例えば、図１０を参照すると、Ｒ２Ｒ比ＤＡＣｓを通じて第２の電極アレイ１２９に提供される電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃは、制限された分解能を有することができる。例えば、一実施形態において、Ｒ２Ｒ比ＤＡＣ出力が、１２ビット分解能に制限される。従って、１２ビット分解能で、電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃが、４０９６の離散ステップか又は値において提供され得る。一実施形態において、参照テーブルを用いることによって、次の電気的位相角角θ_{ｃ，ｉ＋１}が用いられて、図１０のＲ２Ｒ比ＤＡＣｓに対する制御入力が決定される。この例において、次の電気的位相角は、各Ｒ２Ｒ比ＤＡＣｓごとのテーブルエントリに対応する。該テーブルエントリは、コントローラ２４０によってＲ２Ｒ比ＤＡＣｓの各々に送られる１２ビット制御信号に対応する。従って、この例示的な実施形態において、４０９６の離散的な電気的位相角位置だけが、１２ビット分解能を用いて実現可能である。

図１０を再び参照すると、Ｒ２Ｒ比ＤＡＣｓが、コントローラ２４０からの制御信号に基づいて電気的位相角位置を更新すると、復調された出力電圧（Ｖ_ｐ）が調整されて、復調された出力電圧（Ｖ_{ｐ，ｉ＋１}）の次のサンプルが取り込まれる。以前に説明したように、Ｖ_{ｐ，ｉ＋１}及びθ_{ｃ，ｉ＋１}が、ブロック２４６内において用いられて、次の電気的位相角が、ここでもまた決定される。

位置決定の分解能を、図１１の３２ビット位置ワード４００を用いて説明することができる。３つの最上位ビット４１０（ビット２９〜３１）が用いられてサイクルカウントが指示される場合には（ここで、１サイクルは、１グループ長（Ｌ）の偏位（又はずれ）である）、残りの２９ビットが用いられて、１サイクル（すなわち、グループ長）未満の偏位（又はずれ）が指示され得る。従って、最下位ビット（ＬＳＢ）は、グループ長の２^−２９倍の分解能を有する。

基準位置からのプルーフマス１１９の偏位（又はずれ）は、位置ワード４００に基づいて決定され得る。サイクルカウント４１０は、移動させられたグループ長の数を指示し、その残りの２９ビットは、全サイクルよりも少ない任意の残りの偏位を指示する。２９ＬＳＢｓの値は、電気的位相角θ_ｃ，ｉと、変換された復調された出力（Ｋ_ｖ−ｐＶ_ｐ，ｉ）とから決定され得る。電圧Ｖ_Ａ、Ｖ_Ｂ、及びＶ_Ｃが、図１０のＲ２Ｒ比ＤＡＣｓによって１２ビットで提供されている場合のケースでは、位置ワード４００のビット１７〜２８（４２０）が、電気的位相角（すなわち、電気的なヌルの位置）についての１２ビット制御信号に対応する。Ｒ２Ｒ比ＤＡＣｓの１２ビット制御のせいで、位置ワードの１７ＬＳＢｓ（０〜１６）が零（ゼロ）である。

変換された復調された出力（Ｋ_ｖ−ｐＶ_ｐ，ｉ）に基づいて、電気的なヌル位置からの偏位（又はずれ）を調整することによって、位置が更にリファインされ得る。復調された出力電圧（Ｖ_ｐ）をサンプリングするために、２４ビットＡＤＣが用いられる場合には、Ｋ_ｖ−ｐＶ_ｐ，ｉが用いられて、位置ワード４００における最大で２４ＬＳＢｓ４３０（ビット０〜２３）まで調整され得る。図１１内において見られるように、２４ビット変換された復調された出力４３０と、１２ビット電気的位相角位置４２０との間に、７ビットの重なり（オーバラップ）が存在する。従って、±０．１ラジアン未満の変位が生じる前に、電気的なヌル位置の更新を可能にするために、もしもサンプルレートが十分に高く、且つ、±０．１ラジアンよりも広い変位範囲にわたってＶ_ｐの電圧変動をサンプリングするために２４ビットＡＤＣが調整される場合には、１つの全サイクル又はグループ長の中において、２９ビット精度でプルーフマス１１９の位置が決定され得る。

例えば、仮に位置ワード４００が、電気的位相角θ_ｃ，ｉ（すなわち、電気的なヌル位置）の現在の位置を表すとする。この例では、基準位置からの偏位（ずれ）は、１サイクル未満である。電気的なヌル位置がビット１７〜２８（４２０）により示され、及び、１７ＬＳＢｓ（ビット０〜１６）が零（ゼロ）に設定される。電気的なヌル位置からの偏位（又はずれ）に対応する復調された出力電圧（Ｖ_ｐ）が測定されて、４５０によって示される等価な変位Ｋ_ｖ−ｐＶ_ｐ，ｉに変換される。電気的なヌル位置の周囲のＶ_ｐの傾きに基づいて、変位Ｋ_ｖ−ｐＶ_ｐ，ｉ４５０が、現在のヌル位置４４０と組み合わされて、第２の電極アレイ１２９に対する第１の電極アレイ１２６の現在の位置（ワード４６０）が（又は、プルーフマス１１９の現在の変位が）決定され得る。位置ワード４６０のビット１７〜２８（４２０）が、次いで用いられて、電気的な角度位置θ_{ｃ，ｉ＋１}が更新されて、Ｖ_ｐの次のサンプルの前に、電気的なヌル位置がシフトされ得る。この例から理解され得るように、図９のＡＤＣのビット分解能と、図１０のＲ２Ｒ比ＤＡＣｓとにおける変動によって、サンプリングすることと、レートを更新することとにおいて、改善された位置分解能と変動とを可能にすることができるが、位置スケールファクタは、２つの測定サブシステム間において一致させられるべきであるということに留意すべきである。

次に図１２を参照すると、本発明の一実施形態による、図８内に示されたような、プルーフマス上に配置された第１の電極アレイと、支持構造の平面表面上に配置された第２の電極アレイとを有するセンサを用いて、加速度を検知するための方法の一例を提供するフローチャート５００が示されている。代替的には、図１２のフローチャート５００を、第１の電極アレイに対する第２の電極アレイの変位を決定するためのセンサ２５０（図８）のステップを図示するものとして見る（又はみなす）こともできる。図１２の例示的なフローチャートにより図示されたようなセンサ２５０の機能性（又は機能）は、理解され得るように、ソフトウェアか、ハードウェアか、或いはソフトウェアとハードウェアとの組み合わせに関して実現され得る。

ブロック５１０内において開始するために、第２の電極アレイに対してある入力信号が提供されて、第１の電極アレイについての電気的なヌル位置が生成される。図８の例示的な実施形態において、波形発生器２１０によってこれを成し遂げることができる。従って、ブロック５２０内において、第１の電極アレイと第２の電極アレイとの間におけるフェーズ・ツー・フェーズの交差静電容量（クロスキャパシタンス）に基づいて、出力信号が生成される。該出力信号は、電気的なヌル位置に対する第１の電極アレイの変位に対応する。ブロック５３０内において、第２の電極アレイに対する第１の電極アレイの変位が、前記出力信号と、前記電気的なヌル位置とに基づく。センサにおける加速度を決定するために、該変位が用いられ得る。一実施形態において、位置変化が、ａ_ｉ＝δ_ｉ／（ｄｘ／ｄａ）として加速度にスケーリングされ得る。ここで、δ_ｉは、ゼロ加速度位置に対して参照される（又は基準が取られる）。追加的には、改善された位置検知のために、該変位が用いられて、電気的なヌル位置がシフトさせられ得る。

一実施形態において、センサ２５０を、上述のようなディジタルプロセッサなどの汎用ハードウェアによって実行されるソフトウェアか又はコードにおいて具現化することができるが、一代替として、それと同様のものを、専用ハードウェアにおいてか、又はソフトウェア／汎用ハードウェアと専用ハードウェアとの組み合わせにおいて具現化することもできる。専用ハードウェアにおいて具現化される場合には、多くの技術のうちの任意の１つか又はそれらの組み合わせを用いる回路としてか又はステートマシーンとしてセンサを実現することができる。これらの技術には、１つか又は複数のデータ信号の用途に関する様々な論理機能を実現するための論理ゲートを有するディスクリートな論理回路か、適切な論理ゲートを有する特定用途向け集積回路か、プログラマブル・ゲート・アレイ（ＰＧＡ）か、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）か、或いは他の構成要素など、を含めることができる（但し、これらに限定されない）。このような技術は、当業者にとって一般に周知であり、従って、これらは本明細書内において詳細には説明されない。

図９及び図１２のフローチャートは、センサ２５０の実現形態のアーキテクチャ、機能性、及び動作を示す。ソフトウェアにおいて具現化される場合には、各ブロックは、指定された論理機能（複数可）を実現するためのプログラム命令を含むモジュールか、セグメントか、又はコードの一部を表すことが可能である。該プログラム命令は、コンピュータシステム内か又は他のシステム内のプロセッサのような適合可能な実行システムにより認識可能な数字で表した命令を含むあるプログラミング言語か又は機械コードにおいて書かれた、人間によって読み出されることが可能なステートメントを含んだ、ソースコードの形態において具現化され得る。該機械コードは、該ソースコード等から変換され得る。ハードウェアにおいて具現化される場合には、各ブロックは、指定された論理機能（複数可）を実現するための回路か又は多くの相互接続された回路を表すことが可能である。

図９及び図１２のフローチャートは、実行の特定の順序を示しているが、実行の順序は、図示された順序とは異なるものとすることもできるということが理解されよう。例えば、２つか又は複数のブロックにおける実行の順序を、その示された順序に対して、スクランブルすることができる。更にまた、図９及び図１２内に連続して示された２つか又は複数のブロックを、同時にか、或いは、部分的に同時に実行することもできる。追加的には、改良されたユーティリティ、計算（アカウンティング）か、性能測定か、或いは、トラブルシューティングの補助を提供するため、などの目的のために、任意の数のカウンタか、可変ステートか、警告セマフォか、又はメッセージを、本明細書内に記載された論理フローに追加することができる。全てのそのような変形形態は、本発明の範囲内にあるということを理解されたい。

更にまた、センサ２５０が、ソフトウェアか又はコードを含む場合には、それは、例えばコンピュータシステム内か又は他のシステム内のプロセッサのような命令実行システムによってか又は命令実行システムに関連して使用されるための任意のコンピュータ可読媒体内において具現化され得る。そういった意味では、その論理には、例えば、該コンピュータ可読媒体からフェッチされて、該命令実行システムによって実行され得るような命令及び宣言を含むステートメントを含めることができる。本発明のコンテキスト内において、「コンピュータ可読媒体」は、命令実行システムによってか又は命令実行システムに関連して使用されるためのセンサを含むか、格納するか、又は維持することが可能な任意の媒体とすることができる。コンピュータ可読媒体には、例えば、電気的か、磁気的か、光学的か、電磁気的か、赤外線のか、又は半導体の媒体などの多くの物理的な媒体のうちの任意のものを含めることができる。適合可能なコンピュータ可読媒体のより具体的な例は、磁気テープか、磁気フレキシブルディスケットか、磁気ハードドライブか、又はコンパクトディスクを含む（但し、これらに限定されない）。更にまた、コンピュータ可読媒体は、例えば、スタティックランダムアクセスメモリ（ＳＲＡＭ）及びダイナミックランダムアクセスメモリ（ＤＲＡＭ）か、又は磁気ランダムアクセスメモリ（ＭＲＡＭ）を含むランダムアクセスメモリ（ＲＡＭ）とすることもできる。追加的には、コンピュータ可読媒体は、読み出し専用メモリ（ＲＯＭ）か、プログラマブル読み出し専用メモリ（ＰＲＯＭ）か、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）か、電気的に消去可能なプログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）か、又は他のタイプのメモリデバイスとすることもできる。

追加的には、静電容量の変動を定量化するための上述のシステム及び方法は、「アナログ」アプローチと呼ばれ、周波数領域内において動作する。しかしながら、「ディジタル」アプローチと呼ばれる、典型的には時間領域内において提供されるスイッチ・コンデンサ技法もまた用いられ得る。理解されるように、特に、アナログソース電圧Ｖ_ａｃｓｉｎ（ωｔ）を使用するよりもむしろ、ディジタル励起（又は励振）信号が用いられ得る。

Claims (15)

1. プルーフマス（119）上に配置された第１の電極アレイ（126）であって、該第１の電極アレイは、複数の第１パターンの電極（143）を含み、該第１パターンの各々は、少なくとも２つの第１の電極を含むことからなる、第１の電極アレイと、
   支持構造（103、116）の平面表面上に配置された第２の電極アレイ（129）であって、該第２の電極アレイは、複数の第２パターンの電極（146）を含み、該第２パターンの各々は、少なくとも３つの第２の電極を含み、ここで、該第２パターン内の該第２の電極のうちの対応する複数の電極が、共通に結合されていることからなる、第２の電極アレイと、
   前記第１の電極アレイが、前記第２の電極アレイに対して面するように且つほぼ平行に位置付けられることとなるように、コンプライナントな結合（123）を介して前記支持構造に取り付けられている前記プルーフマスであって、ここで、前記プルーフマスは、前記支持構造に対して変位することが可能であり、該プルーフマスの該変位は、前記第２の電極アレイに対してほぼ平行な方向にあることからなる、前記プルーフマスと、
   前記第１の電極アレイについての電気的なヌル位置を生成するために、前記第２パターンの電極の各々に対して入力電圧を提供するよう構成された回路構成（210）
   とを備える、センサ。
2. 前記入力電圧は全て、共通の基準周波数を有しており、各入力電圧は、独立に調整可能な振幅を有しており、ここで、前記電気的なヌル位置は、各入力電圧ごとに該振幅を調整することによってシフトされ得ることからなる、請求項１に記載のセンサ。
3. 前記電気的なヌル位置に対する前記第１の電極アレイの変位に対応する出力信号を生成するよう構成された回路構成を更に備える、請求項１及び２に記載のセンサ。
4. 出力信号を生成するよう構成された前記回路構成が、
   前記複数の第１パターンの電極に結合された差動積分器（220）と、
   前記差動積分器に結合された同期復調器（230）であって、前記出力信号から前記基準周波数を復調するよう構成される、同期復調器
   とを含むことからなる、請求項３に記載のセンサ。
5. 前記出力電圧に基づいて前記電気的なヌル位置をシフトさせるために各入力電圧ごとに前記振幅を調整するよう構成された回路構成（240、210）を更に備える、請求項２及び３に記載のセンサ。
6. 各入力電圧ごとに前記振幅を調整するよう構成された前記回路構成が、参照テーブルを含み、該参照テーブルは、前記出力信号に部分的に基づいて各入力電圧に対応する更新された振幅値を提供することからなる、請求項５に記載のセンサ。
7. 前記更新された振幅値は、各入力電圧ごとに前記調整された振幅に対応するディジタル制御入力である、請求項５及び６に記載のセンサ。
8. 前記出力信号に基づいて前記第２の電極アレイに対する前記第１の電極アレイの位置を決定するよう構成された回路構成（240）を更に備える、請求項３及び４に記載のセンサ。
9. 前記第２の電極アレイに対する前記第１の電極アレイの前記位置に基づいて、前記プルーフマスの加速度を決定するよう構成された回路構成（240）を更に備える、請求項８に記載のセンサ。
10. 前記第２の電極アレイ（129）のピッチ（Ｐ_２）に対する、前記第１の電極アレイ（126）のピッチ（Ｐ_１）の比率が、１．５にほぼ等しい、請求項１乃至８に記載のセンサ。
11. プルーフマス（119）上に配置された第１の電極アレイ（126）と、支持構造（103、116）の平面表面上に配置された第２の電極アレイ（129）とを有したセンサを用いて加速度を検知するための方法であって、前記第１の電極アレイが前記第２の電極アレイに対して面するように且つほぼ平行に位置付けられることとなるように、コンプライアントな結合（123）を介して該プルーフマスが該支持構造に取り付けられており、ここで、該プルーフマスは、前記支持構造に対して変位することが可能であり、該プルーフマスの該変位は、前記第２の電極アレイに対してほぼ平行な方向にあり、該方法が、
    前記第１の電極アレイについての電気的なヌル位置を生成するために、入力信号を前記第２の電極アレイに対して提供し、ここで、前記第２の電極アレイは、複数の第２パターンの電極（146）を含み、該第２パターンの各々は、少なくとも３つの第２の電極を含み、
    前記第１の電極アレイと前記第２の電極アレイとの間におけるフェーズ・ツー・フェーズの交差静電容量に基づいて、出力信号を生成し、ここで、該第１の電極は、複数の第１パターンの電極（143）を含み、該第１パターンの各々が、少なくとも２つの第１の電極を含み、ここで、該第１パターン内の前記第１の電極のうちの対応する複数の電極が、共通に結合されており、ここで、出力信号が、前記電気的なヌル位置に対する前記第１の電極アレイの変位に対応し、及び、
    前記出力信号と前記電気的なヌル位置とに基づいて、前記第２の電極アレイに対する前記第１の電極アレイの前記変位を決定する
    ことを含むことからなる、方法。
12. 前記入力信号は、前記第２パターンの各電極ごとの入力電圧を含み、該入力電圧は全て、共通の基準周波数を有し、各入力電圧は、独立に調整可能な振幅を有し、ここで、前記電気的なヌル位置は、各入力電圧ごとに該振幅を調整することによってシフトされ得ることからなる、請求項１１に記載の方法。
13. 前記出力信号に基づいて前記電気的なヌル位置をシフトさせるために各入力電圧ごとに振幅を調整することを更に含むことからなる、請求項１１及び１２に記載の方法。
14. 前記出力信号に部分的に基づいて各入力電圧に対応する更新された振幅値を提供することによって、各入力電圧ごとに前記振幅を調整するための参照テーブルが用いられることからなる、請求項１３に記載の方法。
15. 前記第２の電極アレイに対する前記第１の電極アレイの前記変位に基づいて前記プルーフマスの加速度を決定することを更に含む、請求項１１乃至１３に記載の方法。

Images