JP2001033330A - センサ信号処理回路 - Google Patents
センサ信号処理回路Info
- Publication number
- JP2001033330A JP2001033330A JP11210471A JP21047199A JP2001033330A JP 2001033330 A JP2001033330 A JP 2001033330A JP 11210471 A JP11210471 A JP 11210471A JP 21047199 A JP21047199 A JP 21047199A JP 2001033330 A JP2001033330 A JP 2001033330A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- sensor
- output
- processing circuit
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
- G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
- G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
- G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
- G01D3/00—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups
- G01D3/028—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure
- G01D3/032—Indicating or recording apparatus with provision for the special purposes referred to in the subgroups mitigating undesired influences, e.g. temperature, pressure affecting incoming signal, e.g. by averaging; gating undesired signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
- G01L9/0072—Transmitting or indicating the displacement of flexible diaphragms using variations in capacitance
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
- G01L9/12—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in capacitance, i.e. electric circuits therefor
- G01L9/125—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means by making use of variations in capacitance, i.e. electric circuits therefor with temperature compensating means
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Fluid Pressure (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
(57)【要約】
【課題】 センサの測定精度を向上させる。
【解決手段】 センサ部１４と、極性の異なる２系統の
電源１１ａ，１１ｂを有する電源部１１と、２系統の電
源１１ａ，１１ｂの出力を混信させない組合せで切り換
えてセンサ部１４に印加するスイッチング部１２と、ス
イッチング部１２の切り換え毎に入力される複数個の信
号の差と比をとる演算処理を行なう演算部１７とを備え
る。
電源１１ａ，１１ｂを有する電源部１１と、２系統の電
源１１ａ，１１ｂの出力を混信させない組合せで切り換
えてセンサ部１４に印加するスイッチング部１２と、ス
イッチング部１２の切り換え毎に入力される複数個の信
号の差と比をとる演算処理を行なう演算部１７とを備え
る。
Description
【０００１】
【発明の属する技術分野】本発明は、センサ部からの信
号を被測定物理量の関数として取り出すセンサ信号処理
回路に関し、特に、温度変化等に基づく素子誤差および
オペアンプのオフセット等の回路誤差を信号処理によっ
て除去する手段を備えたセンサ信号処理回路に関する。
号を被測定物理量の関数として取り出すセンサ信号処理
回路に関し、特に、温度変化等に基づく素子誤差および
オペアンプのオフセット等の回路誤差を信号処理によっ
て除去する手段を備えたセンサ信号処理回路に関する。
【０００２】
【従来の技術】近年、圧力計測の分野では、機械式から
電子式への置き換えが急速に進んでいる。電子式圧力計
を大別すると、感圧ダイアフラムの応力変化を電気抵抗
変化に変換する抵抗式と、感圧ダイアフラムの変位を静
電容量変化に変換する静電容量式とに分類できる。この
中で、静電容量式圧力センサには微圧計測に優れている
という特徴がある。
電子式への置き換えが急速に進んでいる。電子式圧力計
を大別すると、感圧ダイアフラムの応力変化を電気抵抗
変化に変換する抵抗式と、感圧ダイアフラムの変位を静
電容量変化に変換する静電容量式とに分類できる。この
中で、静電容量式圧力センサには微圧計測に優れている
という特徴がある。
【０００３】図１８は、従来の静電容量式圧力センサの
センサ部の構造を示す断面図である。また図１９は、図
１８に示すセンサ部のＸVIII−ＸVIII′線方向の断面図
である。図１８に示すように、台座基板１０１のひとつ
の面の中央部には第１の凹部が形成されており、さらに
この第１の凹部を囲むように第２の凹部が溝状に形成さ
れている。これらの凹部が形成された台座基板１０１の
面には、厚みの薄いダイアフラム基板１０２が接合され
ている。台座基板１０１の第１，第２の凹部とダイアフ
ラム基板１０２の内面とにより囲まれた空間がそれぞれ
容量室１０３ａ，１０３ｂとなる。
センサ部の構造を示す断面図である。また図１９は、図
１８に示すセンサ部のＸVIII−ＸVIII′線方向の断面図
である。図１８に示すように、台座基板１０１のひとつ
の面の中央部には第１の凹部が形成されており、さらに
この第１の凹部を囲むように第２の凹部が溝状に形成さ
れている。これらの凹部が形成された台座基板１０１の
面には、厚みの薄いダイアフラム基板１０２が接合され
ている。台座基板１０１の第１，第２の凹部とダイアフ
ラム基板１０２の内面とにより囲まれた空間がそれぞれ
容量室１０３ａ，１０３ｂとなる。
【０００４】容量室１０３ａの台座基板１０１側には図
１９に示すように電極１０５ａが配置され、ダイアフラ
ム基板１０２側には前記電極１０５ａと対向するように
電極１０５ｂが配置されている。電極１０５ａはリード
１０５ｃにより外部に取り出される。電極１０５ｂにつ
いても同様である。これらの電極１０５ａ，１０５ｂ
と、誘電体としての空気とにより、センサ容量（１１４
ａ）が構成される。
１９に示すように電極１０５ａが配置され、ダイアフラ
ム基板１０２側には前記電極１０５ａと対向するように
電極１０５ｂが配置されている。電極１０５ａはリード
１０５ｃにより外部に取り出される。電極１０５ｂにつ
いても同様である。これらの電極１０５ａ，１０５ｂ
と、誘電体としての空気とにより、センサ容量（１１４
ａ）が構成される。
【０００５】また、容量室１０３ｂの台座基板１０１側
には図１９に示すように電極１０６ａが帯状に配置さ
れ、ダイアフラム基板１０２側には前記電極１０６ａと
対向するように電極１０６ｂが配置されている。電極１
０６ａはリード１０６ｃにより外部に取り出される。電
極１０６ｂについても同様である。これらの電極１０６
ａ，１０６ｂと、誘電体としての空気とにより、リファ
レンス容量（１１４ｂ）が構成される。なお、容量室１
０３ａ，１０３ｂ内の空気が容易に混ざり合うように、
容量室１０３ａ，１０３ｂ間の隔壁１０４は一部除去さ
れている。
には図１９に示すように電極１０６ａが帯状に配置さ
れ、ダイアフラム基板１０２側には前記電極１０６ａと
対向するように電極１０６ｂが配置されている。電極１
０６ａはリード１０６ｃにより外部に取り出される。電
極１０６ｂについても同様である。これらの電極１０６
ａ，１０６ｂと、誘電体としての空気とにより、リファ
レンス容量（１１４ｂ）が構成される。なお、容量室１
０３ａ，１０３ｂ内の空気が容易に混ざり合うように、
容量室１０３ａ，１０３ｂ間の隔壁１０４は一部除去さ
れている。
【０００６】ダイアフラム基板１０２のうち容量室１０
３ａを構成する部分は感圧ダイアフラム１０２ａとして
作用するので、例えば図１８に示すようにダイアフラム
基板１０２の上側に正の圧力Ｐが印加されると、感圧ダ
イアフラム１０２ａは下側にたわむ。電極１０５ｂは感
圧ダイアフラム１０２ａと連動して変位するので、電極
１０５ａ，１０５ｂ間のギャップが小さくなり、センサ
容量（１１４ａ）のキャパシタンスＣs が増加する。一
方、ダイアフラム基板１０２のうち容量室１０３ｂを構
成する部分は圧力Ｐが印加されてもたわまないので、リ
ファレンス容量（１１４ｂ）のキャパシタンスＣr は変
化しない。
３ａを構成する部分は感圧ダイアフラム１０２ａとして
作用するので、例えば図１８に示すようにダイアフラム
基板１０２の上側に正の圧力Ｐが印加されると、感圧ダ
イアフラム１０２ａは下側にたわむ。電極１０５ｂは感
圧ダイアフラム１０２ａと連動して変位するので、電極
１０５ａ，１０５ｂ間のギャップが小さくなり、センサ
容量（１１４ａ）のキャパシタンスＣs が増加する。一
方、ダイアフラム基板１０２のうち容量室１０３ｂを構
成する部分は圧力Ｐが印加されてもたわまないので、リ
ファレンス容量（１１４ｂ）のキャパシタンスＣr は変
化しない。
【０００７】リファレンス容量（１１４ｂ）は、センサ
部１１４内外の温度変化および容量室１０３ａ内の湿度
変化等に基づく測定誤差（これを素子誤差という）を除
去するために設けられたものである。すなわち、センサ
容量（１１４ａ）のキャパシタンスＣs とリファレンス
容量（１１４ｂ）のキャパシタンスＣr とから Ｋ1＝(Ｃs−Ｃr)／Ｃs ・・・（１） を計算することにより、理論上、素子誤差が除去された
圧力Ｐを得ることができる。
部１１４内外の温度変化および容量室１０３ａ内の湿度
変化等に基づく測定誤差（これを素子誤差という）を除
去するために設けられたものである。すなわち、センサ
容量（１１４ａ）のキャパシタンスＣs とリファレンス
容量（１１４ｂ）のキャパシタンスＣr とから Ｋ1＝(Ｃs−Ｃr)／Ｃs ・・・（１） を計算することにより、理論上、素子誤差が除去された
圧力Ｐを得ることができる。
【０００８】なお、容量室１０３ａ，１０３ｂ内の空気
の誘電率をε、センサ容量（１１４ａ）における電極１
０５ａ，１０５ｂ間の通常のギャップおよびリファレン
ス容量（１１４ｂ）における電極１０６ａ，１０６ｂ間
のギャップをｄ、感圧ダイアフラム１０２ａの圧力感度
変位をΔｄとし、また簡単のため電極１０５ａ，１０５
ｂの対向面積および電極１０６ａ，１０６ｂの対向面積
を共にＳとすると、キャパシタンスＣs，Ｃrをそれぞれ Ｃs＝εＳ／(ｄ＋Δｄ) ・・・（２） Ｃr＝εＳ／ｄ ・・・（３） と表せる。これら（２）式および（３）式を（１）式に
代入すれば Ｋ1＝−Δｄ／ｄ ・・・（４） となるので、（１）式から圧力Ｐを得られることが解
る。
の誘電率をε、センサ容量（１１４ａ）における電極１
０５ａ，１０５ｂ間の通常のギャップおよびリファレン
ス容量（１１４ｂ）における電極１０６ａ，１０６ｂ間
のギャップをｄ、感圧ダイアフラム１０２ａの圧力感度
変位をΔｄとし、また簡単のため電極１０５ａ，１０５
ｂの対向面積および電極１０６ａ，１０６ｂの対向面積
を共にＳとすると、キャパシタンスＣs，Ｃrをそれぞれ Ｃs＝εＳ／(ｄ＋Δｄ) ・・・（２） Ｃr＝εＳ／ｄ ・・・（３） と表せる。これら（２）式および（３）式を（１）式に
代入すれば Ｋ1＝−Δｄ／ｄ ・・・（４） となるので、（１）式から圧力Ｐを得られることが解
る。
【０００９】図２０は、図１８に示したセンサ部１１４
からの信号を圧力Ｐの関数として取り出すセンサ信号処
理回路の回路図である。センサ部１１４のセンサ容量１
１４ａの入力側はバッファ１１３ａおよびスイッチング
部１１２を介して交流電源１１１に接続されている。同
じくリファレンス容量１１４ｂの入力側はバッファ１１
３ｂおよびスイッチング部１１２を介して交流電源１１
１に接続されている。センサ部１１４の出力側には増幅
部１１５が接続されており、この増幅部１１５の出力側
にはＡ／Ｄ変換器（アナログ／デジタル変換器）１１６
を介してＣＰＵ（中央処理装置）１１７が接続されてい
る。
からの信号を圧力Ｐの関数として取り出すセンサ信号処
理回路の回路図である。センサ部１１４のセンサ容量１
１４ａの入力側はバッファ１１３ａおよびスイッチング
部１１２を介して交流電源１１１に接続されている。同
じくリファレンス容量１１４ｂの入力側はバッファ１１
３ｂおよびスイッチング部１１２を介して交流電源１１
１に接続されている。センサ部１１４の出力側には増幅
部１１５が接続されており、この増幅部１１５の出力側
にはＡ／Ｄ変換器（アナログ／デジタル変換器）１１６
を介してＣＰＵ（中央処理装置）１１７が接続されてい
る。
【００１０】増幅部１１５はオペアンプ１１５ａおよび
容量１１５ｂにより構成されている。このうちオペアン
プ１１５ａは、非反転入力端子（＋）が接地に接続さ
れ、反転入力端子（−）が容量１１４ａ，１１４ｂの接
続点１１４ｃに接続され、出力端子がＡ／Ｄ変換器１１
６に接続されている。また容量１１５ｂは容量１１４
ａ，１１４ｂの接続点１１４ｃとオペアンプ１１５ａの
出力端子との間に接続されている。またＣＰＵ１１７
は、スイッチング部１１２に対して接続を切り換える制
御信号を出力するとともに、スイッチング部１１２の切
り換え毎にＡ／Ｄ変換器１１６から出力される信号を組
み合わせて演算処理を行う機能を有している。
容量１１５ｂにより構成されている。このうちオペアン
プ１１５ａは、非反転入力端子（＋）が接地に接続さ
れ、反転入力端子（−）が容量１１４ａ，１１４ｂの接
続点１１４ｃに接続され、出力端子がＡ／Ｄ変換器１１
６に接続されている。また容量１１５ｂは容量１１４
ａ，１１４ｂの接続点１１４ｃとオペアンプ１１５ａの
出力端子との間に接続されている。またＣＰＵ１１７
は、スイッチング部１１２に対して接続を切り換える制
御信号を出力するとともに、スイッチング部１１２の切
り換え毎にＡ／Ｄ変換器１１６から出力される信号を組
み合わせて演算処理を行う機能を有している。
【００１１】交流電源１１１の出力電圧をＶi 、容量１
１５ｂのキャパシタンスをＣf とすると、センサ容量１
１４ａに電源１１１が接続された場合の増幅部１１５の
出力電圧Ｖ101 は、 Ｖ101＝−ＣsＶi／Ｃf ・・・（５） と表すことができる。また、リファレンス容量１１４ｂ
に電源１１１が接続された場合の増幅部１１５の出力電
圧Ｖ102 は、 Ｖ102＝−ＣrＶi／Ｃf ・・・（６） と表すことができる。したがって、次の演算により
（１）式に示すＫ1 を得ることができる。 (Ｖ101−Ｖ102)／Ｖ101＝(Ｃs−Ｃr)／Ｃs ＝Ｋ1 ・・・（７）
１５ｂのキャパシタンスをＣf とすると、センサ容量１
１４ａに電源１１１が接続された場合の増幅部１１５の
出力電圧Ｖ101 は、 Ｖ101＝−ＣsＶi／Ｃf ・・・（５） と表すことができる。また、リファレンス容量１１４ｂ
に電源１１１が接続された場合の増幅部１１５の出力電
圧Ｖ102 は、 Ｖ102＝−ＣrＶi／Ｃf ・・・（６） と表すことができる。したがって、次の演算により
（１）式に示すＫ1 を得ることができる。 (Ｖ101−Ｖ102)／Ｖ101＝(Ｃs−Ｃr)／Ｃs ＝Ｋ1 ・・・（７）
【００１２】
【発明が解決しようとする課題】ところが現実には、図
２０に示した回路に配線容量やバッファ１１３ａ，１１
３ｂおよびオペアンプ１１５ａのオフセット等が存在す
るため、（５）式および（６）式の関係は得られない。
例えば、バッファ１１３ａ，１１３ｂおよびオペアンプ
１１５ａのオフセットに基づく誤差をそれぞれｅ101，
ｅ102，ｅ103 とすると、増幅部１１５の出力電圧
Ｖ101，Ｖ102はそれぞれ、 Ｖ101＝−Ｃs(Ｖi＋ｅ101)／Ｃf＋ｅ103 ・・・（５ａ） Ｖ102＝−Ｃr(Ｖi＋ｅ102)／Ｃf＋ｅ103 ・・・（６ａ） となる。
２０に示した回路に配線容量やバッファ１１３ａ，１１
３ｂおよびオペアンプ１１５ａのオフセット等が存在す
るため、（５）式および（６）式の関係は得られない。
例えば、バッファ１１３ａ，１１３ｂおよびオペアンプ
１１５ａのオフセットに基づく誤差をそれぞれｅ101，
ｅ102，ｅ103 とすると、増幅部１１５の出力電圧
Ｖ101，Ｖ102はそれぞれ、 Ｖ101＝−Ｃs(Ｖi＋ｅ101)／Ｃf＋ｅ103 ・・・（５ａ） Ｖ102＝−Ｃr(Ｖi＋ｅ102)／Ｃf＋ｅ103 ・・・（６ａ） となる。
【００１３】しかしながら、図２０に示した従来のセン
サ信号処理回路では、（５ａ）式および（６ａ）式から
ｅ101〜ｅ103を除去することができなかった。配線容量
についても同様であり、このため回路要素に基づく誤差
（これを回路誤差という）が含まれた測定結果しか得ら
れなかった。また、従来のセンサ信号処理回路では（５
ａ）式および（６ａ）式から（１）式を得ることができ
なかったので、温度変化等に基づく素子誤差を除去する
こともできなかった。したがって、従来のセンサ信号処
理回路から得られる測定結果には回路誤差および素子誤
差の両方が含まれるため、正確かつ精密な測定結果が得
られないという問題があった。
サ信号処理回路では、（５ａ）式および（６ａ）式から
ｅ101〜ｅ103を除去することができなかった。配線容量
についても同様であり、このため回路要素に基づく誤差
（これを回路誤差という）が含まれた測定結果しか得ら
れなかった。また、従来のセンサ信号処理回路では（５
ａ）式および（６ａ）式から（１）式を得ることができ
なかったので、温度変化等に基づく素子誤差を除去する
こともできなかった。したがって、従来のセンサ信号処
理回路から得られる測定結果には回路誤差および素子誤
差の両方が含まれるため、正確かつ精密な測定結果が得
られないという問題があった。
【００１４】本発明はこのような課題を解決するために
なされたものであり、センサの測定精度向上を目的とす
る。
なされたものであり、センサの測定精度向上を目的とす
る。
【００１５】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、被測定物理量の変化に応じて全体
として特性が変化するセンサ部と、極性の異なる２系統
の電源を有する電源部と、電源部の出力側とセンサ部の
入力側との間に接続されかつ２系統の電源の出力を混信
させない組合せで切り換えてセンサ部に印加するスイッ
チング部と、センサ部の出力側に接続されかつスイッチ
ング部の切り換え毎に入力される複数個の信号の差と比
をとる演算処理を行なう演算部とを備えることを特徴と
する。あるいは、２個のセンサ素子を有するセンサ部
と、極性の異なる２系統の電源を有する電源部と、電源
部の出力側とセンサ部の入力側との間に接続されかつ制
御信号に基づき２系統の電源の出力を混信させない組合
せで切り換えてセンサ部に印加するスイッチング部と、
センサ部の出力側に接続されるとともにスイッチング部
の入力側に接続されかつ電源部とセンサ部との接続を４
通りに切り換える制御信号をスイッチング部に出力する
とともにスイッチング部の切り換え毎に入力される４信
号の演算処理を行なう演算部とを備え、演算部は、４信
号のうち各２信号の差をとる手段と、各２信号の差どう
しの比をとる手段とを備えることを特徴とする。あるい
は、２個のセンサ素子を有するセンサ部と、極性の異な
る２系統の電源を有する電源部と、電源部の出力側とセ
ンサ部の入力側との間に接続されかつ制御信号に基づき
２系統の電源の出力を混信させない組合せで切り換えて
センサ部に印加するスイッチング部と、センサ部の出力
側に接続されかつセンサ部の出力信号を増幅して出力す
る増幅部と、増幅部の出力側に接続されるとともにスイ
ッチング部の入力側に接続されかつ電源部とセンサ部と
の接続を４通りに切り換える制御信号をスイッチング部
に出力するとともにスイッチング部の切り換え毎に入力
される４信号の演算処理を行なう演算部とを備え、演算
部は、４信号のうち各２信号の差をとる手段と、各２信
号の差どうしの比をとる手段とを備えることを特徴とす
る。スイッチング部の切り換え毎に演算部に入力される
信号には、センサ信号処理回路の回路誤差が等しく含ま
れている。この回路誤差は、演算部の入力信号中に独立
した項の形で付加されている。したがって、これらの信
号の差をとることにより、信号に含まれる回路誤差成分
を除去できる。また、温度変化等に基づくセンサ部の素
子誤差は、演算部の入力信号に係数の形で影響を与えて
いる。したがって、回路誤差成分が除去された信号の比
をとることにより、信号に含まれる素子誤差成分も除去
できる。
るために、本発明は、被測定物理量の変化に応じて全体
として特性が変化するセンサ部と、極性の異なる２系統
の電源を有する電源部と、電源部の出力側とセンサ部の
入力側との間に接続されかつ２系統の電源の出力を混信
させない組合せで切り換えてセンサ部に印加するスイッ
チング部と、センサ部の出力側に接続されかつスイッチ
ング部の切り換え毎に入力される複数個の信号の差と比
をとる演算処理を行なう演算部とを備えることを特徴と
する。あるいは、２個のセンサ素子を有するセンサ部
と、極性の異なる２系統の電源を有する電源部と、電源
部の出力側とセンサ部の入力側との間に接続されかつ制
御信号に基づき２系統の電源の出力を混信させない組合
せで切り換えてセンサ部に印加するスイッチング部と、
センサ部の出力側に接続されるとともにスイッチング部
の入力側に接続されかつ電源部とセンサ部との接続を４
通りに切り換える制御信号をスイッチング部に出力する
とともにスイッチング部の切り換え毎に入力される４信
号の演算処理を行なう演算部とを備え、演算部は、４信
号のうち各２信号の差をとる手段と、各２信号の差どう
しの比をとる手段とを備えることを特徴とする。あるい
は、２個のセンサ素子を有するセンサ部と、極性の異な
る２系統の電源を有する電源部と、電源部の出力側とセ
ンサ部の入力側との間に接続されかつ制御信号に基づき
２系統の電源の出力を混信させない組合せで切り換えて
センサ部に印加するスイッチング部と、センサ部の出力
側に接続されかつセンサ部の出力信号を増幅して出力す
る増幅部と、増幅部の出力側に接続されるとともにスイ
ッチング部の入力側に接続されかつ電源部とセンサ部と
の接続を４通りに切り換える制御信号をスイッチング部
に出力するとともにスイッチング部の切り換え毎に入力
される４信号の演算処理を行なう演算部とを備え、演算
部は、４信号のうち各２信号の差をとる手段と、各２信
号の差どうしの比をとる手段とを備えることを特徴とす
る。スイッチング部の切り換え毎に演算部に入力される
信号には、センサ信号処理回路の回路誤差が等しく含ま
れている。この回路誤差は、演算部の入力信号中に独立
した項の形で付加されている。したがって、これらの信
号の差をとることにより、信号に含まれる回路誤差成分
を除去できる。また、温度変化等に基づくセンサ部の素
子誤差は、演算部の入力信号に係数の形で影響を与えて
いる。したがって、回路誤差成分が除去された信号の比
をとることにより、信号に含まれる素子誤差成分も除去
できる。
【００１６】この場合、センサ部の一構成例は、リアク
タンス性のセンサ素子を有し、このとき電源部の２系統
の電源は共に、交流電源である。このように構成するこ
とにより、容量式センサおよびインダクタンス式センサ
において、回路誤差および素子誤差を除去できる。
タンス性のセンサ素子を有し、このとき電源部の２系統
の電源は共に、交流電源である。このように構成するこ
とにより、容量式センサおよびインダクタンス式センサ
において、回路誤差および素子誤差を除去できる。
【００１７】また、センサ部の他の構成例は、抵抗性の
センサ素子を有し、このとき電源部の２系統の電源は共
に、直流電源である。このように構成することにより、
抵抗式センサにおいて、回路誤差および素子誤差を除去
できる。
センサ素子を有し、このとき電源部の２系統の電源は共
に、直流電源である。このように構成することにより、
抵抗式センサにおいて、回路誤差および素子誤差を除去
できる。
【００１８】さらに、センサ部の他の構成例は、被測定
物理量の変化に応じて特性が変化する第１のセンサ素子
と、被測定物理量が変化しても一定の特性を示す第２の
センサ素子とを含む。
物理量の変化に応じて特性が変化する第１のセンサ素子
と、被測定物理量が変化しても一定の特性を示す第２の
センサ素子とを含む。
【００１９】また、センサ部が抵抗性のセンサ素子で構
成される場合、センサ部は、センサ素子を少なくとも２
個有し、さらに、２個のセンサ素子にそれぞれ異なる極
性の直流電源が接続される場合を除きスイッチング部の
デューティー比を１／ｎ（ｎ＞１）にする手段と、セン
サ部の出力側に接続されかつセンサ部の出力を積分して
出力する積分手段と、積分手段の出力側と演算部の入力
側との間に接続されたＡ／Ｄ変換器と、演算部に含まれ
かつスイッチング部のデューティー比が１／ｎであると
き、Ａ／Ｄ変換された信号の示すレベルを本来のレベル
に戻してから演算処理を行う手段とを備えるようにして
もよい。２系統の電源と２個のセンサ素子との組合せと
しては、両センサ素子にそれぞれ異なる極性の電源が接
続されるケース１、両センサ素子に同一電源が接続され
るケース２、一方のセンサ素子のみに電源が接続される
ケース３とが考えられる。このうち、ケース１ではケー
ス２，３と比べて、センサ部の出力レベルが小さくな
る。ケース２，３において、スイッチング部のデューテ
ィー比を小さくしてセンサ部に電源が接続される時間を
短くし、センサ部の出力を積分してからＡ／Ｄ変換器に
与えることにより、Ａ／Ｄ変換器の入力レベルを小さく
することができる。これにより電源とセンサ素子との接
続状態に関係なく、Ａ／Ｄ変換器は常に同程度のレベル
の信号をＡ／Ｄ変換できるようになるので、Ａ／Ｄ変換
の分解能を高められる。なお、レベルを小さくされた信
号については、本来のレベルに戻してから演算処理が行
われるので、正しい演算結果が得られる。
成される場合、センサ部は、センサ素子を少なくとも２
個有し、さらに、２個のセンサ素子にそれぞれ異なる極
性の直流電源が接続される場合を除きスイッチング部の
デューティー比を１／ｎ（ｎ＞１）にする手段と、セン
サ部の出力側に接続されかつセンサ部の出力を積分して
出力する積分手段と、積分手段の出力側と演算部の入力
側との間に接続されたＡ／Ｄ変換器と、演算部に含まれ
かつスイッチング部のデューティー比が１／ｎであると
き、Ａ／Ｄ変換された信号の示すレベルを本来のレベル
に戻してから演算処理を行う手段とを備えるようにして
もよい。２系統の電源と２個のセンサ素子との組合せと
しては、両センサ素子にそれぞれ異なる極性の電源が接
続されるケース１、両センサ素子に同一電源が接続され
るケース２、一方のセンサ素子のみに電源が接続される
ケース３とが考えられる。このうち、ケース１ではケー
ス２，３と比べて、センサ部の出力レベルが小さくな
る。ケース２，３において、スイッチング部のデューテ
ィー比を小さくしてセンサ部に電源が接続される時間を
短くし、センサ部の出力を積分してからＡ／Ｄ変換器に
与えることにより、Ａ／Ｄ変換器の入力レベルを小さく
することができる。これにより電源とセンサ素子との接
続状態に関係なく、Ａ／Ｄ変換器は常に同程度のレベル
の信号をＡ／Ｄ変換できるようになるので、Ａ／Ｄ変換
の分解能を高められる。なお、レベルを小さくされた信
号については、本来のレベルに戻してから演算処理が行
われるので、正しい演算結果が得られる。
【００２０】また、センサ部がリアクタンス性のセンサ
素子で構成される場合、電源部およびセンサ部の出力側
に接続されるとともに演算部の入力側に接続されかつ電
源部の一方の電源の出力の交流分が０（ゼロ）になった
時点から次に０（ゼロ）になる時点までの期間でセンサ
部の出力信号の積分をとって出力する同期検波部を備え
るようにしてもよい。センサ部内にゴミや水分が入る
と、これらがセンサ素子の並列抵抗として作用して誤差
原因となることがあった。しかし、電源部の一方の電源
の出力に同期して所定の期間でセンサ部の出力信号を積
分することにより、センサ素子の並列抵抗成分を除去で
きる。センサ素子の並列抵抗成分が除去された信号を上
述したように演算処理することにより、回路誤差成分お
よび素子誤差成分をも除去できる。
素子で構成される場合、電源部およびセンサ部の出力側
に接続されるとともに演算部の入力側に接続されかつ電
源部の一方の電源の出力の交流分が０（ゼロ）になった
時点から次に０（ゼロ）になる時点までの期間でセンサ
部の出力信号の積分をとって出力する同期検波部を備え
るようにしてもよい。センサ部内にゴミや水分が入る
と、これらがセンサ素子の並列抵抗として作用して誤差
原因となることがあった。しかし、電源部の一方の電源
の出力に同期して所定の期間でセンサ部の出力信号を積
分することにより、センサ素子の並列抵抗成分を除去で
きる。センサ素子の並列抵抗成分が除去された信号を上
述したように演算処理することにより、回路誤差成分お
よび素子誤差成分をも除去できる。
【００２１】また、センサ部がリアクタンス性のセンサ
素子で構成される場合、センサ部の出力側に接続されか
つセンサ部の出力信号を増幅して出力する増幅部と、増
幅部の出力側に接続されかつ増幅部の出力信号の位相に
変化を与えて出力する移相部と、電源部および移相部部
の出力側に接続されるとともに演算部の入力側に接続さ
れかつ電源部の一方の電源の出力の交流分が０（ゼロ）
になった時点から次に０（ゼロ）になる時点までの期間
で移相部の出力信号の積分をとって出力する同期検波部
とを備え、増幅部は、この増幅部の入力側と出力側とを
接続する抵抗を含んでおり、移相部の移相量は、増幅部
に含まれる抵抗に基づく位相シフトを補償するように決
められるようにしてもよい。増幅部にその入力側と出力
側とを接続する抵抗を設けた回路では、この抵抗により
増幅部の出力信号の位相がシフトする。このため、セン
サ部のセンサ素子に上記並列抵抗が発生した場合に、電
源部の一方の電源の出力に同期して増幅部の出力信号を
積分しても、センサ素子の並列抵抗成分を除去できな
い。しかし、位相シフタで増幅部に含まれる抵抗に基づ
く位相シフトを補償して、位相シフトを補償した信号を
積分することにより、センサ素子の並列抵抗成分を除去
できる。センサ素子の並列抵抗成分が除去された信号を
上述したように演算処理することにより、回路誤差成分
および素子誤差成分をも除去できる。
素子で構成される場合、センサ部の出力側に接続されか
つセンサ部の出力信号を増幅して出力する増幅部と、増
幅部の出力側に接続されかつ増幅部の出力信号の位相に
変化を与えて出力する移相部と、電源部および移相部部
の出力側に接続されるとともに演算部の入力側に接続さ
れかつ電源部の一方の電源の出力の交流分が０（ゼロ）
になった時点から次に０（ゼロ）になる時点までの期間
で移相部の出力信号の積分をとって出力する同期検波部
とを備え、増幅部は、この増幅部の入力側と出力側とを
接続する抵抗を含んでおり、移相部の移相量は、増幅部
に含まれる抵抗に基づく位相シフトを補償するように決
められるようにしてもよい。増幅部にその入力側と出力
側とを接続する抵抗を設けた回路では、この抵抗により
増幅部の出力信号の位相がシフトする。このため、セン
サ部のセンサ素子に上記並列抵抗が発生した場合に、電
源部の一方の電源の出力に同期して増幅部の出力信号を
積分しても、センサ素子の並列抵抗成分を除去できな
い。しかし、位相シフタで増幅部に含まれる抵抗に基づ
く位相シフトを補償して、位相シフトを補償した信号を
積分することにより、センサ素子の並列抵抗成分を除去
できる。センサ素子の並列抵抗成分が除去された信号を
上述したように演算処理することにより、回路誤差成分
および素子誤差成分をも除去できる。
【００２２】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。 （第１の実施の形態）まず、本発明によるセンサ信号処
理回路が静電容量式圧力センサに適用された形態を説明
する。図１は、静電容量式圧力センサのセンサ部の構造
を示す断面図である。また図２は、図１に示すセンサ部
のII−II′線方向の断面図である。
実施の形態について詳細に説明する。 （第１の実施の形態）まず、本発明によるセンサ信号処
理回路が静電容量式圧力センサに適用された形態を説明
する。図１は、静電容量式圧力センサのセンサ部の構造
を示す断面図である。また図２は、図１に示すセンサ部
のII−II′線方向の断面図である。
【００２３】図１に示すように、台座基板１のひとつの
面の中央部には第１の凹部が形成されており、さらにこ
の第１の凹部を囲むように第２の凹部が溝状に形成され
ている。これらの凹部が形成された台座基板１の面に
は、厚みの薄いダイアフラム基板２が接合されている。
台座基板１の第１，第２の凹部とダイアフラム基板２の
内面とにより囲まれた空間がそれぞれ容量室３ａ，３ｂ
となる。なお、台座基板１およびダイアフラム基板２
は、例えばサファイアガラス等の絶縁部材で形成され
る。
面の中央部には第１の凹部が形成されており、さらにこ
の第１の凹部を囲むように第２の凹部が溝状に形成され
ている。これらの凹部が形成された台座基板１の面に
は、厚みの薄いダイアフラム基板２が接合されている。
台座基板１の第１，第２の凹部とダイアフラム基板２の
内面とにより囲まれた空間がそれぞれ容量室３ａ，３ｂ
となる。なお、台座基板１およびダイアフラム基板２
は、例えばサファイアガラス等の絶縁部材で形成され
る。
【００２４】容量室３ａの台座基板１側には図２に示す
ように電極５ａが配置され、ダイアフラム基板２側には
前記電極５ａと対向するように電極５ｂが配置されてい
る。電極５ａはリード５ｃにより外部に取り出される。
電極５ｂについても同様である。これらの電極５ａ，５
ｂと、誘電体としての空気とにより、センサ容量（１４
ａ）が構成される。
ように電極５ａが配置され、ダイアフラム基板２側には
前記電極５ａと対向するように電極５ｂが配置されてい
る。電極５ａはリード５ｃにより外部に取り出される。
電極５ｂについても同様である。これらの電極５ａ，５
ｂと、誘電体としての空気とにより、センサ容量（１４
ａ）が構成される。
【００２５】また、容量室３ｂの台座基板１側には図２
に示すように電極６ａが帯状に配置され、ダイアフラム
基板２側には前記電極６ａと対向するように電極６ｂが
配置されている。電極６ａはリード６ｃにより外部に取
り出される。電極６ｂについても同様である。これらの
電極６ａ，６ｂと、誘電体としての空気とにより、リフ
ァレンス容量（１４ｂ）が構成される。なお、容量室３
ａ，３ｂ内の空気が容易に混ざり合うように、容量室３
ａ，３ｂ間の隔壁４は一部除去されている。
に示すように電極６ａが帯状に配置され、ダイアフラム
基板２側には前記電極６ａと対向するように電極６ｂが
配置されている。電極６ａはリード６ｃにより外部に取
り出される。電極６ｂについても同様である。これらの
電極６ａ，６ｂと、誘電体としての空気とにより、リフ
ァレンス容量（１４ｂ）が構成される。なお、容量室３
ａ，３ｂ内の空気が容易に混ざり合うように、容量室３
ａ，３ｂ間の隔壁４は一部除去されている。
【００２６】ダイアフラム基板２のうち容量室３ａを構
成する部分は感圧ダイアフラム２ａとして作用するの
で、例えば図１に示すようにダイアフラム基板２の上側
に正の圧力Ｐが印加されると、感圧ダイアフラム２ａは
下側にたわむ。電極５ｂは感圧ダイアフラム２ａと連動
して変位するので、電極５ａ，５ｂ間のギャップが小さ
くなり、センサ容量（１４ａ）のキャパシタンスＣs が
増加する。すなわち、センサ容量（１４ａ）は、圧力Ｐ
の変化に応じてキャパシタンスＣs が変化する第１のセ
ンサ素子として機能する。
成する部分は感圧ダイアフラム２ａとして作用するの
で、例えば図１に示すようにダイアフラム基板２の上側
に正の圧力Ｐが印加されると、感圧ダイアフラム２ａは
下側にたわむ。電極５ｂは感圧ダイアフラム２ａと連動
して変位するので、電極５ａ，５ｂ間のギャップが小さ
くなり、センサ容量（１４ａ）のキャパシタンスＣs が
増加する。すなわち、センサ容量（１４ａ）は、圧力Ｐ
の変化に応じてキャパシタンスＣs が変化する第１のセ
ンサ素子として機能する。
【００２７】一方、ダイアフラム基板２のうち容量室３
ｂを構成する部分は、容量室３ｂの幅が狭いので、圧力
Ｐが印加されてもたわまない。このため、リファレンス
容量（１４ｂ）のキャパシタンスＣr は変化しない。す
なわち、リファレンス容量（１４ｂ）は、圧力Ｐが変化
しても一定のキャパシタンスＣr を示す第２のセンサ素
子として機能する。
ｂを構成する部分は、容量室３ｂの幅が狭いので、圧力
Ｐが印加されてもたわまない。このため、リファレンス
容量（１４ｂ）のキャパシタンスＣr は変化しない。す
なわち、リファレンス容量（１４ｂ）は、圧力Ｐが変化
しても一定のキャパシタンスＣr を示す第２のセンサ素
子として機能する。
【００２８】図３は、図１に示したセンサ部１４からの
信号を圧力Ｐの関数として取り出すセンサ信号処理回路
の回路図である。電源部１１は、極性の異なる２系統の
交流電源１１ａ，１１ｂにより構成されている。センサ
部１４は図１および図２に示したものであり、センサ容
量１４ａとリファレンス容量１４ｂとにより構成されて
いる。なお、これらの容量１４ａ，１４ｂは共に温度特
性および湿度特性を有しているが、これについては後述
する。
信号を圧力Ｐの関数として取り出すセンサ信号処理回路
の回路図である。電源部１１は、極性の異なる２系統の
交流電源１１ａ，１１ｂにより構成されている。センサ
部１４は図１および図２に示したものであり、センサ容
量１４ａとリファレンス容量１４ｂとにより構成されて
いる。なお、これらの容量１４ａ，１４ｂは共に温度特
性および湿度特性を有しているが、これについては後述
する。
【００２９】これら電源部１１の出力側とセンサ部１４
の入力側との間には、スイッチング部１２が設けられて
いる。このスイッチング部１２は、電源１１ａをセンサ
容量１４ａに接続するスイッチ１２ａと、電源１１ｂを
リファレンス容量１４ｂに接続するスイッチ１２ｂと、
電源１１ａをリファレンス容量１４ｂに接続するスイッ
チ１２ｃと、電源１１ｂをセンサ容量１４ａに接続する
スイッチ１２ｄと、センサ容量１４ｂの入力側を接地に
接続するスイッチ１２ｅとを備えている。
の入力側との間には、スイッチング部１２が設けられて
いる。このスイッチング部１２は、電源１１ａをセンサ
容量１４ａに接続するスイッチ１２ａと、電源１１ｂを
リファレンス容量１４ｂに接続するスイッチ１２ｂと、
電源１１ａをリファレンス容量１４ｂに接続するスイッ
チ１２ｃと、電源１１ｂをセンサ容量１４ａに接続する
スイッチ１２ｄと、センサ容量１４ｂの入力側を接地に
接続するスイッチ１２ｅとを備えている。
【００３０】ただし、スイッチング部１２とセンサ部１
４との間には、バッファ１３ａ，１３ｂが接続されてい
る。このバッファ１３ａ，１３ｂは、スイッチング部１
２のスイッチ１２ａ〜１２ｄがオンのときに僅かに生じ
る導通抵抗に基づく誤差を除去するためのものである。
したがって、スイッチ１２ａ〜１２ｄが理想的なスイッ
チであり、その導通抵抗が無視できるほど小さければ、
バッファ１３ａ，１３ｂを設けなくてもよい。
４との間には、バッファ１３ａ，１３ｂが接続されてい
る。このバッファ１３ａ，１３ｂは、スイッチング部１
２のスイッチ１２ａ〜１２ｄがオンのときに僅かに生じ
る導通抵抗に基づく誤差を除去するためのものである。
したがって、スイッチ１２ａ〜１２ｄが理想的なスイッ
チであり、その導通抵抗が無視できるほど小さければ、
バッファ１３ａ，１３ｂを設けなくてもよい。
【００３１】センサ部１４の出力側には、センサ部１４
の出力信号を増幅して出力する増幅部１５が接続されて
いる。さらに、この増幅部１５の出力側にはＡ／Ｄ変換
器（アナログ／デジタル変換器）１６を介して、演算部
として機能するＣＰＵ１７が接続されている。増幅部１
５はオペアンプ１５ａと容量１５ｂとにより構成されて
いる。このうちオペアンプ１５ａは、非反転入力端子
（＋）が接地に接続され、反転入力端子（−）が容量１
４ａ，１４ｂの接続点１４ｃに接続され、出力端子がＡ
／Ｄ変換器１６に接続されている。また容量１５ｂは容
量１４ａ，１４ｂの接続点１４ｃとオペアンプ１５ａの
出力端子との間に接続されている。なお、容量１５ｂの
代わりに抵抗を用いてもよい。
の出力信号を増幅して出力する増幅部１５が接続されて
いる。さらに、この増幅部１５の出力側にはＡ／Ｄ変換
器（アナログ／デジタル変換器）１６を介して、演算部
として機能するＣＰＵ１７が接続されている。増幅部１
５はオペアンプ１５ａと容量１５ｂとにより構成されて
いる。このうちオペアンプ１５ａは、非反転入力端子
（＋）が接地に接続され、反転入力端子（−）が容量１
４ａ，１４ｂの接続点１４ｃに接続され、出力端子がＡ
／Ｄ変換器１６に接続されている。また容量１５ｂは容
量１４ａ，１４ｂの接続点１４ｃとオペアンプ１５ａの
出力端子との間に接続されている。なお、容量１５ｂの
代わりに抵抗を用いてもよい。
【００３２】またＣＰＵ１７は、電源部１１とセンサ部
１４との接続を切り換える制御信号をスイッチング部１
２に対して出力するとともに、スイッチング部１２の切
り換え毎にＡ／Ｄ変換器１６から出力される複数個の信
号を組み合わせて演算処理を行う機能を有している。
１４との接続を切り換える制御信号をスイッチング部１
２に対して出力するとともに、スイッチング部１２の切
り換え毎にＡ／Ｄ変換器１６から出力される複数個の信
号を組み合わせて演算処理を行う機能を有している。
【００３３】制御信号は、電源部１１とセンサ部１４と
の接続を４通りに切り換える信号である。ただし、２系
統の交流電源１１ａ，１１ｂの出力が混信する組合せで
あってはならない。すなわち、スイッチング部１２のス
イッチ１２ａ，１２ｄをオンにしてセンサ容量１４ａに
電源１１ａ，１１ｂの両方を接続する組合せ、スイッチ
１２ｂ，１２ｃをオンにしてリファレンス容量１４ｂに
電源１１ａ，１１ｂの両方を接続する組合せは認められ
ない。ＣＰＵ１７が行う演算処理は、スイッチング部１
２の切り換え毎に入力される４信号のうち各２信号の差
をとり、この後、各２信号の差どうしの比をとることに
より、印加圧力Ｐを求めるための物理量を導くものであ
る。
の接続を４通りに切り換える信号である。ただし、２系
統の交流電源１１ａ，１１ｂの出力が混信する組合せで
あってはならない。すなわち、スイッチング部１２のス
イッチ１２ａ，１２ｄをオンにしてセンサ容量１４ａに
電源１１ａ，１１ｂの両方を接続する組合せ、スイッチ
１２ｂ，１２ｃをオンにしてリファレンス容量１４ｂに
電源１１ａ，１１ｂの両方を接続する組合せは認められ
ない。ＣＰＵ１７が行う演算処理は、スイッチング部１
２の切り換え毎に入力される４信号のうち各２信号の差
をとり、この後、各２信号の差どうしの比をとることに
より、印加圧力Ｐを求めるための物理量を導くものであ
る。
【００３４】前述したように、図２０に示した従来のセ
ンサ信号処理回路には配線容量やバッファ１１３ａ，１
１３ｂおよびオペアンプ１１５ａのオフセット等の誤差
要因が存在するが、この点については図３に示したセン
サ信号処理回路についても同様である。しかしながら、
このセンサ信号処理回路によれば信号処理により誤差要
因を除去できるので、回路誤差を含まない測定結果を得
ることができる。ここでは例として、バッファ１３ａ，
１３ｂおよびオペアンプ１５ａのオフセットに基づく誤
差をそれぞれｅ1，ｅ2，ｅ3 とし、これらを除去する原
理を説明する。なお、電源部１１の交流電源１１ａ，１
１ｂの出力電圧をそれぞれＶi1，Ｖi2、増幅部１５の容
量１５ｂのキャパシタンスをＣf とする。
ンサ信号処理回路には配線容量やバッファ１１３ａ，１
１３ｂおよびオペアンプ１１５ａのオフセット等の誤差
要因が存在するが、この点については図３に示したセン
サ信号処理回路についても同様である。しかしながら、
このセンサ信号処理回路によれば信号処理により誤差要
因を除去できるので、回路誤差を含まない測定結果を得
ることができる。ここでは例として、バッファ１３ａ，
１３ｂおよびオペアンプ１５ａのオフセットに基づく誤
差をそれぞれｅ1，ｅ2，ｅ3 とし、これらを除去する原
理を説明する。なお、電源部１１の交流電源１１ａ，１
１ｂの出力電圧をそれぞれＶi1，Ｖi2、増幅部１５の容
量１５ｂのキャパシタンスをＣf とする。
【００３５】まず、ＣＰＵ１７は制御信号として、スイ
ッチング部１２のスイッチ１２ａ〜１２ｅを表１に示す
ようにオン・オフ制御する信号ｓ１〜ｓ４を順次出力す
る。信号Ｓ３，Ｓ４でスイッチ１２ｅをオンにすること
により、バッファ１３ｂの非反転入力端子（＋）が接地
に接続されるので、バッファ１３ｂの非反転入力端子
（＋）がフロートとなることを回避できる。
ッチング部１２のスイッチ１２ａ〜１２ｅを表１に示す
ようにオン・オフ制御する信号ｓ１〜ｓ４を順次出力す
る。信号Ｓ３，Ｓ４でスイッチ１２ｅをオンにすること
により、バッファ１３ｂの非反転入力端子（＋）が接地
に接続されるので、バッファ１３ｂの非反転入力端子
（＋）がフロートとなることを回避できる。
【００３６】
【表１】
【００３７】信号ｓ１〜ｓ４がスイッチング部１２に与
えられたときの増幅部１５の出力電圧をＶ1〜Ｖ4とする
と、Ｖ1〜Ｖ4は次のように表すことができる。 Ｖ1＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（８） Ｖ2＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９） Ｖ3＝−Ｃs(Ｖi1＋ｅ1)／Ｃf＋ｅ3 ・・・（１０） Ｖ4＝−Ｃs(Ｖi2＋ｅ1)／Ｃf＋ｅ3 ・・・（１１） 次に、（８）式〜（１１）式から（Ｖ1−Ｖ2）／（Ｖ3
−Ｖ4）を計算すると、 (Ｖ1−Ｖ2)／(Ｖ3−Ｖ4) ＝(ＣsＶi1＋ＣrＶi2−ＣsＶi2−ＣrＶi1)／(ＣsＶi1−ＣsＶi2) ・・・（１２） となり、誤差ｅ1〜ｅ3を除去できる。
えられたときの増幅部１５の出力電圧をＶ1〜Ｖ4とする
と、Ｖ1〜Ｖ4は次のように表すことができる。 Ｖ1＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（８） Ｖ2＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９） Ｖ3＝−Ｃs(Ｖi1＋ｅ1)／Ｃf＋ｅ3 ・・・（１０） Ｖ4＝−Ｃs(Ｖi2＋ｅ1)／Ｃf＋ｅ3 ・・・（１１） 次に、（８）式〜（１１）式から（Ｖ1−Ｖ2）／（Ｖ3
−Ｖ4）を計算すると、 (Ｖ1−Ｖ2)／(Ｖ3−Ｖ4) ＝(ＣsＶi1＋ＣrＶi2−ＣsＶi2−ＣrＶi1)／(ＣsＶi1−ＣsＶi2) ・・・（１２） となり、誤差ｅ1〜ｅ3を除去できる。
【００３８】交流電源１１ａ，１１ｂの出力電圧Ｖi1，
Ｖi2は、 Ｖi1＝−Ｖi2 ・・・（１３） の関係を有していることが望ましいが、電圧変動も生じ
うるので、 Ｖi1＝−αＶi2 ・・・（１４） とおく。ここで、αは誤差係数であり、α＞０である。
この（１４）式を（１２）式に代入すると、 (Ｖ1−Ｖ2)／(Ｖ3−Ｖ4)＝(Ｃs−Ｃr)／Ｃs（＝Ｋ1） ・・・（１５） となり、（１）式を得ることができる。（１５）式にお
いて、誤差係数αは消去されるので、電圧変動が生じて
もそれに基づく誤差は測定結果に含まれないことが解
る。
Ｖi2は、 Ｖi1＝−Ｖi2 ・・・（１３） の関係を有していることが望ましいが、電圧変動も生じ
うるので、 Ｖi1＝−αＶi2 ・・・（１４） とおく。ここで、αは誤差係数であり、α＞０である。
この（１４）式を（１２）式に代入すると、 (Ｖ1−Ｖ2)／(Ｖ3−Ｖ4)＝(Ｃs−Ｃr)／Ｃs（＝Ｋ1） ・・・（１５） となり、（１）式を得ることができる。（１５）式にお
いて、誤差係数αは消去されるので、電圧変動が生じて
もそれに基づく誤差は測定結果に含まれないことが解
る。
【００３９】ここではバッファ１３ａ，１３ｂおよびオ
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を例
にして説明したが、同じ原理で配線容量など他の誤差要
因も除去できる。また、図３に示されていない回路がセ
ンサ信号処理回路に挿入されたとしても、その回路によ
って生じる誤差も除去することができる。このように、
２系統の電源１１ａ，１１ｂの出力を４通りの組合わせ
でセンサ部１４に印加し、各組合わせの切り換え毎にセ
ンサ部１４から出力される４信号の差と比をとることに
より、測定結果から回路誤差を除去する手法を４象元レ
シオメトリックと呼ぶ。
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を例
にして説明したが、同じ原理で配線容量など他の誤差要
因も除去できる。また、図３に示されていない回路がセ
ンサ信号処理回路に挿入されたとしても、その回路によ
って生じる誤差も除去することができる。このように、
２系統の電源１１ａ，１１ｂの出力を４通りの組合わせ
でセンサ部１４に印加し、各組合わせの切り換え毎にセ
ンサ部１４から出力される４信号の差と比をとることに
より、測定結果から回路誤差を除去する手法を４象元レ
シオメトリックと呼ぶ。
【００４０】センサ容量１４ａおよびリファレンス容量
１４ｂは共に温度特性および湿度特性を有しているが、
（１）式を計算することにより測定結果からこれらの特
性に基づく素子誤差を除去できる。まず、容量１４ａ，
１４ｂの温度特性について説明する。容量１４ａ，１４
ｂの温度特性は主に、図１に示した台座基板１およびダ
イアフラム基板２の熱膨張によって生ずる。図２に示し
た基板１，２の平面形状は正方形であるが、円形であっ
てもよいので、センサ容量１４ａを全周完全拘束円板の
微小たわみ式で近似すると、キャパシタンスＣs の温度
特性は（１６）式のように表せる。
１４ｂは共に温度特性および湿度特性を有しているが、
（１）式を計算することにより測定結果からこれらの特
性に基づく素子誤差を除去できる。まず、容量１４ａ，
１４ｂの温度特性について説明する。容量１４ａ，１４
ｂの温度特性は主に、図１に示した台座基板１およびダ
イアフラム基板２の熱膨張によって生ずる。図２に示し
た基板１，２の平面形状は正方形であるが、円形であっ
てもよいので、センサ容量１４ａを全周完全拘束円板の
微小たわみ式で近似すると、キャパシタンスＣs の温度
特性は（１６）式のように表せる。
【００４１】
【数１】
【００４２】さらに、リファレンス容量１４ｂの圧力感
度をゼロと仮定すると、キャパシタンスＣr の温度特性
は（１７）式のように表せる。 Ｃr＝επｒ2／ｄ ・・・（１７） （１６）式および（１７）式において、印加圧力Ｐ、ポ
アソン比νは温度特性をもたないパラメータとする。ま
た、誘電率ε、ヤング率Ｅ、感圧ダイアフラム２ａの厚
みｔ、感圧ダイアフラム２ａの半径ｒ、電極５ａ，５ｂ
間のギャップｄは、熱膨張等による温度特性をもつパラ
メータとする。
度をゼロと仮定すると、キャパシタンスＣr の温度特性
は（１７）式のように表せる。 Ｃr＝επｒ2／ｄ ・・・（１７） （１６）式および（１７）式において、印加圧力Ｐ、ポ
アソン比νは温度特性をもたないパラメータとする。ま
た、誘電率ε、ヤング率Ｅ、感圧ダイアフラム２ａの厚
みｔ、感圧ダイアフラム２ａの半径ｒ、電極５ａ，５ｂ
間のギャップｄは、熱膨張等による温度特性をもつパラ
メータとする。
【００４３】次に、基準温度からの温度変化をΔＴとす
ると、基板１，２の熱膨張率をｆ（ΔＴ）と表せる。こ
の熱膨張率を温度特性をもつパラメータに導入すると、
（１８）式〜（２０）式が得られる。ここでは基板材料
に結晶異方性はないものと仮定する。 ｔ＝ｔ0[１＋ｆ(ΔＴ)] ・・・（１８） ｒ＝ｒ0[１＋ｆ(ΔＴ)] ・・・（１９） ｄ＝ｄ0[１＋ｆ(ΔＴ)] ・・・（２０） （１８）式〜（２０）式において、ｔ0 、ｒ0 、ｄ0 は
それぞれ、基準温度での感圧ダイアフラム２ａの厚み、
感圧ダイアフラム２ａの半径、電極５ａ，５ｂ間のギャ
ップである。
ると、基板１，２の熱膨張率をｆ（ΔＴ）と表せる。こ
の熱膨張率を温度特性をもつパラメータに導入すると、
（１８）式〜（２０）式が得られる。ここでは基板材料
に結晶異方性はないものと仮定する。 ｔ＝ｔ0[１＋ｆ(ΔＴ)] ・・・（１８） ｒ＝ｒ0[１＋ｆ(ΔＴ)] ・・・（１９） ｄ＝ｄ0[１＋ｆ(ΔＴ)] ・・・（２０） （１８）式〜（２０）式において、ｔ0 、ｒ0 、ｄ0 は
それぞれ、基準温度での感圧ダイアフラム２ａの厚み、
感圧ダイアフラム２ａの半径、電極５ａ，５ｂ間のギャ
ップである。
【００４４】（１８）式〜（２０）式を（１６）式およ
び（１７）式に代入し、さらに（１）式に代入して温度
特性を求めると、（２１）式が得られる。 Ｋ1＝１−β／arctanh(β) ・・・（２１） ここで、 β＝[３Ｐｒ0 4(ν2−１)／(１６Ｅｄ0ｔ0 3)]1/2 ・・・（２２） である。（２１）式および（２２）式から解るように、
ヤング率Ｅを除き、温度特性をもつパラメータはすべて
消去される。しかも、ヤング率Ｅの与える影響は小さい
ので、（１）式を計算することにより測定結果から温度
変化に基づく素子誤差を概ね除去できる。
び（１７）式に代入し、さらに（１）式に代入して温度
特性を求めると、（２１）式が得られる。 Ｋ1＝１−β／arctanh(β) ・・・（２１） ここで、 β＝[３Ｐｒ0 4(ν2−１)／(１６Ｅｄ0ｔ0 3)]1/2 ・・・（２２） である。（２１）式および（２２）式から解るように、
ヤング率Ｅを除き、温度特性をもつパラメータはすべて
消去される。しかも、ヤング率Ｅの与える影響は小さい
ので、（１）式を計算することにより測定結果から温度
変化に基づく素子誤差を概ね除去できる。
【００４５】次に、容量１４ａ，１４ｂの湿度特性につ
いて説明する。容量１４ａ，１４ｂの湿度特性は主に、
図１に示した容量室３ａ，３ｂ内の誘電率εが湿度によ
って変化することにより生ずる。しかし、（２１）式お
よび（２２）式から解るように、誘電率εは（１）式の
演算によって消去されるので、測定結果から湿度変化に
基づく素子誤差は除去される。
いて説明する。容量１４ａ，１４ｂの湿度特性は主に、
図１に示した容量室３ａ，３ｂ内の誘電率εが湿度によ
って変化することにより生ずる。しかし、（２１）式お
よび（２２）式から解るように、誘電率εは（１）式の
演算によって消去されるので、測定結果から湿度変化に
基づく素子誤差は除去される。
【００４６】以上述べたように、図３に示したセンサ信
号処理回路によれば、Ａ／Ｄ変換後のＶ1〜Ｖ4について
（Ｖ1−Ｖ2）／（Ｖ3−Ｖ4）の計算をＣＰＵ１７で行う
ことにより、測定結果からあらゆる回路誤差を取り除く
ことができる。また、（Ｖ1−Ｖ2）／（Ｖ3−Ｖ4）の計
算を行うことにより（１）式を得ることができるので、
温度変化および湿度変化等に基づく素子誤差を取り除く
こともできる。したがって、回路誤差および素子誤差の
両方が含まれない、正確かつ精密な測定結果を得ること
ができる。
号処理回路によれば、Ａ／Ｄ変換後のＶ1〜Ｖ4について
（Ｖ1−Ｖ2）／（Ｖ3−Ｖ4）の計算をＣＰＵ１７で行う
ことにより、測定結果からあらゆる回路誤差を取り除く
ことができる。また、（Ｖ1−Ｖ2）／（Ｖ3−Ｖ4）の計
算を行うことにより（１）式を得ることができるので、
温度変化および湿度変化等に基づく素子誤差を取り除く
こともできる。したがって、回路誤差および素子誤差の
両方が含まれない、正確かつ精密な測定結果を得ること
ができる。
【００４７】なお、ここでは（Ｖ1−Ｖ2）／（Ｖ3−
Ｖ4）の計算をＣＰＵ１７で行う場合を説明したが、ア
ナログでの演算やＣＰＵ１７を使用しない他のディジタ
ル的な演算で上記の計算を行うことも可能である。
Ｖ4）の計算をＣＰＵ１７で行う場合を説明したが、ア
ナログでの演算やＣＰＵ１７を使用しない他のディジタ
ル的な演算で上記の計算を行うことも可能である。
【００４８】（第２の実施の形態）本発明によるセンサ
信号処理回路は、２方向から印加される圧力の差を検出
する静電容量式圧力センサにも適用できる。図４は、こ
の種の圧力センサのセンサ部の構造を示す断面図であ
る。また図５は、図４に示すセンサ部の回路図である。
センサ部３４は、上下両側に感圧ダイアフラム２２ａ，
２２ａ′を有している。このセンサ部３４の場合、ダイ
アフラム基板２２，２２′の中央部一帯に凹部が形成さ
れており、この凹部によって薄膜化された部分が感圧ダ
イアフラム２２ａ，２２ａ′として機能する。
信号処理回路は、２方向から印加される圧力の差を検出
する静電容量式圧力センサにも適用できる。図４は、こ
の種の圧力センサのセンサ部の構造を示す断面図であ
る。また図５は、図４に示すセンサ部の回路図である。
センサ部３４は、上下両側に感圧ダイアフラム２２ａ，
２２ａ′を有している。このセンサ部３４の場合、ダイ
アフラム基板２２，２２′の中央部一帯に凹部が形成さ
れており、この凹部によって薄膜化された部分が感圧ダ
イアフラム２２ａ，２２ａ′として機能する。
【００４９】感圧ダイアフラム２２ａ，２２ａ′を含む
ダイアフラム基板２２，２２′は、筒状に形成された枠
体２１の開口両端に接合されている。これらのダイアフ
ラム基板２２，２２′と枠体２１とによって囲まれた空
間が容量室２３となる。感圧ダイアフラム２２ａと２２
ａ′とは、容量室２３内に配置された支柱２７によって
結合されている。また、この支柱２７にはダイアフラム
基板２２，２２′と平行に、しかもダイアフラム基板２
２，２２′および枠体２１のいずれとも接触しないよう
に、中央支持板２８が取り付けられている。以上のダイ
アフラム基板２２，２２′、枠体２１、支柱２７、中央
支持板２８は、例えばサファイアガラス等の絶縁部材で
形成される。
ダイアフラム基板２２，２２′は、筒状に形成された枠
体２１の開口両端に接合されている。これらのダイアフ
ラム基板２２，２２′と枠体２１とによって囲まれた空
間が容量室２３となる。感圧ダイアフラム２２ａと２２
ａ′とは、容量室２３内に配置された支柱２７によって
結合されている。また、この支柱２７にはダイアフラム
基板２２，２２′と平行に、しかもダイアフラム基板２
２，２２′および枠体２１のいずれとも接触しないよう
に、中央支持板２８が取り付けられている。以上のダイ
アフラム基板２２，２２′、枠体２１、支柱２７、中央
支持板２８は、例えばサファイアガラス等の絶縁部材で
形成される。
【００５０】さらに、ダイアフラム基板２２，２２′の
周縁部内面には、導電性薄膜からなる電極２５ａ，２６
ａがそれぞれ配置されている。また、中央支持板２８の
周縁部の上下両側には、同じく導電性薄膜からなる電極
２５ｂ，２６ｂがそれぞれ配置されている。対向する電
極２５ａ，２５ｂと、容量室２３内の空気とにより、第
１のセンサ容量３４ａが構成される。同じく、対向する
電極２６ａ，２６ｂと、容量室２３内の空気とにより、
第２のセンサ容量３４ｂが構成される。
周縁部内面には、導電性薄膜からなる電極２５ａ，２６
ａがそれぞれ配置されている。また、中央支持板２８の
周縁部の上下両側には、同じく導電性薄膜からなる電極
２５ｂ，２６ｂがそれぞれ配置されている。対向する電
極２５ａ，２５ｂと、容量室２３内の空気とにより、第
１のセンサ容量３４ａが構成される。同じく、対向する
電極２６ａ，２６ｂと、容量室２３内の空気とにより、
第２のセンサ容量３４ｂが構成される。
【００５１】このように構成されたセンサ部３４に対し
て、感圧ダイアフラム２２ａの上側から圧力ＨＰを印加
し、感圧ダイアフラム２２ａ′の下側から圧力ＬＰを印
加する。ここでは、ＨＰ＜ＬＰとする。このとき、圧力
ＨＰとＬＰとの差に応じて、感圧ダイアフラム２２ａ，
２２ａ′と支柱２７と中央支持板２８とが一体となって
上方向に変位する。中央支持板２８上に配置された電極
２５ｂは中央支持板２８と共に上方向に変位するので、
電極２５ａ，２５ｂ間のギャップが小さくなり、第１の
センサ容量３４ａのキャパシタンスＣ1 が増加する。同
様に電極２６ｂも中央支持板２８と共に上方向に変位す
るので、電極２６ａ，２６ｂ間のギャップが大きくな
り、第２のセンサ容量３４ｂのキャパシタンスＣ2 は減
少する。
て、感圧ダイアフラム２２ａの上側から圧力ＨＰを印加
し、感圧ダイアフラム２２ａ′の下側から圧力ＬＰを印
加する。ここでは、ＨＰ＜ＬＰとする。このとき、圧力
ＨＰとＬＰとの差に応じて、感圧ダイアフラム２２ａ，
２２ａ′と支柱２７と中央支持板２８とが一体となって
上方向に変位する。中央支持板２８上に配置された電極
２５ｂは中央支持板２８と共に上方向に変位するので、
電極２５ａ，２５ｂ間のギャップが小さくなり、第１の
センサ容量３４ａのキャパシタンスＣ1 が増加する。同
様に電極２６ｂも中央支持板２８と共に上方向に変位す
るので、電極２６ａ，２６ｂ間のギャップが大きくな
り、第２のセンサ容量３４ｂのキャパシタンスＣ2 は減
少する。
【００５２】第１のセンサ容量３４ａおよび第２のセン
サ容量３４ｂは共に温度特性を有しているが、（２３）
式を計算することにより第１の実施の形態で説明したの
と同様の原理で、理論上、測定結果から温度特性に基づ
く素子誤差を除去できる。 Ｋ2＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2) ・・・（２３）
サ容量３４ｂは共に温度特性を有しているが、（２３）
式を計算することにより第１の実施の形態で説明したの
と同様の原理で、理論上、測定結果から温度特性に基づ
く素子誤差を除去できる。 Ｋ2＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2) ・・・（２３）
【００５３】なお、容量室２３内の空気の誘電率をε、
第１のセンサ容量３４ａにおける電極２５ａ，２５ｂ間
の通常のギャップおよび第２のセンサ容量３４ｂにおけ
る電極２６ａ，２６ｂ間の通常のギャップをｄ、感圧ダ
イアフラム２２ａ，２２ａ′の圧力感度変位をΔｄと
し、また簡単のため電極２５ａ，２５ｂの対向面積およ
び電極２６ａ，２６ｂの対向面積を共にＳとすると、キ
ャパシタンスＣ1 ，Ｃ2を Ｃ1＝εＳ／(ｄ＋Δｄ) ・・・（２４） Ｃ2＝εＳ／(ｄ−Δｄ) ・・・（２５） と表せる。これら（２４）式および（２５）式を（２
３）式に代入すれば Ｋ2＝−Δｄ／ｄ ・・・（２６） となるので、（２３）式から印加圧力ＨＰと印加圧力Ｌ
Ｐとの圧力差を得られることが解る。
第１のセンサ容量３４ａにおける電極２５ａ，２５ｂ間
の通常のギャップおよび第２のセンサ容量３４ｂにおけ
る電極２６ａ，２６ｂ間の通常のギャップをｄ、感圧ダ
イアフラム２２ａ，２２ａ′の圧力感度変位をΔｄと
し、また簡単のため電極２５ａ，２５ｂの対向面積およ
び電極２６ａ，２６ｂの対向面積を共にＳとすると、キ
ャパシタンスＣ1 ，Ｃ2を Ｃ1＝εＳ／(ｄ＋Δｄ) ・・・（２４） Ｃ2＝εＳ／(ｄ−Δｄ) ・・・（２５） と表せる。これら（２４）式および（２５）式を（２
３）式に代入すれば Ｋ2＝−Δｄ／ｄ ・・・（２６） となるので、（２３）式から印加圧力ＨＰと印加圧力Ｌ
Ｐとの圧力差を得られることが解る。
【００５４】図６は、図４に示したセンサ部３４からの
信号を圧力差の関数として取り出すセンサ信号処理回路
の回路図である。図６に示したセンサ信号処理回路は、
図３に示したセンサ信号処理回路のセンサ部１４を、図
４に示したセンサ部３４に置き換えたものである。ただ
し、ＣＰＵ１７から制御信号として出力される信号ｓ５
〜ｓ８は、表２に示すようにスイッチング部１２のスイ
ッチ１２ａ〜１２ｄをオン・オフ制御する。また、信号
ｓ５〜ｓ８が出力されている間、バッファ１３ｂの非反
転入力端子（＋）がフロートとなることはないので、ス
イッチング部１２′はスイッチ１２ｅを有していない。
信号を圧力差の関数として取り出すセンサ信号処理回路
の回路図である。図６に示したセンサ信号処理回路は、
図３に示したセンサ信号処理回路のセンサ部１４を、図
４に示したセンサ部３４に置き換えたものである。ただ
し、ＣＰＵ１７から制御信号として出力される信号ｓ５
〜ｓ８は、表２に示すようにスイッチング部１２のスイ
ッチ１２ａ〜１２ｄをオン・オフ制御する。また、信号
ｓ５〜ｓ８が出力されている間、バッファ１３ｂの非反
転入力端子（＋）がフロートとなることはないので、ス
イッチング部１２′はスイッチ１２ｅを有していない。
【００５５】
【表２】
【００５６】ここでもバッファ１３ａ，１３ｂおよびオ
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ５〜ｓ８がスイッチング部１２′に与え
られたときの増幅部１５の出力電圧Ｖ5〜Ｖ8を示す。 Ｖ5＝−[Ｃ1(Ｖi1＋ｅ1)＋Ｃ2(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（２７） Ｖ6＝−[Ｃ1(Ｖi2＋ｅ1)＋Ｃ2(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（２８） Ｖ7＝−[Ｃ1(Ｖi1＋ｅ1)＋Ｃ2(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（２９） Ｖ8＝−[Ｃ1(Ｖi2＋ｅ1)＋Ｃ2(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（３０）
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ５〜ｓ８がスイッチング部１２′に与え
られたときの増幅部１５の出力電圧Ｖ5〜Ｖ8を示す。 Ｖ5＝−[Ｃ1(Ｖi1＋ｅ1)＋Ｃ2(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（２７） Ｖ6＝−[Ｃ1(Ｖi2＋ｅ1)＋Ｃ2(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（２８） Ｖ7＝−[Ｃ1(Ｖi1＋ｅ1)＋Ｃ2(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（２９） Ｖ8＝−[Ｃ1(Ｖi2＋ｅ1)＋Ｃ2(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（３０）
【００５７】そして、（２７）式〜（３０）式から（Ｖ
5−Ｖ6）／（Ｖ7−Ｖ8）を計算し、電圧変動を考慮して
（１４）式を代入すると、 (Ｖ5−Ｖ6)／(Ｖ7−Ｖ8)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（３１） となり、オフセットおよび電圧変動に基づく回路誤差が
除去され、（２３）式を得ることができる。これによ
り、温度変化に基づく素子誤差が除去された測定結果を
得ることができる。したがって、２方向から印加される
圧力の差を検出する静電容量式圧力センサについても、
４象元レシオメトリックを用いることにより第１の実施
の形態と同様に、回路誤差および素子誤差の両方が含ま
れない正確かつ精密な測定結果を得ることができる。
5−Ｖ6）／（Ｖ7−Ｖ8）を計算し、電圧変動を考慮して
（１４）式を代入すると、 (Ｖ5−Ｖ6)／(Ｖ7−Ｖ8)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（３１） となり、オフセットおよび電圧変動に基づく回路誤差が
除去され、（２３）式を得ることができる。これによ
り、温度変化に基づく素子誤差が除去された測定結果を
得ることができる。したがって、２方向から印加される
圧力の差を検出する静電容量式圧力センサについても、
４象元レシオメトリックを用いることにより第１の実施
の形態と同様に、回路誤差および素子誤差の両方が含ま
れない正確かつ精密な測定結果を得ることができる。
【００５８】なお、ＣＰＵ１７はスイッチング部１２，
１２′の切り換え毎に入力される４信号の演算処理を行
うとしたが、本発明は複数個の信号の差と比をとること
によって回路誤差および素子誤差の両方を除去するもの
であるから、演算処理の対象となる信号数は４信号に限
定されない。また、センサ部が他のリアクタンス性のセ
ンサ素子により構成される場合、例えば可変インダクタ
ンス圧力計等のインダクタンス式センサにも利用でき
る。
１２′の切り換え毎に入力される４信号の演算処理を行
うとしたが、本発明は複数個の信号の差と比をとること
によって回路誤差および素子誤差の両方を除去するもの
であるから、演算処理の対象となる信号数は４信号に限
定されない。また、センサ部が他のリアクタンス性のセ
ンサ素子により構成される場合、例えば可変インダクタ
ンス圧力計等のインダクタンス式センサにも利用でき
る。
【００５９】（第３の実施の形態）次に、本発明による
センサ信号処理回路が抵抗式圧力センサに適用された形
態を説明する。抵抗式圧力センサとは、印加圧力に応じ
てたわみを生じる感圧ダイアフラム上にピエゾ抵抗素子
等の歪みゲージを設けて、この歪みゲージで感圧ダイア
フラムの歪みを検出することによって印加圧力を測定す
るものである。図７は、抵抗式圧力センサのセンサ部の
平面図である。また図８は、図７に示すセンサ部のVIII
−VIII′線方向の断面図である。
センサ信号処理回路が抵抗式圧力センサに適用された形
態を説明する。抵抗式圧力センサとは、印加圧力に応じ
てたわみを生じる感圧ダイアフラム上にピエゾ抵抗素子
等の歪みゲージを設けて、この歪みゲージで感圧ダイア
フラムの歪みを検出することによって印加圧力を測定す
るものである。図７は、抵抗式圧力センサのセンサ部の
平面図である。また図８は、図７に示すセンサ部のVIII
−VIII′線方向の断面図である。
【００６０】ダイアフラム基板４２はｎ形シリコンで形
成されている。ダイアフラム基板４２の中央部一帯には
凹部が形成されており、この凹部によって薄膜化された
部分が感圧ダイアフラム４２ａとして機能する。図７に
示すように、感圧ダイアフラム４２ａ上の２カ所に、ｐ
形の拡散抵抗層からなるピエゾ抵抗素子（センサ素子）
４４ａ，４４ｂが形成されている。ピエゾ抵抗素子４４
ａ，４４ｂは共に感圧ダイアフラム４２ａの周縁部に形
成されているが、ピエゾ抵抗素子４４ａが感圧ダイアフ
ラム４２ａの周縁に沿う方向に形成されているのに対し
て、ピエゾ抵抗素子４４ｂは感圧ダイアフラム４２ａの
周縁から中心に向かう方向に形成されている。
成されている。ダイアフラム基板４２の中央部一帯には
凹部が形成されており、この凹部によって薄膜化された
部分が感圧ダイアフラム４２ａとして機能する。図７に
示すように、感圧ダイアフラム４２ａ上の２カ所に、ｐ
形の拡散抵抗層からなるピエゾ抵抗素子（センサ素子）
４４ａ，４４ｂが形成されている。ピエゾ抵抗素子４４
ａ，４４ｂは共に感圧ダイアフラム４２ａの周縁部に形
成されているが、ピエゾ抵抗素子４４ａが感圧ダイアフ
ラム４２ａの周縁に沿う方向に形成されているのに対し
て、ピエゾ抵抗素子４４ｂは感圧ダイアフラム４２ａの
周縁から中心に向かう方向に形成されている。
【００６１】また、感圧ダイアフラム４２ａ上にはＳｉ
Ｏ2 からなる層間絶縁膜４５が形成されており、この層
間絶縁膜４５上には金属で形成された端子４６ａ〜４６
ｃおよび配線４７ａ〜４７ｃが形成されている。このう
ち端子４６ａは電源端子であり、配線４７ａと、層間絶
縁膜４５中のプラグ４８ａとを介してピエゾ抵抗素子４
４ａの一端に接続されている。端子４６ｃも同じく電源
端子であり、配線４７ｃと、層間絶縁膜４５中のプラグ
（図示せず）とを介してピエゾ抵抗素子４４ｂの一端に
接続されている。また端子４６ｂは出力端子であり、配
線４７ｂと、層間絶縁膜４５中のプラグ４８ａ等とを介
してピエゾ抵抗素子４４ａ，４４ｂそれぞれの他端に接
続されている。
Ｏ2 からなる層間絶縁膜４５が形成されており、この層
間絶縁膜４５上には金属で形成された端子４６ａ〜４６
ｃおよび配線４７ａ〜４７ｃが形成されている。このう
ち端子４６ａは電源端子であり、配線４７ａと、層間絶
縁膜４５中のプラグ４８ａとを介してピエゾ抵抗素子４
４ａの一端に接続されている。端子４６ｃも同じく電源
端子であり、配線４７ｃと、層間絶縁膜４５中のプラグ
（図示せず）とを介してピエゾ抵抗素子４４ｂの一端に
接続されている。また端子４６ｂは出力端子であり、配
線４７ｂと、層間絶縁膜４５中のプラグ４８ａ等とを介
してピエゾ抵抗素子４４ａ，４４ｂそれぞれの他端に接
続されている。
【００６２】ダイアフラム基板４２の上側に正の圧力Ｐ
が印加されると、感圧ダイアフラム４２ａは下側にたわ
む。このときピエゾ抵抗素子４４ａは縮むため、その抵
抗値Ｒv はＲからＲ＋ΔＲ（ΔＲ＜０）に変化する。こ
れに対してピエゾ抵抗素子４４ｂは伸びるため、その抵
抗値Ｒd はＲからＲ−ΔＲ（ΔＲ＜０）に変化する。反
対に、ダイアフラム基板４２の上側に負の圧力Ｐが印加
されると、感圧ダイアフラム４２ａは上側にたわむ。こ
のときピエゾ抵抗素子４４ａは伸びるため、その抵抗値
Ｒv はＲからＲ＋ΔＲ（ΔＲ＞０）に変化する。これに
対してピエゾ抵抗素子４４ｂは縮むため、その抵抗値Ｒ
d はＲからＲ−ΔＲ（ΔＲ＞０）に変化する。
が印加されると、感圧ダイアフラム４２ａは下側にたわ
む。このときピエゾ抵抗素子４４ａは縮むため、その抵
抗値Ｒv はＲからＲ＋ΔＲ（ΔＲ＜０）に変化する。こ
れに対してピエゾ抵抗素子４４ｂは伸びるため、その抵
抗値Ｒd はＲからＲ−ΔＲ（ΔＲ＜０）に変化する。反
対に、ダイアフラム基板４２の上側に負の圧力Ｐが印加
されると、感圧ダイアフラム４２ａは上側にたわむ。こ
のときピエゾ抵抗素子４４ａは伸びるため、その抵抗値
Ｒv はＲからＲ＋ΔＲ（ΔＲ＞０）に変化する。これに
対してピエゾ抵抗素子４４ｂは縮むため、その抵抗値Ｒ
d はＲからＲ−ΔＲ（ΔＲ＞０）に変化する。
【００６３】このようにダイアフラム基板４２に印加さ
れる圧力Ｐに応じてピエゾ抵抗素子４４ａ，４４ｂの抵
抗値Ｒv ，Ｒd がそれぞれ変化するので、これにしたが
ってピエゾ抵抗素子４４ａ，４４ｂの接続点である端子
４６ｂの電位も変化する。したがって、端子４６ｂの電
位を演算処理することより、印加圧力Ｐを求めることが
できる。
れる圧力Ｐに応じてピエゾ抵抗素子４４ａ，４４ｂの抵
抗値Ｒv ，Ｒd がそれぞれ変化するので、これにしたが
ってピエゾ抵抗素子４４ａ，４４ｂの接続点である端子
４６ｂの電位も変化する。したがって、端子４６ｂの電
位を演算処理することより、印加圧力Ｐを求めることが
できる。
【００６４】図９は、図７に示したセンサ部５４からの
信号、すなわち端子４６の電位を圧力Ｐの関数として取
り出すセンサ信号処理回路の回路図である。図９に示し
たセンサ信号処理回路は、図３に示したセンサ信号処理
回路のセンサ部１４を、図７，図８に示したセンサ部５
４に置き換えたものである。ただし電源部５１は、極性
の異なる２系統の直流電源５１ａ，５１ｂにより構成さ
れている。電源５１ａ，５１ｂの出力電圧Ｖi3，Ｖ
i4は、 Ｖi3＝−Ｖi4 ・・・（３２） の関係を有していることが望ましいが、電圧変動が生じ
た場合に Ｖi3＝−αＶi4 ・・・（３３） となってもよい。
信号、すなわち端子４６の電位を圧力Ｐの関数として取
り出すセンサ信号処理回路の回路図である。図９に示し
たセンサ信号処理回路は、図３に示したセンサ信号処理
回路のセンサ部１４を、図７，図８に示したセンサ部５
４に置き換えたものである。ただし電源部５１は、極性
の異なる２系統の直流電源５１ａ，５１ｂにより構成さ
れている。電源５１ａ，５１ｂの出力電圧Ｖi3，Ｖ
i4は、 Ｖi3＝−Ｖi4 ・・・（３２） の関係を有していることが望ましいが、電圧変動が生じ
た場合に Ｖi3＝−αＶi4 ・・・（３３） となってもよい。
【００６５】また、増幅部５５はオペアンプ５５ａと抵
抗５５ｂとにより構成されている。抵抗５５ｂの抵抗値
をＲf とする。また、ＣＰＵ１７から制御信号として出
力される信号ｓ９〜ｓＣはそれぞれ、ｓ５〜ｓ８とまっ
たく同様にスイッチング部１２′のスイッチ１２ａ〜１
２ｄをオン・オフ制御する（表２参照）。また、信号ｓ
９〜ｓＣが出力されている間、バッファ１３ｂの非反転
入力端子（＋）がフロートとなることはないので、スイ
ッチング部１２′はスイッチ１２ｅを有していない。
抗５５ｂとにより構成されている。抵抗５５ｂの抵抗値
をＲf とする。また、ＣＰＵ１７から制御信号として出
力される信号ｓ９〜ｓＣはそれぞれ、ｓ５〜ｓ８とまっ
たく同様にスイッチング部１２′のスイッチ１２ａ〜１
２ｄをオン・オフ制御する（表２参照）。また、信号ｓ
９〜ｓＣが出力されている間、バッファ１３ｂの非反転
入力端子（＋）がフロートとなることはないので、スイ
ッチング部１２′はスイッチ１２ｅを有していない。
【００６６】ここでもバッファ１３ａ，１３ｂおよびオ
ペアンプ５５ａのオフセットに基づく誤差ｅ1 〜ｅ3 を
考慮して、信号ｓ９〜ｓＣがスイッチング部１２′に与
えられたときの増幅部１５の出力電圧Ｖ9〜ＶCを示す。 Ｖ9＝−Ｒf[Ｒv(Ｖi2＋ｅ2)＋Ｒd(Ｖi1＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３４） ＶA＝−Ｒf[Ｒv(Ｖi1＋ｅ2)＋Ｒd(Ｖi2＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３５） ＶB＝−Ｒf[Ｒv(Ｖi1＋ｅ2)＋Ｒd(Ｖi1＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３６） ＶC＝−Ｒf[Ｒv(Ｖi2＋ｅ2)＋Ｒd(Ｖi2＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３７）
ペアンプ５５ａのオフセットに基づく誤差ｅ1 〜ｅ3 を
考慮して、信号ｓ９〜ｓＣがスイッチング部１２′に与
えられたときの増幅部１５の出力電圧Ｖ9〜ＶCを示す。 Ｖ9＝−Ｒf[Ｒv(Ｖi2＋ｅ2)＋Ｒd(Ｖi1＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３４） ＶA＝−Ｒf[Ｒv(Ｖi1＋ｅ2)＋Ｒd(Ｖi2＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３５） ＶB＝−Ｒf[Ｒv(Ｖi1＋ｅ2)＋Ｒd(Ｖi1＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３６） ＶC＝−Ｒf[Ｒv(Ｖi2＋ｅ2)＋Ｒd(Ｖi2＋ｅ1)]／ＲvＲd＋ｅ3 ・・・（３７）
【００６７】（３４）式〜（３７）式から（Ｖ9−ＶA）
／（ＶB−ＶC）を計算し、電圧変動を考慮して（３３）
式を代入すると、 (Ｖ9−ＶA)／(ＶB−ＶC)＝(Ｒd−Ｒv)／(Ｒd＋Ｒv) ・・・（３８） となり、オフセットおよび電圧変動に基づく回路誤差が
除去される。さらに、（３８）式に Ｒv＝Ｒ＋ΔＲ，Ｒd＝Ｒ−ΔＲ ・・・（３９） を代入すると、 (Ｖ9−ＶA)／(ＶB−ＶC)＝−ΔＲ／Ｒ ・・・（４０） となる。
／（ＶB−ＶC）を計算し、電圧変動を考慮して（３３）
式を代入すると、 (Ｖ9−ＶA)／(ＶB−ＶC)＝(Ｒd−Ｒv)／(Ｒd＋Ｒv) ・・・（３８） となり、オフセットおよび電圧変動に基づく回路誤差が
除去される。さらに、（３８）式に Ｒv＝Ｒ＋ΔＲ，Ｒd＝Ｒ−ΔＲ ・・・（３９） を代入すると、 (Ｖ9−ＶA)／(ＶB−ＶC)＝−ΔＲ／Ｒ ・・・（４０） となる。
【００６８】このように、（Ｖ9−ＶA）／（ＶB−ＶC）
を計算することでピエゾ抵抗素子４４ａ，４４ｂの抵抗
値の変化量率を得られるので、これより印加圧力Ｐを求
められる。なお、ピエゾ抵抗素子４４ａ，４４ｂは温度
特性を有しているが、（Ｒd−Ｒv）／（Ｒd＋Ｒv）を計
算することにより、第１の実施の形態で説明したのと同
様の原理で、理論上、温度特性に基づく素子誤差を除去
できる。したがって、Ａ／Ｄ変換後のＶ9〜ＶCについて
（Ｖ9−ＶA）／（ＶB−ＶC）の計算をＣＰＵ１７で行う
ことにより、回路誤差および素子誤差の両方が含まれな
い、正確かつ精密な測定結果を得ることができる。
を計算することでピエゾ抵抗素子４４ａ，４４ｂの抵抗
値の変化量率を得られるので、これより印加圧力Ｐを求
められる。なお、ピエゾ抵抗素子４４ａ，４４ｂは温度
特性を有しているが、（Ｒd−Ｒv）／（Ｒd＋Ｒv）を計
算することにより、第１の実施の形態で説明したのと同
様の原理で、理論上、温度特性に基づく素子誤差を除去
できる。したがって、Ａ／Ｄ変換後のＶ9〜ＶCについて
（Ｖ9−ＶA）／（ＶB−ＶC）の計算をＣＰＵ１７で行う
ことにより、回路誤差および素子誤差の両方が含まれな
い、正確かつ精密な測定結果を得ることができる。
【００６９】（第４の実施の形態）図９に示したセンサ
信号処理回路において、ピエゾ抵抗素子４４ａ，４４ｂ
にそれぞれ異なる極性の電源５１ａ，５１ｂが接続され
る場合は、ピエゾ抵抗素子４４ａ，４４ｂの両方に同一
の電源５１ａ（または５１ｂ）が接続される場合と比較
して、センサ部５４の出力レベルがかなり小さくなる。
より具体的に言えば、電圧Ｖ9 ，ＶA は電圧ＶB ，ＶC
に比べて、レベルが２桁程度小さくなる。このような電
圧Ｖ9〜ＶCを実際の回路でＡ／Ｄ変換すると、分解能の
関係で、小さい値を正確にＡ／Ｄ変換できないおそれが
ある。そこで、このような問題を解決できる方式につい
て説明する。
信号処理回路において、ピエゾ抵抗素子４４ａ，４４ｂ
にそれぞれ異なる極性の電源５１ａ，５１ｂが接続され
る場合は、ピエゾ抵抗素子４４ａ，４４ｂの両方に同一
の電源５１ａ（または５１ｂ）が接続される場合と比較
して、センサ部５４の出力レベルがかなり小さくなる。
より具体的に言えば、電圧Ｖ9 ，ＶA は電圧ＶB ，ＶC
に比べて、レベルが２桁程度小さくなる。このような電
圧Ｖ9〜ＶCを実際の回路でＡ／Ｄ変換すると、分解能の
関係で、小さい値を正確にＡ／Ｄ変換できないおそれが
ある。そこで、このような問題を解決できる方式につい
て説明する。
【００７０】図１０は、この方式を実現するセンサ信号
処理回路の回路図である。また図１１は、図１０に示す
センサ信号処理回路のＣＰＵからスイッチング部に出力
される制御信号を示す図である。図１１において、横軸
は時間であり、縦軸はレベルである。演算部として機能
するＣＰＵ１７′から制御信号として順次出力される信
号ｓ９′〜ｓＣ′は、図９における信号ｓ９〜ｓＣと同
様にスイッチング部１２′を切り換え制御する。ただ
し、信号ｓＢ′，ｓＣ′の出力時間は、信号ｓ９′，ｓ
Ａ′の出力時間の１／１００に設定される。例えば図１
１に示すように信号ｓ９′，ｓＡ′の出力時間が１０ms
ecである場合、信号ｓＢ′，ｓＣ′の出力時間は０．１
msecに設定される。
処理回路の回路図である。また図１１は、図１０に示す
センサ信号処理回路のＣＰＵからスイッチング部に出力
される制御信号を示す図である。図１１において、横軸
は時間であり、縦軸はレベルである。演算部として機能
するＣＰＵ１７′から制御信号として順次出力される信
号ｓ９′〜ｓＣ′は、図９における信号ｓ９〜ｓＣと同
様にスイッチング部１２′を切り換え制御する。ただ
し、信号ｓＢ′，ｓＣ′の出力時間は、信号ｓ９′，ｓ
Ａ′の出力時間の１／１００に設定される。例えば図１
１に示すように信号ｓ９′，ｓＡ′の出力時間が１０ms
ecである場合、信号ｓＢ′，ｓＣ′の出力時間は０．１
msecに設定される。
【００７１】したがって、信号ｓ９′，ｓＡ′が与えら
れるときのスイッチング部１２′のデューティー比を１
００％とすると、信号ｓＢ′，ｓＣ′が与えられるとき
のスイッチング部１２′のデューティー比は１％とな
る。これにより、センサ部５４のピエゾ抵抗素子４４
ａ，４４ｂの両方に同一の電源５１ａ（または５１ｂ）
が接続される時間は短くなり、それぞれ異なる極性の電
源５１ａ，５１ｂが接続される時間の１／１００とな
る。
れるときのスイッチング部１２′のデューティー比を１
００％とすると、信号ｓＢ′，ｓＣ′が与えられるとき
のスイッチング部１２′のデューティー比は１％とな
る。これにより、センサ部５４のピエゾ抵抗素子４４
ａ，４４ｂの両方に同一の電源５１ａ（または５１ｂ）
が接続される時間は短くなり、それぞれ異なる極性の電
源５１ａ，５１ｂが接続される時間の１／１００とな
る。
【００７２】増幅部５５′は、オペアンプ５５ａおよび
抵抗５５ｂに加えて、容量５５ｃを有している。容量５
５ｃは、スイッチング部１２′をデューティー比１％で
動作させたときのセンサ部５４の出力から交流成分を除
去するための積分用容量（積分手段）である。容量５５
ｃのキャパシタンスは、十分大きな時定数が得られるよ
うに設定されている。
抵抗５５ｂに加えて、容量５５ｃを有している。容量５
５ｃは、スイッチング部１２′をデューティー比１％で
動作させたときのセンサ部５４の出力から交流成分を除
去するための積分用容量（積分手段）である。容量５５
ｃのキャパシタンスは、十分大きな時定数が得られるよ
うに設定されている。
【００７３】スイッチング部１２′に信号ｓＢ′，ｓ
Ｃ′が与えられたとき、センサ部５４からはレベルの大
きいパルス状の信号が出力される。しかし、容量５５ｃ
を含む増幅部５５′にこの信号を通すことより、増幅部
５５′の出力電圧ＶB′，ＶC′のレベルをＶ9′，ＶA′
と同程度のレベルに低減することができる。ここで、電
圧Ｖ9′〜ＶC′はそれぞれ信号ｓ９′〜ｓＣ′がスイッ
チング部１２′に与えられたときの増幅部１５の出力電
圧である。これにより、直流電源５１ａ，５１ｂとピエ
ゾ抵抗素子４４ａ，４４ｂとの接続状態に関係なく、Ａ
／Ｄ変換器１６は常に同程度のレベルの信号（Ｖ9′〜
ＶC′）をＡ／Ｄ変換できるようになるので、Ａ／Ｄ変
換の分解能を高められる。
Ｃ′が与えられたとき、センサ部５４からはレベルの大
きいパルス状の信号が出力される。しかし、容量５５ｃ
を含む増幅部５５′にこの信号を通すことより、増幅部
５５′の出力電圧ＶB′，ＶC′のレベルをＶ9′，ＶA′
と同程度のレベルに低減することができる。ここで、電
圧Ｖ9′〜ＶC′はそれぞれ信号ｓ９′〜ｓＣ′がスイッ
チング部１２′に与えられたときの増幅部１５の出力電
圧である。これにより、直流電源５１ａ，５１ｂとピエ
ゾ抵抗素子４４ａ，４４ｂとの接続状態に関係なく、Ａ
／Ｄ変換器１６は常に同程度のレベルの信号（Ｖ9′〜
ＶC′）をＡ／Ｄ変換できるようになるので、Ａ／Ｄ変
換の分解能を高められる。
【００７４】ＣＰＵ１７′は、信号ｓＢ′，ｓＣ′を出
力したときは、Ａ／Ｄ変換された信号の示すレベルを本
来のレベルに戻してから演算処理を行う機能を有してい
る。例えば、Ａ／Ｄ変換器１６がサンプリングしてＡ／
Ｄ変換を行う信号がその信号本来のレベルの１／１００
であるとき、ＣＰＵ１７′はＡ／Ｄ変換された信号の示
すレベルを１００倍して演算処理を行う。このように、
Ａ／Ｄ変換後、レベル調整を行ってから演算処理を行う
ので、正しい演算結果が得られる。
力したときは、Ａ／Ｄ変換された信号の示すレベルを本
来のレベルに戻してから演算処理を行う機能を有してい
る。例えば、Ａ／Ｄ変換器１６がサンプリングしてＡ／
Ｄ変換を行う信号がその信号本来のレベルの１／１００
であるとき、ＣＰＵ１７′はＡ／Ｄ変換された信号の示
すレベルを１００倍して演算処理を行う。このように、
Ａ／Ｄ変換後、レベル調整を行ってから演算処理を行う
ので、正しい演算結果が得られる。
【００７５】なお、図１０に示したセンサ信号処理回路
では、積分用の容量５５ｃを用いないで、増幅部５５′
とＡ／Ｄ変換器１６との間に積分要素をもつ回路を付加
してもよい。また、スイッチング部１２′のデューティ
ー比は１％に限定されず、１／ｎ（ｎ＞１）であっても
よい。
では、積分用の容量５５ｃを用いないで、増幅部５５′
とＡ／Ｄ変換器１６との間に積分要素をもつ回路を付加
してもよい。また、スイッチング部１２′のデューティ
ー比は１％に限定されず、１／ｎ（ｎ＞１）であっても
よい。
【００７６】（第５の実施の形態）図６に示したセンサ
信号処理回路において、増幅部１５を構成するオペアン
プ１５ａの入力インピーダンスは実際には無限大ではな
いので、オペアンプ１５ａの直流バイアスが反転入力端
子（−）から容量３４ａ，３４ｂの接続点３４ｃに漏れ
てしまう。しかし、接続点３４ｃはセンサ部３４の容量
３４ａ，３４ｂと増幅部１５の容量１５ｂとにより外部
と直流的に絶縁されているので、漏れバイアスにより接
続点３４ｃの電圧は徐々に上昇する。このため、センサ
部３４の出力信号はオペアンプ１５ａの反転入力端子
（−）に正しく入力されないので、正確な測定結果を得
られなくなる。そこで、増幅部１５に容量１５ｂと並列
に直流バイアス補償抵抗を接続して、漏れバイアスを外
部ににがす必要がある。
信号処理回路において、増幅部１５を構成するオペアン
プ１５ａの入力インピーダンスは実際には無限大ではな
いので、オペアンプ１５ａの直流バイアスが反転入力端
子（−）から容量３４ａ，３４ｂの接続点３４ｃに漏れ
てしまう。しかし、接続点３４ｃはセンサ部３４の容量
３４ａ，３４ｂと増幅部１５の容量１５ｂとにより外部
と直流的に絶縁されているので、漏れバイアスにより接
続点３４ｃの電圧は徐々に上昇する。このため、センサ
部３４の出力信号はオペアンプ１５ａの反転入力端子
（−）に正しく入力されないので、正確な測定結果を得
られなくなる。そこで、増幅部１５に容量１５ｂと並列
に直流バイアス補償抵抗を接続して、漏れバイアスを外
部ににがす必要がある。
【００７７】図１２は、図６に示したセンサ信号処理回
路の増幅部にこのような直流バイアス補償抵抗を設けた
場合の回路図である。増幅部１５′には、容量１５ｂと
並列に直流バイアス補償抵抗（増幅部１５′の入力側と
出力側とを接続する抵抗）１５ｃが接続されている。直
流バイアス補償抵抗１５ｃの抵抗値をＲf とする。な
お、図１２において、図６と同一部分を同一符号をもっ
て示し、適宜その説明を省略する。図１２に示したセン
サ信号処理回路についても、４象元レシオメトリックに
より図６に示したセンサ信号処理回路と同様に、測定結
果から回路誤差を除去できる。
路の増幅部にこのような直流バイアス補償抵抗を設けた
場合の回路図である。増幅部１５′には、容量１５ｂと
並列に直流バイアス補償抵抗（増幅部１５′の入力側と
出力側とを接続する抵抗）１５ｃが接続されている。直
流バイアス補償抵抗１５ｃの抵抗値をＲf とする。な
お、図１２において、図６と同一部分を同一符号をもっ
て示し、適宜その説明を省略する。図１２に示したセン
サ信号処理回路についても、４象元レシオメトリックに
より図６に示したセンサ信号処理回路と同様に、測定結
果から回路誤差を除去できる。
【００７８】すなわち、表２に示すようにスイッチ１２
ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８がスイッチ
ング部１２′に与えられたときの増幅部１５′の出力電
圧Ｖ 51〜Ｖ81は、 Ｖ51＝γ（Ｃ1Ｖi1＋Ｃ2Ｖi2)＋δ1 ・・・（４１） Ｖ61＝γ（Ｃ1Ｖi2＋Ｃ2Ｖi1)＋δ1 ・・・（４２） Ｖ71＝γ（Ｃ1Ｖi1＋Ｃ2Ｖi1)＋δ1 ・・・（４３） Ｖ81＝γ（Ｃ1Ｖi2＋Ｃ2Ｖi2)＋δ1 ・・・（４４） となる。ここで、 γ＝−ｊωＲf／（１＋ｊωＣfＲf） ・・・（４５） であり、ωは交流電源１１ａ，１１ｂの出力電圧Ｖi1，
Ｖi2の角周波数、δ1 は回路のオフセット誤差である。
ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８がスイッチ
ング部１２′に与えられたときの増幅部１５′の出力電
圧Ｖ 51〜Ｖ81は、 Ｖ51＝γ（Ｃ1Ｖi1＋Ｃ2Ｖi2)＋δ1 ・・・（４１） Ｖ61＝γ（Ｃ1Ｖi2＋Ｃ2Ｖi1)＋δ1 ・・・（４２） Ｖ71＝γ（Ｃ1Ｖi1＋Ｃ2Ｖi1)＋δ1 ・・・（４３） Ｖ81＝γ（Ｃ1Ｖi2＋Ｃ2Ｖi2)＋δ1 ・・・（４４） となる。ここで、 γ＝−ｊωＲf／（１＋ｊωＣfＲf） ・・・（４５） であり、ωは交流電源１１ａ，１１ｂの出力電圧Ｖi1，
Ｖi2の角周波数、δ1 は回路のオフセット誤差である。
【００７９】そして、（４１）式〜（４４）式から（Ｖ
51−Ｖ61）／（Ｖ71−Ｖ81）を計算し、電圧変動を考慮
して（１４）式を代入すると、 (Ｖ51−Ｖ61)／(Ｖ71−Ｖ81)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（４６） となる。このように、抵抗値Ｒf の直流バイアス補償抵
抗１５ｃが挿入されても、その影響を受けることなくオ
フセットおよび電圧変動などに基づく回路誤差が除去さ
れ、（２３）式を得ることができる。これにより、温度
変化に基づく素子誤差が除去された測定結果を得ること
ができる。
51−Ｖ61）／（Ｖ71−Ｖ81）を計算し、電圧変動を考慮
して（１４）式を代入すると、 (Ｖ51−Ｖ61)／(Ｖ71−Ｖ81)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（４６） となる。このように、抵抗値Ｒf の直流バイアス補償抵
抗１５ｃが挿入されても、その影響を受けることなくオ
フセットおよび電圧変動などに基づく回路誤差が除去さ
れ、（２３）式を得ることができる。これにより、温度
変化に基づく素子誤差が除去された測定結果を得ること
ができる。
【００８０】（第６の実施の形態）図４に示した静電容
量式圧力センサがゲージ圧計の場合、センサ部３４の容
量室２３が通気孔（図示せず）により筐体外部に連通し
ている。このため、筐体外部から容量室２３内にゴミや
水分が入り、これらがセンサ素子としての容量３４ａ，
３４ｂの並列抵抗として作用して誤差原因となることが
ある。
量式圧力センサがゲージ圧計の場合、センサ部３４の容
量室２３が通気孔（図示せず）により筐体外部に連通し
ている。このため、筐体外部から容量室２３内にゴミや
水分が入り、これらがセンサ素子としての容量３４ａ，
３４ｂの並列抵抗として作用して誤差原因となることが
ある。
【００８１】図１３は、この並列抵抗の影響を同期検波
によって除去するセンサ信号処理回路の回路図である。
図１３に示したセンサ信号処理回路は、図６に示したセ
ンサ信号処理回路に同期検波部６０を付加したものであ
る。なお、センサ部３４′には容量３４ａ，３４ｂにそ
れぞれ抵抗値Ｒ1，Ｒ2の並列抵抗３４ｄ，３４ｅが発生
しているものとする。また、電源部１１の交流電源１１
ａ，１１ｂの出力電圧Ｖi1，Ｖi2を Ｖi1＝Ａｓｉｎ（ωｔ），Ｖi1＝Ｂｓｉｎ（ωｔ） ・・・（４７） とする。
によって除去するセンサ信号処理回路の回路図である。
図１３に示したセンサ信号処理回路は、図６に示したセ
ンサ信号処理回路に同期検波部６０を付加したものであ
る。なお、センサ部３４′には容量３４ａ，３４ｂにそ
れぞれ抵抗値Ｒ1，Ｒ2の並列抵抗３４ｄ，３４ｅが発生
しているものとする。また、電源部１１の交流電源１１
ａ，１１ｂの出力電圧Ｖi1，Ｖi2を Ｖi1＝Ａｓｉｎ（ωｔ），Ｖi1＝Ｂｓｉｎ（ωｔ） ・・・（４７） とする。
【００８２】同期検波部６０は同期検波を行うためのも
のであり、図１３に示すように、同期信号発生回路６１
と、スイッチ６２と、積分回路６３ａ，６３ｂと、差動
増幅器６４とにより構成されている。同期信号発生回路
６１は、電源部１１の一方の交流電源１１ａの出力側に
接続されている。この同期信号発生回路６１は、交流電
源１１ａの出力電圧Ｖi1を監視して、この電圧Ｖi1が所
定の電圧になるたびに同期信号を出力する。具体的に
は、電圧Ｖi1が０（ゼロ）になるたび、または最大値お
よび最小値になるたびに同期信号を出力する。
のであり、図１３に示すように、同期信号発生回路６１
と、スイッチ６２と、積分回路６３ａ，６３ｂと、差動
増幅器６４とにより構成されている。同期信号発生回路
６１は、電源部１１の一方の交流電源１１ａの出力側に
接続されている。この同期信号発生回路６１は、交流電
源１１ａの出力電圧Ｖi1を監視して、この電圧Ｖi1が所
定の電圧になるたびに同期信号を出力する。具体的に
は、電圧Ｖi1が０（ゼロ）になるたび、または最大値お
よび最小値になるたびに同期信号を出力する。
【００８３】スイッチ６２は１個の可動接点と、２個の
固定接点とを有するスイッチである。このうち、可動接
点は増幅部１５の出力側に接続され、２個の固定接点は
積分回路６３ａ，６３ｂの入力側にそれぞれ接続されて
いる。また、スイッチ６２は同期信号発生回路６１の出
力側に接続されており、同期信号発生回路６１から出力
される同期信号にしたがって接続を切り換える。積分回
路６３ａ，６３ｂはともに、入力信号の積分をとって出
力する回路である。差動増幅器６４は、非反転入力端子
（＋）が積分回路６３ａの出力側に接続され、反転入力
端子（−）が積分回路６３ｂの出力側に接続され、出力
端子がＡ／Ｄ変換器１６の入力側に接続されている。
固定接点とを有するスイッチである。このうち、可動接
点は増幅部１５の出力側に接続され、２個の固定接点は
積分回路６３ａ，６３ｂの入力側にそれぞれ接続されて
いる。また、スイッチ６２は同期信号発生回路６１の出
力側に接続されており、同期信号発生回路６１から出力
される同期信号にしたがって接続を切り換える。積分回
路６３ａ，６３ｂはともに、入力信号の積分をとって出
力する回路である。差動増幅器６４は、非反転入力端子
（＋）が積分回路６３ａの出力側に接続され、反転入力
端子（−）が積分回路６３ｂの出力側に接続され、出力
端子がＡ／Ｄ変換器１６の入力側に接続されている。
【００８４】次に、図１４を用いて同期検波により並列
抵抗３４ｄ，３４ｅを除去できることを説明する。図１
４は、図１３に示したセンサ信号処理回路の基本構成を
示す回路図である。この図において、交流電源１１ｘの
出力電圧Ｖixは交流電源１１ａ，１１ｂの出力電圧
Ｖi1，Ｖi2に、容量３４ｘのキャパシタンスＣx は容量
３４ａ，３４ｂのキャパシタンスＣ1，Ｃ2に、並列抵抗
３４ｙの抵抗値Ｒy は並列抵抗３４ｄ，３４ｅの抵抗値
Ｒ1，Ｒ2に、積分回路６３ｘは積分回路６３ａ，６３ｂ
にそれぞれ対応する。また、増幅部１５の出力電圧をＶ
o 、積分回路６３ｘの出力電圧をＶx とする。
抵抗３４ｄ，３４ｅを除去できることを説明する。図１
４は、図１３に示したセンサ信号処理回路の基本構成を
示す回路図である。この図において、交流電源１１ｘの
出力電圧Ｖixは交流電源１１ａ，１１ｂの出力電圧
Ｖi1，Ｖi2に、容量３４ｘのキャパシタンスＣx は容量
３４ａ，３４ｂのキャパシタンスＣ1，Ｃ2に、並列抵抗
３４ｙの抵抗値Ｒy は並列抵抗３４ｄ，３４ｅの抵抗値
Ｒ1，Ｒ2に、積分回路６３ｘは積分回路６３ａ，６３ｂ
にそれぞれ対応する。また、増幅部１５の出力電圧をＶ
o 、積分回路６３ｘの出力電圧をＶx とする。
【００８５】まず、交流電源１１ｘの出力電圧Ｖixが Ｖix＝Ａｓｉｎ（ωｔ） ・・・（４８） であるとき、増幅部１５の出力電圧Ｖo は（４９）式に
示すようになる。
示すようになる。
【００８６】
【数２】
【００８７】（４９）式に示す電圧Ｖo を、電圧Ｖixに
対してΔｔの時間差で同期検波することを考える。ここ
で、同期検波とは、交流電源１１ｘの出力電圧Ｖixに同
期して、電圧Ｖixの１／２周期の期間で、増幅部１５の
出力電圧Ｖo の積分をとることをいう。ここでは、電圧
Ｖixに対してΔｔの時間差で電圧Ｖo を同期検波するの
で、スイッチ６２′はΔｔ〜１／２ｆ＋Δｔの期間、増
幅部１５を積分回路６３ｘに接続する。ｆは電圧Ｖixの
周波数であり、 ω＝２πｆ ・・・（５０） の関係にある。この場合の積分回路６３ｘの出力電圧Ｖ
x は、（５１）式により求まる。
対してΔｔの時間差で同期検波することを考える。ここ
で、同期検波とは、交流電源１１ｘの出力電圧Ｖixに同
期して、電圧Ｖixの１／２周期の期間で、増幅部１５の
出力電圧Ｖo の積分をとることをいう。ここでは、電圧
Ｖixに対してΔｔの時間差で電圧Ｖo を同期検波するの
で、スイッチ６２′はΔｔ〜１／２ｆ＋Δｔの期間、増
幅部１５を積分回路６３ｘに接続する。ｆは電圧Ｖixの
周波数であり、 ω＝２πｆ ・・・（５０） の関係にある。この場合の積分回路６３ｘの出力電圧Ｖ
x は、（５１）式により求まる。
【００８８】
【数３】
【００８９】（５１）式を解くと、（５２ａ）式または
（５２ｂ）式となる。
（５２ｂ）式となる。
【００９０】
【数４】
【００９１】
【数５】
【００９２】ここで、交流電源１１ｘの出力電圧Ｖixと
同位相で同期検波する場合、（５２ａ）式にΔｔ＝０を
代入すると、 Ｖx ＝２ＡＣx／（πＣf） ・・・（５３） が得られる。この（５３）式では並列抵抗３４ｙの抵抗
値Ｒy が消えているので、並列抵抗３４ｙに影響されず
に容量３４ｘのキャパシタンスＣx を測定できることが
解る。電圧Ｖixと同位相で同期検波するには、電圧Ｖi1
が０（ゼロ）になるたびに同同期信号が出力されるよう
に同期信号発生回路６１を設定して、電圧Ｖi1が０（ゼ
ロ）になった時点から次に０（ゼロ）になる時点までの
期間で電圧Ｖo を積分するようにする。
同位相で同期検波する場合、（５２ａ）式にΔｔ＝０を
代入すると、 Ｖx ＝２ＡＣx／（πＣf） ・・・（５３） が得られる。この（５３）式では並列抵抗３４ｙの抵抗
値Ｒy が消えているので、並列抵抗３４ｙに影響されず
に容量３４ｘのキャパシタンスＣx を測定できることが
解る。電圧Ｖixと同位相で同期検波するには、電圧Ｖi1
が０（ゼロ）になるたびに同同期信号が出力されるよう
に同期信号発生回路６１を設定して、電圧Ｖi1が０（ゼ
ロ）になった時点から次に０（ゼロ）になる時点までの
期間で電圧Ｖo を積分するようにする。
【００９３】一方、電圧Ｖixから９０゜遅れた位相で同
期検波する場合、（５２ｂ）式にΔｔ＝１／（４ｆ）を
代入すると、 Ｖx ＝Ａ／（πｆ2ＣfＲy） ・・・（５４） が得られる。この（５４）式では容量３４ｘのキャパシ
タンスＣx が消えているので、容量３４ｘに影響されず
に並列抵抗３４ｙの抵抗値Ｒy を測定できることが解
る。電圧Ｖixから９０゜遅れて同期検波するには、電圧
Ｖi1が最大値および最小値になるたびに同期信号が出力
されるように同期信号発生回路６１を設定して、電圧Ｖ
i1が最大値（または最小値）になった時点から最小値
（最大値）になる時点までの期間で電圧Ｖo を積分する
ようにする。
期検波する場合、（５２ｂ）式にΔｔ＝１／（４ｆ）を
代入すると、 Ｖx ＝Ａ／（πｆ2ＣfＲy） ・・・（５４） が得られる。この（５４）式では容量３４ｘのキャパシ
タンスＣx が消えているので、容量３４ｘに影響されず
に並列抵抗３４ｙの抵抗値Ｒy を測定できることが解
る。電圧Ｖixから９０゜遅れて同期検波するには、電圧
Ｖi1が最大値および最小値になるたびに同期信号が出力
されるように同期信号発生回路６１を設定して、電圧Ｖ
i1が最大値（または最小値）になった時点から最小値
（最大値）になる時点までの期間で電圧Ｖo を積分する
ようにする。
【００９４】再び、図１３の説明に戻る。図１３に示し
たセンサ信号処理回路では、増幅部１５の出力電圧Ｖo
は、交流電源１１ａの出力電圧Ｖi1の１／２周期経過ご
とに、２個の積分回路６３ａ，６３ｂに交互に出力され
る。したがって、積分回路６３ａ，６３ｂのそれぞれで
積分された電圧Ｖx は、互いに極性が逆となる。しか
し、差動増幅器６４で積分回路６３ｂの出力電圧Ｖx の
極性が反転されるので、差動増幅器６４からは一方の極
性を有する電圧が出力される。つまり、スイッチ６２と
差動増幅器６４とにより、増幅部１５の出力電圧Ｖo は
ＡＣ／ＤＣ変換される。
たセンサ信号処理回路では、増幅部１５の出力電圧Ｖo
は、交流電源１１ａの出力電圧Ｖi1の１／２周期経過ご
とに、２個の積分回路６３ａ，６３ｂに交互に出力され
る。したがって、積分回路６３ａ，６３ｂのそれぞれで
積分された電圧Ｖx は、互いに極性が逆となる。しか
し、差動増幅器６４で積分回路６３ｂの出力電圧Ｖx の
極性が反転されるので、差動増幅器６４からは一方の極
性を有する電圧が出力される。つまり、スイッチ６２と
差動増幅器６４とにより、増幅部１５の出力電圧Ｖo は
ＡＣ／ＤＣ変換される。
【００９５】図１３に示したセンサ信号処理回路では、
２個の積分回路６３ａ，６３ｂが差動増幅器６４の前段
に設けられているが、差動増幅器６４の後段に１個の積
分回路を設けるようにしてもよい。また、同期検波部６
０のすべての機能、または同期信号発生回路６１を除く
すべての機能をＣＰＵ１７で実現するようにしてもよ
い。
２個の積分回路６３ａ，６３ｂが差動増幅器６４の前段
に設けられているが、差動増幅器６４の後段に１個の積
分回路を設けるようにしてもよい。また、同期検波部６
０のすべての機能、または同期信号発生回路６１を除く
すべての機能をＣＰＵ１７で実現するようにしてもよ
い。
【００９６】図１４を用いて説明したように、同期検波
により、センサ部３４′の容量３４ａ，３４ｂに発生す
る並列抵抗３４ｄ，３４ｅの影響を除去できる。したが
って、図１３に示したセンサ信号処理回路は４象元レシ
オメトリックを用いて、オフセットなどの回路誤差を除
去することができる。
により、センサ部３４′の容量３４ａ，３４ｂに発生す
る並列抵抗３４ｄ，３４ｅの影響を除去できる。したが
って、図１３に示したセンサ信号処理回路は４象元レシ
オメトリックを用いて、オフセットなどの回路誤差を除
去することができる。
【００９７】まず、交流電源１１ａの出力電圧Ｖi1と同
位相で同期検波する場合を示す。表２に示すようにスイ
ッチ１２ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８が
スイッチング部１２′に与えられたときの増幅部１５′
の出力電圧Ｖ52〜Ｖ82は、（５３）式より、 Ｖ52＝（２／πＣf）×（ＡＣ1＋ＢＣ2)＋δ2 ・・・（５５） Ｖ62＝（２／πＣf）×（ＢＣ1＋ＡＣ2)＋δ2 ・・・（５６） Ｖ72＝（２／πＣf）×（ＡＣ1＋ＡＣ2)＋δ2 ・・・（５７） Ｖ82＝（２／πＣf）×（ＢＣ1＋ＢＣ2)＋δ2 ・・・（５８） となる。ここで、δ2 は回路のオフセット誤差である。
なお、（５５）式〜（５８）式では、交流電源１１ａ，
１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮されてい
る。
位相で同期検波する場合を示す。表２に示すようにスイ
ッチ１２ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８が
スイッチング部１２′に与えられたときの増幅部１５′
の出力電圧Ｖ52〜Ｖ82は、（５３）式より、 Ｖ52＝（２／πＣf）×（ＡＣ1＋ＢＣ2)＋δ2 ・・・（５５） Ｖ62＝（２／πＣf）×（ＢＣ1＋ＡＣ2)＋δ2 ・・・（５６） Ｖ72＝（２／πＣf）×（ＡＣ1＋ＡＣ2)＋δ2 ・・・（５７） Ｖ82＝（２／πＣf）×（ＢＣ1＋ＢＣ2)＋δ2 ・・・（５８） となる。ここで、δ2 は回路のオフセット誤差である。
なお、（５５）式〜（５８）式では、交流電源１１ａ，
１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮されてい
る。
【００９８】（５５）式〜（５８）式から（Ｖ52−
Ｖ62）／（Ｖ72−Ｖ82）を計算すると、 (Ｖ52−Ｖ62)／(Ｖ72−Ｖ82)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（５９） となる。このように、センサ部３４′に並列抵抗３４
ｄ，３４ｅが発生しても、その影響を受けることなくオ
フセットおよび電圧変動などに基づく回路誤差が除去さ
れ、（２３）式を得ることができる。これにより、測定
結果から温度変化に基づく素子誤差をも除去できるの
で、正確かつ精密な圧力値を得られる。
Ｖ62）／（Ｖ72−Ｖ82）を計算すると、 (Ｖ52−Ｖ62)／(Ｖ72−Ｖ82)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（５９） となる。このように、センサ部３４′に並列抵抗３４
ｄ，３４ｅが発生しても、その影響を受けることなくオ
フセットおよび電圧変動などに基づく回路誤差が除去さ
れ、（２３）式を得ることができる。これにより、測定
結果から温度変化に基づく素子誤差をも除去できるの
で、正確かつ精密な圧力値を得られる。
【００９９】次に、交流電源１１ａの出力電圧Ｖi1と９
０゜遅れた位相で同期検波する場合を示す。前述したの
と同じ信号ｓ５〜ｓ８がスイッチング部１２′に与えら
れたときの増幅部１５′の出力電圧Ｖ53〜Ｖ83は、（５
４）式より、 Ｖ53＝（１／πｆ2Ｃf）×（Ａ／Ｒ1＋Ｂ／Ｒ2)＋δ2 ・・・（６０） Ｖ63＝（１／πｆ2Ｃf）×（Ｂ／Ｒ1＋Ａ／Ｒ2)＋δ2 ・・・（６１） Ｖ73＝（１／πｆ2Ｃf）×（Ａ／Ｒ1＋Ａ／Ｒ2)＋δ2 ・・・（６２） Ｖ83＝（１／πｆ2Ｃf）×（Ｂ／Ｒ1＋Ｂ／Ｒ2)＋δ2 ・・・（６３） となる。これら（６０）式〜（６３）式でも、交流電源
１１ａ，１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮
されている。
０゜遅れた位相で同期検波する場合を示す。前述したの
と同じ信号ｓ５〜ｓ８がスイッチング部１２′に与えら
れたときの増幅部１５′の出力電圧Ｖ53〜Ｖ83は、（５
４）式より、 Ｖ53＝（１／πｆ2Ｃf）×（Ａ／Ｒ1＋Ｂ／Ｒ2)＋δ2 ・・・（６０） Ｖ63＝（１／πｆ2Ｃf）×（Ｂ／Ｒ1＋Ａ／Ｒ2)＋δ2 ・・・（６１） Ｖ73＝（１／πｆ2Ｃf）×（Ａ／Ｒ1＋Ａ／Ｒ2)＋δ2 ・・・（６２） Ｖ83＝（１／πｆ2Ｃf）×（Ｂ／Ｒ1＋Ｂ／Ｒ2)＋δ2 ・・・（６３） となる。これら（６０）式〜（６３）式でも、交流電源
１１ａ，１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮
されている。
【０１００】（６０）式〜（６３）式から（Ｖ53−
Ｖ63）／（Ｖ73−Ｖ83）を計算すると、 (Ｖ53−Ｖ63)／(Ｖ73−Ｖ83)＝(−Ｒ1＋Ｒ2)／(Ｒ1＋Ｒ2) ・・・（６４） となる。このように、センサ素子としての容量３４ａ，
３４ｂのキャパシタンスＣ1 ，Ｃ2 および回路誤差に影
響されずに、並列抵抗３４ｄ，３４ｅの抵抗値Ｒ1，Ｒ2
のみからなる値（（−Ｒ1＋Ｒ2）／（Ｒ1＋Ｒ2））を得
られる。この値より並列抵抗Ｒ1，Ｒ2の大きさを知るこ
とができる。
Ｖ63）／（Ｖ73−Ｖ83）を計算すると、 (Ｖ53−Ｖ63)／(Ｖ73−Ｖ83)＝(−Ｒ1＋Ｒ2)／(Ｒ1＋Ｒ2) ・・・（６４） となる。このように、センサ素子としての容量３４ａ，
３４ｂのキャパシタンスＣ1 ，Ｃ2 および回路誤差に影
響されずに、並列抵抗３４ｄ，３４ｅの抵抗値Ｒ1，Ｒ2
のみからなる値（（−Ｒ1＋Ｒ2）／（Ｒ1＋Ｒ2））を得
られる。この値より並列抵抗Ｒ1，Ｒ2の大きさを知るこ
とができる。
【０１０１】また、詳細には述べないが、図１３に示し
たセンサ信号処理回路で、増幅部１５を構成する容量１
５ｂに代えて抵抗（図示せず）を用いる場合は、交流電
源１１ａの出力電圧Ｖi1と同位相で同期検波すれば、容
量３４ａ，３４ｂのキャパシタンスＣ1，Ｃ2等の影響を
受けない（−Ｒ1＋Ｒ2）／（Ｒ1＋Ｒ2）を得られ、９０
゜遅れた位相で同期検波すれば、並列抵抗３４ｄ，３４
ｅの抵抗値Ｒ1，Ｒ2等の影響を受けない（Ｃ1−Ｃ2）／
（Ｃ1＋Ｃ2）を得られる。
たセンサ信号処理回路で、増幅部１５を構成する容量１
５ｂに代えて抵抗（図示せず）を用いる場合は、交流電
源１１ａの出力電圧Ｖi1と同位相で同期検波すれば、容
量３４ａ，３４ｂのキャパシタンスＣ1，Ｃ2等の影響を
受けない（−Ｒ1＋Ｒ2）／（Ｒ1＋Ｒ2）を得られ、９０
゜遅れた位相で同期検波すれば、並列抵抗３４ｄ，３４
ｅの抵抗値Ｒ1，Ｒ2等の影響を受けない（Ｃ1−Ｃ2）／
（Ｃ1＋Ｃ2）を得られる。
【０１０２】（第７の実施の形態）図１３に示したセン
サ信号処理回路によれば、センサ素子としての容量３４
ａ，３４ｂに並列抵抗３４ｄ，３４ｅが発生しても、同
期検波によって並列抵抗３４ｄ，３４ｅの影響を取り除
くことができる。しかし、実際の回路では、図１２に示
したように、増幅部１５を構成する容量１５ｂと並列に
直流バイアス補償抵抗１５ｃを接続する必要がある。
サ信号処理回路によれば、センサ素子としての容量３４
ａ，３４ｂに並列抵抗３４ｄ，３４ｅが発生しても、同
期検波によって並列抵抗３４ｄ，３４ｅの影響を取り除
くことができる。しかし、実際の回路では、図１２に示
したように、増幅部１５を構成する容量１５ｂと並列に
直流バイアス補償抵抗１５ｃを接続する必要がある。
【０１０３】ところが、この直流バイアス補償抵抗１５
ｃは、増幅部１５の出力電圧Ｖo の位相に対して変化を
もたらすので、図１３に示したセンサ信号処理回路と同
様に同期検波するだけでは並列抵抗３４ｄ，３４ｅの影
響を除去できない。そこで、ここでは、増幅部１５に直
流バイアス補償抵抗１５ｃを設けた場合でも、並列抵抗
３４ｄ，３４ｅの影響を除去できるセンサ信号処理回路
について説明する。
ｃは、増幅部１５の出力電圧Ｖo の位相に対して変化を
もたらすので、図１３に示したセンサ信号処理回路と同
様に同期検波するだけでは並列抵抗３４ｄ，３４ｅの影
響を除去できない。そこで、ここでは、増幅部１５に直
流バイアス補償抵抗１５ｃを設けた場合でも、並列抵抗
３４ｄ，３４ｅの影響を除去できるセンサ信号処理回路
について説明する。
【０１０４】図１５は、このセンサ信号処理回路の回路
図である。このセンサ信号処理回路は、図１３に示した
センサ信号処理回路に、移相部としての位相シフタ７０
を付加したものである。この位相シフタ７０は、増幅部
１５′の出力側とスイッチ６２の入力側との間に挿入さ
れている。位相シフタ７０は、直流バイアス補償抵抗１
５ｃによる位相シフトを補償する移相量を有している。
位相シフタ７０としては、例えば、バンドパスフィルタ
（以下、ＢＰＦと略記する）およびオールパスフィルタ
（以下、ＡＰＦと略記する）等を使用できる。
図である。このセンサ信号処理回路は、図１３に示した
センサ信号処理回路に、移相部としての位相シフタ７０
を付加したものである。この位相シフタ７０は、増幅部
１５′の出力側とスイッチ６２の入力側との間に挿入さ
れている。位相シフタ７０は、直流バイアス補償抵抗１
５ｃによる位相シフトを補償する移相量を有している。
位相シフタ７０としては、例えば、バンドパスフィルタ
（以下、ＢＰＦと略記する）およびオールパスフィルタ
（以下、ＡＰＦと略記する）等を使用できる。
【０１０５】次に、位相シフタ７０の設計方法を説明す
る。図１６は、図１５に示したセンサ信号処理回路の基
本構成を示す回路図である。この図において、図１４と
同一部分を同一符号をもって示し、適宜その説明を省略
する。図１６において、センサ部３４′に並列抵抗３４
ｙがないと仮定すると、交流電源１１ｘの出力電圧Ｖix
が（４８）式で表されるときの増幅部１５′の出力電圧
Ｖo は（６５）式のようになる。
る。図１６は、図１５に示したセンサ信号処理回路の基
本構成を示す回路図である。この図において、図１４と
同一部分を同一符号をもって示し、適宜その説明を省略
する。図１６において、センサ部３４′に並列抵抗３４
ｙがないと仮定すると、交流電源１１ｘの出力電圧Ｖix
が（４８）式で表されるときの増幅部１５′の出力電圧
Ｖo は（６５）式のようになる。
【０１０６】
【数６】
【０１０７】（６５）式に示されるように、センサ部３
４′に並列抵抗３４ｙがない場合には、直流バイアス補
償抵抗１５ｃによって、arctan（１／ＣfＲfω）の位相
シフトが生じる。したがって、後段の位相シフタ７０の
移相量をarctan（−１／ＣfＲf ω）に設定すれば、直
流バイアス補償抵抗１５ｃに基づく位相シフトを補償で
きる。
４′に並列抵抗３４ｙがない場合には、直流バイアス補
償抵抗１５ｃによって、arctan（１／ＣfＲfω）の位相
シフトが生じる。したがって、後段の位相シフタ７０の
移相量をarctan（−１／ＣfＲf ω）に設定すれば、直
流バイアス補償抵抗１５ｃに基づく位相シフトを補償で
きる。
【０１０８】次に、位相シフタ７０としてＢＰＦを使用
する例について説明する。ＢＰＦとは、ある周波数範囲
の周波数の信号だけを通過させ、それ以外の周波数の信
号を減衰させるフィルタである。ＢＰＦの伝達関数Ａ1
（ｓ）は、（６６）式で表される。 Ａ1(ｓ)＝Ｋp(Ｗp／Ｑp)ｓ／[ｓ2＋(Ｗp／Ｑp)ｓ＋Ｗp 2] ・・・（６６） ここで、Ｗp は振幅特性のピーク値を示す周波数であ
り、Ｑp は振幅特性の急峻さを示す量であり、Ｋp は全
体的な振幅特性の大小を示す量である。（６６）式にｓ
＝ｊωを代入したときの虚数部がＢＰＦによる位相シフ
トを示すから、ＢＰＦによってarctan｛Ｑp(−ω／Ｗp
＋Ｗp／ω）｝の位相シフトが生じることになる。
する例について説明する。ＢＰＦとは、ある周波数範囲
の周波数の信号だけを通過させ、それ以外の周波数の信
号を減衰させるフィルタである。ＢＰＦの伝達関数Ａ1
（ｓ）は、（６６）式で表される。 Ａ1(ｓ)＝Ｋp(Ｗp／Ｑp)ｓ／[ｓ2＋(Ｗp／Ｑp)ｓ＋Ｗp 2] ・・・（６６） ここで、Ｗp は振幅特性のピーク値を示す周波数であ
り、Ｑp は振幅特性の急峻さを示す量であり、Ｋp は全
体的な振幅特性の大小を示す量である。（６６）式にｓ
＝ｊωを代入したときの虚数部がＢＰＦによる位相シフ
トを示すから、ＢＰＦによってarctan｛Ｑp(−ω／Ｗp
＋Ｗp／ω）｝の位相シフトが生じることになる。
【０１０９】よって、直流バイアス補償抵抗１５ｃに基
づく位相シフトを補償できるようにＢＰＦの移相量を設
定するには、（６７）式に示す関係を満足するようにＢ
ＰＦを設計すればよい。 Ｑp(−ω／Ｗp＋Ｗp／ω) ＝−１／ＣfＲfω ・・・（６７） （６７）式を解くと、（６８）式を得られる。
づく位相シフトを補償できるようにＢＰＦの移相量を設
定するには、（６７）式に示す関係を満足するようにＢ
ＰＦを設計すればよい。 Ｑp(−ω／Ｗp＋Ｗp／ω) ＝−１／ＣfＲfω ・・・（６７） （６７）式を解くと、（６８）式を得られる。
【０１１０】
【数７】
【０１１１】したがって、（６８）式に示すＷp を有す
るＢＰＦを設計することにより、直流バイアス補償抵抗
１５ｃに基づく位相シフトを補償できるので、センサ部
３４′に生じる並列抵抗３４ｙに影響されない測定が可
能になる。
るＢＰＦを設計することにより、直流バイアス補償抵抗
１５ｃに基づく位相シフトを補償できるので、センサ部
３４′に生じる並列抵抗３４ｙに影響されない測定が可
能になる。
【０１１２】次に、センサ部３４′に生じる並列抵抗３
４ｙの影響を受けないで、センサ素子としての容量３４
ｘのキャパシタンスＣx を測定できることを確認する。
図１６において、位相シフタ７０は、（６８）式に示す
特性を有しているものとする。交流電源１１ｘの出力電
圧Ｖixが（４８）式で表されるとき、位相シフタ７０の
出力電圧Ｖo ′は（６９）式のようになる。
４ｙの影響を受けないで、センサ素子としての容量３４
ｘのキャパシタンスＣx を測定できることを確認する。
図１６において、位相シフタ７０は、（６８）式に示す
特性を有しているものとする。交流電源１１ｘの出力電
圧Ｖixが（４８）式で表されるとき、位相シフタ７０の
出力電圧Ｖo ′は（６９）式のようになる。
【０１１３】
【数８】
【０１１４】続いて、（６９）式に示す電圧Ｖo′を、
電圧Ｖixと同位相で同期検波する。このときの積分回路
６３ｘの出力電圧Ｖx は（７０）式のようになる。 Ｖx＝ζＡＣx ・・・（７０） ここで、 ζ＝８πｆ2ＫpＣfＲf 2／｛１＋（２πｆＣfＲf）2｝ ・・・（７１） である。（７０）式および（７１）式では並列抵抗３４
ｙの抵抗値Ｒy が消えているので、並列抵抗３４ｙに影
響されずに容量３４ｘのキャパシタンスＣx を測定でき
ることが解る。
電圧Ｖixと同位相で同期検波する。このときの積分回路
６３ｘの出力電圧Ｖx は（７０）式のようになる。 Ｖx＝ζＡＣx ・・・（７０） ここで、 ζ＝８πｆ2ＫpＣfＲf 2／｛１＋（２πｆＣfＲf）2｝ ・・・（７１） である。（７０）式および（７１）式では並列抵抗３４
ｙの抵抗値Ｒy が消えているので、並列抵抗３４ｙに影
響されずに容量３４ｘのキャパシタンスＣx を測定でき
ることが解る。
【０１１５】このように、増幅器１５′に直流バイアス
補償抵抗１５ｃが設けられる場合でも、位相シフタ７０
を挿入して同期検波することにより、センサ部３４′に
発生する並列抵抗３４ｄ，３４ｅの影響を除去できる。
したがって、図１５に示したセンサ信号処理回路は４象
元レシオメトリックを用いて、オフセットなどの回路誤
差を除去することができる。
補償抵抗１５ｃが設けられる場合でも、位相シフタ７０
を挿入して同期検波することにより、センサ部３４′に
発生する並列抵抗３４ｄ，３４ｅの影響を除去できる。
したがって、図１５に示したセンサ信号処理回路は４象
元レシオメトリックを用いて、オフセットなどの回路誤
差を除去することができる。
【０１１６】交流電源１１ａの出力電圧Ｖi1と同位相で
同期検波する場合において、表２に示すようにスイッチ
１２ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８がスイ
ッチング部１２′に与えられたときの同期検波部６０の
出力電圧Ｖ54〜Ｖ84は、（７０）式より、 Ｖ54＝ζ（ＡＣ1＋ＢＣ2)＋δ3 ・・・（７２） Ｖ64＝ζ（ＢＣ1＋ＡＣ2)＋δ3 ・・・（７３） Ｖ74＝ζ（ＡＣ1＋ＡＣ2)＋δ3 ・・・（７４） Ｖ84＝ζ（ＢＣ1＋ＢＣ2)＋δ3 ・・・（７５） となる。ここで、δ3 は回路のオフセット誤差である。
なお、（７２）式〜（７５）式では、交流電源１１ａ，
１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮されてい
る。
同期検波する場合において、表２に示すようにスイッチ
１２ａ〜１２ｄの動作を制御する信号ｓ５〜ｓ８がスイ
ッチング部１２′に与えられたときの同期検波部６０の
出力電圧Ｖ54〜Ｖ84は、（７０）式より、 Ｖ54＝ζ（ＡＣ1＋ＢＣ2)＋δ3 ・・・（７２） Ｖ64＝ζ（ＢＣ1＋ＡＣ2)＋δ3 ・・・（７３） Ｖ74＝ζ（ＡＣ1＋ＡＣ2)＋δ3 ・・・（７４） Ｖ84＝ζ（ＢＣ1＋ＢＣ2)＋δ3 ・・・（７５） となる。ここで、δ3 は回路のオフセット誤差である。
なお、（７２）式〜（７５）式では、交流電源１１ａ，
１１ｂの出力電圧Ｖi1，Ｖi2の電圧変動が考慮されてい
る。
【０１１７】（７２）式〜（７５）式から（Ｖ54−
Ｖ64）／（Ｖ74−Ｖ84）を計算すると、 (Ｖ54−Ｖ64)／(Ｖ74−Ｖ84)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（７６） となる。このように、増幅器１５′に直流バイアス補償
抵抗１５ｃが設けられる場合に、センサ部３４′に並列
抵抗３４ｄ，３４ｅが発生しても、その影響を受けるこ
となくオフセットおよび電圧変動などに基づく回路誤差
が除去され、（２３）式を得ることができる。これによ
り、測定結果から温度変化に基づく素子誤差をも除去で
きるので、正確かつ精密な圧力値を得られる。
Ｖ64）／（Ｖ74−Ｖ84）を計算すると、 (Ｖ54−Ｖ64)／(Ｖ74−Ｖ84)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（７６） となる。このように、増幅器１５′に直流バイアス補償
抵抗１５ｃが設けられる場合に、センサ部３４′に並列
抵抗３４ｄ，３４ｅが発生しても、その影響を受けるこ
となくオフセットおよび電圧変動などに基づく回路誤差
が除去され、（２３）式を得ることができる。これによ
り、測定結果から温度変化に基づく素子誤差をも除去で
きるので、正確かつ精密な圧力値を得られる。
【０１１８】次に、位相シフタ７０としてＡＰＦを使用
する例について説明する。ＡＰＦとは、すべての周波数
範囲の信号を通過させ、位相だけを変化させるフィルタ
である。ＡＰＦの伝達関数Ａ2（ｓ）は、（７７）式で
表される。 Ａ2(ｓ) ＝ (ｓ−Ｗp)／(ｓ＋Ｗp) ・・・（７７） したがって、ＡＰＦによってarctan｛２ωＷp／(ω2−
Ｗp 2)｝の位相シフトが生じることになる。
する例について説明する。ＡＰＦとは、すべての周波数
範囲の信号を通過させ、位相だけを変化させるフィルタ
である。ＡＰＦの伝達関数Ａ2（ｓ）は、（７７）式で
表される。 Ａ2(ｓ) ＝ (ｓ−Ｗp)／(ｓ＋Ｗp) ・・・（７７） したがって、ＡＰＦによってarctan｛２ωＷp／(ω2−
Ｗp 2)｝の位相シフトが生じることになる。
【０１１９】よって、 ２ωＷp／(ω2−Ｗp 2) ＝−１／ＣfＲfω ・・・（７８） すなわち、 Ｗp＝ＣfＲfω2＋ω[１＋(ＣfＲfω)2]1/2 ・・・（７９） の関係を有するＡＰＦを設計することにより、直流バイ
アス補償抵抗１５ｃによる位相シフトを補償できるの
で、センサ部３４′に生じる並列抵抗３４ｙに影響され
ない測定が可能になる。
アス補償抵抗１５ｃによる位相シフトを補償できるの
で、センサ部３４′に生じる並列抵抗３４ｙに影響され
ない測定が可能になる。
【０１２０】次に、センサ部３４′に生じる並列抵抗３
４ｙの影響を受けないで、センサ素子としての容量３４
ｘのキャパシタンスＣx を測定できることを確認する。
図１６において、位相シフタ７０は、（７９）式に示す
特性を有しているものとする。交流電源１１ｘの出力電
圧Ｖixが（４８）式で表されるとき、位相シフタ７０の
出力電圧Ｖo ′は（８０）式のようになる。
４ｙの影響を受けないで、センサ素子としての容量３４
ｘのキャパシタンスＣx を測定できることを確認する。
図１６において、位相シフタ７０は、（７９）式に示す
特性を有しているものとする。交流電源１１ｘの出力電
圧Ｖixが（４８）式で表されるとき、位相シフタ７０の
出力電圧Ｖo ′は（８０）式のようになる。
【０１２１】
【数９】
【０１２２】続いて、（８０）式に示す電圧Ｖo′を、
電圧Ｖixと同位相で同期検波する。このときの積分回路
６３ｘの出力電圧Ｖx は（８１）式のようになる。 Ｖx ＝ηＡＣx ・・・（８１） ここで、 η＝４ｆＲf／｛１＋（２πｆＣfＲf）2｝1/2 ・・・（８２） である。（８１）式および（８２）式では並列抵抗３４
ｙの抵抗値Ｒy が消えているので、並列抵抗３４ｙに影
響されずに容量３４ｘのキャパシタンスＣx を測定でき
ることが解る。
電圧Ｖixと同位相で同期検波する。このときの積分回路
６３ｘの出力電圧Ｖx は（８１）式のようになる。 Ｖx ＝ηＡＣx ・・・（８１） ここで、 η＝４ｆＲf／｛１＋（２πｆＣfＲf）2｝1/2 ・・・（８２） である。（８１）式および（８２）式では並列抵抗３４
ｙの抵抗値Ｒy が消えているので、並列抵抗３４ｙに影
響されずに容量３４ｘのキャパシタンスＣx を測定でき
ることが解る。
【０１２３】次に、図１５に示したセンサ信号処理回路
が行なう４象元レシオメトリックについて示す。交流電
源１１ａの出力電圧Ｖi1と同位相で同期検波する場合に
おいて、上記信号ｓ５〜ｓ８がスイッチング部１２′に
与えられたときの同期検波部６０の出力電圧Ｖ55〜Ｖ85
は、（８１）式より、 Ｖ55＝η（ＡＣ1＋ＢＣ2)＋δ4 ・・・（８３） Ｖ65＝η（ＢＣ1＋ＡＣ2)＋δ4 ・・・（８４） Ｖ75＝η（ＡＣ1＋ＡＣ2)＋δ4 ・・・（８５） Ｖ85＝η（ＢＣ1＋ＢＣ2)＋δ4 ・・・（８６） となる。ここで、δ4 は回路のオフセット誤差である。
が行なう４象元レシオメトリックについて示す。交流電
源１１ａの出力電圧Ｖi1と同位相で同期検波する場合に
おいて、上記信号ｓ５〜ｓ８がスイッチング部１２′に
与えられたときの同期検波部６０の出力電圧Ｖ55〜Ｖ85
は、（８１）式より、 Ｖ55＝η（ＡＣ1＋ＢＣ2)＋δ4 ・・・（８３） Ｖ65＝η（ＢＣ1＋ＡＣ2)＋δ4 ・・・（８４） Ｖ75＝η（ＡＣ1＋ＡＣ2)＋δ4 ・・・（８５） Ｖ85＝η（ＢＣ1＋ＢＣ2)＋δ4 ・・・（８６） となる。ここで、δ4 は回路のオフセット誤差である。
【０１２４】よって、（８３）式〜（８６）式から、 (Ｖ55−Ｖ65)／(Ｖ75−Ｖ85)＝(Ｃ1−Ｃ2)／(Ｃ1＋Ｃ2)（＝Ｋ2） ・・・（８７） を得られる。このように、ＡＰＦを用いて位相シフタ７
０を構成しても、ＢＰＦと同様に、並列抵抗３４ｄ，３
４ｅの影響を受けることなく回路誤差を除去でき、さら
に素子誤差を除去できる。
０を構成しても、ＢＰＦと同様に、並列抵抗３４ｄ，３
４ｅの影響を受けることなく回路誤差を除去でき、さら
に素子誤差を除去できる。
【０１２５】なお、第５〜第７の実施の形態について
は、２方向から印加される圧力の差を検出する静電容量
式圧力センサを例に説明したが、１方向から印加される
圧力を検出する静電容量式圧力センサにも適用できる。
この場合は、図３に示したセンサ信号処理回路のよう
に、スイッチング部１２のスイッチ１２ａ〜１２ｄは表
１に示すようにオン・オフ制御される。
は、２方向から印加される圧力の差を検出する静電容量
式圧力センサを例に説明したが、１方向から印加される
圧力を検出する静電容量式圧力センサにも適用できる。
この場合は、図３に示したセンサ信号処理回路のよう
に、スイッチング部１２のスイッチ１２ａ〜１２ｄは表
１に示すようにオン・オフ制御される。
【０１２６】（第８の実施の形態）図１に示したセンサ
部１４を有する静電容量式圧力センサについて、第１の
実施の形態では、下記に示す演算を用いて−Δｄ／ｄ
を求める方法を説明した。しかし、−Δｄ／ｄを求める
演算方法はこれに限定されず、下記〜に示す演算を
用いて−Δｄ／ｄを求めることもできる。 ［Ｃs−Ｃr］／［Ｃs］＝−Δｄ／ｄ １−［Ｃr］／［Ｃs］＝−Δｄ／ｄ １−１／（［Ｃs−Ｃr］／［Ｃr］＋１）＝−Δｄ
／ｄ ２−２／（［Ｃs−Ｃr］／［Ｃs＋Ｃr］＋１）＝−
Δｄ／ｄ ここで、［ ］内は測定されたデータである。以下、
〜の場合について説明する。
部１４を有する静電容量式圧力センサについて、第１の
実施の形態では、下記に示す演算を用いて−Δｄ／ｄ
を求める方法を説明した。しかし、−Δｄ／ｄを求める
演算方法はこれに限定されず、下記〜に示す演算を
用いて−Δｄ／ｄを求めることもできる。 ［Ｃs−Ｃr］／［Ｃs］＝−Δｄ／ｄ １−［Ｃr］／［Ｃs］＝−Δｄ／ｄ １−１／（［Ｃs−Ｃr］／［Ｃr］＋１）＝−Δｄ
／ｄ ２−２／（［Ｃs−Ｃr］／［Ｃs＋Ｃr］＋１）＝−
Δｄ／ｄ ここで、［ ］内は測定されたデータである。以下、
〜の場合について説明する。
【０１２７】まず、上記の場合について説明する。図
１７は、この演算を行うためのセンサ信号処理回路の回
路図である。この図において、図３と同一部分を同一符
号をもって示し、適宜その説明を省略する。図１７に示
すセンサ信号処理回路では、スイッチ１２ａ〜１２ｅの
他にセンサ容量１４ａの入力側を接地に接続するスイッ
チ１２ｆを備えたスイッチング部１２″が使用されてい
る。
１７は、この演算を行うためのセンサ信号処理回路の回
路図である。この図において、図３と同一部分を同一符
号をもって示し、適宜その説明を省略する。図１７に示
すセンサ信号処理回路では、スイッチ１２ａ〜１２ｅの
他にセンサ容量１４ａの入力側を接地に接続するスイッ
チ１２ｆを備えたスイッチング部１２″が使用されてい
る。
【０１２８】に示す演算を行うために、ＣＰＵ１７は
制御信号として、スイッチング部１２″のスイッチ１２
ａ〜１２ｆを表３に示すようにオン・オフ制御する信号
ｓ１１〜ｓ４１を順次出力する。このとき、信号Ｓ１
１，Ｓ２１でスイッチ１２ｆをオンにすることにより、
バッファ１３ａの非反転入力端子（＋）が接地に接続さ
れるので、バッファ１３ａの非反転入力端子（＋）がフ
ロートとなることを回避できる。同じく、信号Ｓ３１，
Ｓ４１でスイッチ１２ｅをオンにすることにより、バッ
ファ１３ｂの非反転入力端子（＋）がフロートとなるこ
とを回避できる。
制御信号として、スイッチング部１２″のスイッチ１２
ａ〜１２ｆを表３に示すようにオン・オフ制御する信号
ｓ１１〜ｓ４１を順次出力する。このとき、信号Ｓ１
１，Ｓ２１でスイッチ１２ｆをオンにすることにより、
バッファ１３ａの非反転入力端子（＋）が接地に接続さ
れるので、バッファ１３ａの非反転入力端子（＋）がフ
ロートとなることを回避できる。同じく、信号Ｓ３１，
Ｓ４１でスイッチ１２ｅをオンにすることにより、バッ
ファ１３ｂの非反転入力端子（＋）がフロートとなるこ
とを回避できる。
【０１２９】
【表３】
【０１３０】ここでもバッファ１３ａ，１３ｂおよびオ
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１１〜ｓ４１がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ11〜Ｖ41を示
す。 Ｖ11＝−Ｃr(Ｖi1＋ｅ2)／Ｃf＋ｅ3 ・・・（８８） Ｖ21＝−Ｃr(Ｖi2＋ｅ2)／Ｃf＋ｅ3 ・・・（８９） Ｖ31＝−Ｃs(Ｖi1＋ｅ1)／Ｃf＋ｅ3 ・・・（９０） Ｖ41＝−Ｃs(Ｖi2＋ｅ1)／Ｃf＋ｅ3 ・・・（９１）
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１１〜ｓ４１がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ11〜Ｖ41を示
す。 Ｖ11＝−Ｃr(Ｖi1＋ｅ2)／Ｃf＋ｅ3 ・・・（８８） Ｖ21＝−Ｃr(Ｖi2＋ｅ2)／Ｃf＋ｅ3 ・・・（８９） Ｖ31＝−Ｃs(Ｖi1＋ｅ1)／Ｃf＋ｅ3 ・・・（９０） Ｖ41＝−Ｃs(Ｖi2＋ｅ1)／Ｃf＋ｅ3 ・・・（９１）
【０１３１】（８８）式〜（９１）式から１−｛（Ｖ11
−Ｖ21）／（Ｖ31−Ｖ41）｝を計算すると、 １−｛(Ｖ11−Ｖ21)／(Ｖ31−Ｖ41)｝＝１−［Ｃr］／［Ｃs］ ＝−Δｄ／ｄ ・・・（９２） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差が除去されていることは、に示した演算と同じで
ある。
−Ｖ21）／（Ｖ31−Ｖ41）｝を計算すると、 １−｛(Ｖ11−Ｖ21)／(Ｖ31−Ｖ41)｝＝１−［Ｃr］／［Ｃs］ ＝−Δｄ／ｄ ・・・（９２） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差が除去されていることは、に示した演算と同じで
ある。
【０１３２】次に、上記の場合について説明する。
に示す演算を行うために、ＣＰＵ１７は制御信号とし
て、スイッチング部１２″のスイッチ１２ａ〜１２ｆを
表４に示すようにオン・オフ制御する信号ｓ１２〜ｓ４
２を順次出力する。この場合、バッファ１３ｂの非反転
入力端子（＋）には常に交流電源１１ａ，１１ｂのいず
れかが接続されるので、スイッチ１２ｅはなくてもよ
い。
に示す演算を行うために、ＣＰＵ１７は制御信号とし
て、スイッチング部１２″のスイッチ１２ａ〜１２ｆを
表４に示すようにオン・オフ制御する信号ｓ１２〜ｓ４
２を順次出力する。この場合、バッファ１３ｂの非反転
入力端子（＋）には常に交流電源１１ａ，１１ｂのいず
れかが接続されるので、スイッチ１２ｅはなくてもよ
い。
【０１３３】
【表４】
【０１３４】ここでもバッファ１３ａ，１３ｂおよびオ
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１２〜ｓ４２がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ12〜Ｖ42を示
す。 Ｖ12＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（９３） Ｖ22＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９４） Ｖ32＝−Ｃr(Ｖi1＋ｅ2)／Ｃf＋ｅ3 ・・・（９５） Ｖ42＝−Ｃr(Ｖi2＋ｅ2)／Ｃf＋ｅ3 ・・・（９６）
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１２〜ｓ４２がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ12〜Ｖ42を示
す。 Ｖ12＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（９３） Ｖ22＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９４） Ｖ32＝−Ｃr(Ｖi1＋ｅ2)／Ｃf＋ｅ3 ・・・（９５） Ｖ42＝−Ｃr(Ｖi2＋ｅ2)／Ｃf＋ｅ3 ・・・（９６）
【０１３５】（９３）式〜（９６）式から１−１／
｛（Ｖ12−Ｖ22）／（Ｖ32−Ｖ42）＋１｝を計算する
と、 １−１／｛（Ｖ12−Ｖ22）／（Ｖ32−Ｖ42）＋１｝ ＝１−１／（［Ｃs−Ｃr］／［Ｃr］＋１）＝−Δｄ／ｄ ・・・（９７） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差は除去されている。
｛（Ｖ12−Ｖ22）／（Ｖ32−Ｖ42）＋１｝を計算する
と、 １−１／｛（Ｖ12−Ｖ22）／（Ｖ32−Ｖ42）＋１｝ ＝１−１／（［Ｃs−Ｃr］／［Ｃr］＋１）＝−Δｄ／ｄ ・・・（９７） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差は除去されている。
【０１３６】次に、上記の場合について説明する。
に示す演算を行うために、ＣＰＵ１７は制御信号とし
て、スイッチング部１２″のスイッチ１２ａ〜１２ｆを
表５に示すようにオン・オフ制御する信号ｓ１３〜ｓ４
３を順次出力する。この場合、バッファ１３ａ，１３ｂ
それぞれの非反転入力端子（＋）には常に交流電源１１
ａ，１１ｂのいずれかが接続されるので、スイッチ１２
ｅ，１２ｆはなくてもよい。
に示す演算を行うために、ＣＰＵ１７は制御信号とし
て、スイッチング部１２″のスイッチ１２ａ〜１２ｆを
表５に示すようにオン・オフ制御する信号ｓ１３〜ｓ４
３を順次出力する。この場合、バッファ１３ａ，１３ｂ
それぞれの非反転入力端子（＋）には常に交流電源１１
ａ，１１ｂのいずれかが接続されるので、スイッチ１２
ｅ，１２ｆはなくてもよい。
【０１３７】
【表５】
【０１３８】ここでもバッファ１３ａ，１３ｂおよびオ
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１３〜ｓ４３がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ13〜Ｖ43を示
す。 Ｖ13＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（９８） Ｖ23＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９９） Ｖ33＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（１００ ） Ｖ43＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（１０１ ）
ペアンプ１５ａのオフセットに基づく誤差ｅ1〜ｅ3を考
慮して、信号ｓ１３〜ｓ４３がスイッチング部１２″に
与えられたときの増幅部１５の出力電圧Ｖ13〜Ｖ43を示
す。 Ｖ13＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（９８） Ｖ23＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（９９） Ｖ33＝−[Ｃs(Ｖi1＋ｅ1)＋Ｃr(Ｖi1＋ｅ2)]／Ｃf＋ｅ3 ・・・（１００ ） Ｖ43＝−[Ｃs(Ｖi2＋ｅ1)＋Ｃr(Ｖi2＋ｅ2)]／Ｃf＋ｅ3 ・・・（１０１ ）
【０１３９】（９８）式〜（１０１）式から２−２／
｛（Ｖ13−Ｖ23）／（Ｖ33−Ｖ43）＋１｝を計算する
と、 ２−２／｛（Ｖ13−Ｖ23）／（Ｖ33−Ｖ43）＋１｝ ＝２−２／（［Ｃs−Ｃr］／［Ｃs＋Ｃr］＋１） ＝−Δｄ／ｄ ・・・（１０２） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差は除去されている。
｛（Ｖ13−Ｖ23）／（Ｖ33−Ｖ43）＋１｝を計算する
と、 ２−２／｛（Ｖ13−Ｖ23）／（Ｖ33−Ｖ43）＋１｝ ＝２−２／（［Ｃs−Ｃr］／［Ｃs＋Ｃr］＋１） ＝−Δｄ／ｄ ・・・（１０２） となり、に示す演算で−Δｄ／ｄを得ることができ
る。このとき、オフセットおよび電圧変動に基づく回路
誤差は除去されている。
【０１４０】上記〜に示す演算によって理論上は同
じ結果が得られるが、現実には差違が生じる。センサ容
量１４ａのキャパシタンスＣs は主に圧力Ｐにより変化
するのに対して、リファレンス容量１４ｂのキャパシタ
ンスＣr は圧力Ｐによっては変化せず、温度および湿度
等の影響のみを受ける。ここで、圧力Ｐの変動は速い
が、温度および湿度等の変動は圧力Ｐよりもかなり遅
い。このため、圧力Ｐにより変化するキャパシタンスＣ
s については常に測定しておく必要があるが、圧力Ｐに
より変化しないキャパシタンスＣr については常に測定
しておく必要はない。
じ結果が得られるが、現実には差違が生じる。センサ容
量１４ａのキャパシタンスＣs は主に圧力Ｐにより変化
するのに対して、リファレンス容量１４ｂのキャパシタ
ンスＣr は圧力Ｐによっては変化せず、温度および湿度
等の影響のみを受ける。ここで、圧力Ｐの変動は速い
が、温度および湿度等の変動は圧力Ｐよりもかなり遅
い。このため、圧力Ｐにより変化するキャパシタンスＣ
s については常に測定しておく必要があるが、圧力Ｐに
より変化しないキャパシタンスＣr については常に測定
しておく必要はない。
【０１４１】上記およびの場合は、４つの象元のす
べて（の場合は（８）式〜（１１）式、の場合は
（９８）式〜（１０１）式）がキャパシタンスＣs を含
む測定になるので、常にすべての象元を測定しておく必
要がある。これに対して、上記およびの場合は、４
つの象元のうちの２つ（の場合は（８８）式および
（８９）式、の場合は（９５）式および（９６）式）
がキャパシタンスＣs を含まない測定である。このた
め、キャパシタンスＣs を含む２つの象元（の場合は
（９０）式および（９１）式、の場合は（９３）式お
よび（９４）式）については常に測定しておき、キャパ
シタンスＣs を含まない２つの象元については必要に応
じて時々測定するようにすればよい。
べて（の場合は（８）式〜（１１）式、の場合は
（９８）式〜（１０１）式）がキャパシタンスＣs を含
む測定になるので、常にすべての象元を測定しておく必
要がある。これに対して、上記およびの場合は、４
つの象元のうちの２つ（の場合は（８８）式および
（８９）式、の場合は（９５）式および（９６）式）
がキャパシタンスＣs を含まない測定である。このた
め、キャパシタンスＣs を含む２つの象元（の場合は
（９０）式および（９１）式、の場合は（９３）式お
よび（９４）式）については常に測定しておき、キャパ
シタンスＣs を含まない２つの象元については必要に応
じて時々測定するようにすればよい。
【０１４２】また、上記〜に示す各演算間で、Ａ／
Ｄ変換を行う場合の量子化誤差に差が生じる。詳細は述
べないが、量子化雑音に対して有利な順番は、、、
、である。
Ｄ変換を行う場合の量子化誤差に差が生じる。詳細は述
べないが、量子化雑音に対して有利な順番は、、、
、である。
【０１４３】以上では、本発明が圧力センサに適用され
た形態について説明したが、本発明は圧力以外にも、温
度、湿度、変位、変量、加速度等の各種物理量を測定す
るセンサに適用できる。
た形態について説明したが、本発明は圧力以外にも、温
度、湿度、変位、変量、加速度等の各種物理量を測定す
るセンサに適用できる。
【０１４４】
【発明の効果】以上説明したように、本発明では、２系
統の電源の出力を切り換えてセンサ部に印加し、この切
り換え毎にセンサ部から出力される複数個の信号の差と
比をとることにより、回路誤差および素子誤差の両方が
除去された測定結果を得られる。したがって、センサの
測定精度を向上できる。
統の電源の出力を切り換えてセンサ部に印加し、この切
り換え毎にセンサ部から出力される複数個の信号の差と
比をとることにより、回路誤差および素子誤差の両方が
除去された測定結果を得られる。したがって、センサの
測定精度を向上できる。
【０１４５】また、センサ部をリアクタンス性のセンサ
素子で構成し、電源部を２系統の交流電源で構成するこ
とにより、容量式センサおよびインダクタンス式センサ
について上記の効果が得られる。また、センサ部を抵抗
性のセンサ素子で構成し、電源部を２系統の直流電源で
構成することにより、抵抗式センサについて上記の効果
が得られる。
素子で構成し、電源部を２系統の交流電源で構成するこ
とにより、容量式センサおよびインダクタンス式センサ
について上記の効果が得られる。また、センサ部を抵抗
性のセンサ素子で構成し、電源部を２系統の直流電源で
構成することにより、抵抗式センサについて上記の効果
が得られる。
【０１４６】また、２個のセンサ素子にそれぞれ異なる
極性の電源が接続される場合を除き、スイッチング部の
デューティー比を小さくしてセンサ部に電源が接続され
る時間を短くし、センサ部の出力を積分手段に通してか
らＡ／Ｄ変換器に与えることにより、Ａ／Ｄ変換器の入
力レベルを小さくすることができる。これにより電源と
センサ素子との接続状態に関わりなく、高分解能のＡ／
Ｄ変換が可能となるので、正確な測定結果を得られる。
極性の電源が接続される場合を除き、スイッチング部の
デューティー比を小さくしてセンサ部に電源が接続され
る時間を短くし、センサ部の出力を積分手段に通してか
らＡ／Ｄ変換器に与えることにより、Ａ／Ｄ変換器の入
力レベルを小さくすることができる。これにより電源と
センサ素子との接続状態に関わりなく、高分解能のＡ／
Ｄ変換が可能となるので、正確な測定結果を得られる。
【０１４７】また、一方の電源の出力に同期して所定の
期間でセンサ部の出力信号を積分することにより、リア
クタンス性のセンサ素子に並列抵抗が発生しても、並列
抵抗成分を除去できる。したがって、センサ部の出力信
号を積分した信号を上述したように演算処理することに
より、回路誤差および素子誤差の両方が除去された測定
結果を得られるので、センサの測定精度を向上できる。
期間でセンサ部の出力信号を積分することにより、リア
クタンス性のセンサ素子に並列抵抗が発生しても、並列
抵抗成分を除去できる。したがって、センサ部の出力信
号を積分した信号を上述したように演算処理することに
より、回路誤差および素子誤差の両方が除去された測定
結果を得られるので、センサの測定精度を向上できる。
【０１４８】また、増幅部にその入力側と出力側とを接
続する抵抗を設けた場合に、この抵抗に基づく位相シフ
トを補償する移相部を増幅部の後段に接続して、移相部
の出力信号を上述したように積分する。これにより、リ
アクタンス性のセンサ素子に並列抵抗が発生しても、並
列抵抗成分を除去でき、さらに上述したのと同様の効果
を得られる。
続する抵抗を設けた場合に、この抵抗に基づく位相シフ
トを補償する移相部を増幅部の後段に接続して、移相部
の出力信号を上述したように積分する。これにより、リ
アクタンス性のセンサ素子に並列抵抗が発生しても、並
列抵抗成分を除去でき、さらに上述したのと同様の効果
を得られる。
【図１】 静電容量式圧力センサのセンサ部の構造を示
す断面図である。
す断面図である。
【図２】 図１に示したセンサ部のII−II′線方向の断
面図である。
面図である。
【図３】 図１に示したセンサ部からの信号を圧力の関
数として取り出すセンサ信号処理回路の回路図である。
数として取り出すセンサ信号処理回路の回路図である。
【図４】 ２方向から印加される圧力の差を検出する静
電容量式圧力センサのセンサ部の構造を示す断面図であ
る。
電容量式圧力センサのセンサ部の構造を示す断面図であ
る。
【図５】 図４に示したセンサ部の回路図である。
【図６】 図４に示したセンサ部からの信号を圧力の関
数として取り出すセンサ信号処理回路の回路図である。
数として取り出すセンサ信号処理回路の回路図である。
【図７】 抵抗式圧力センサのセンサ部の平面図であ
る。
る。
【図８】 図７に示したセンサ部のVIII−VIII′線方向
の断面図である。
の断面図である。
【図９】 図７に示したセンサ部からの信号を圧力の関
数として取り出すセンサ信号処理回路の回路図である。
数として取り出すセンサ信号処理回路の回路図である。
【図１０】 図９に示したセンサ信号処理回路を一部改
良したセンサ信号処理回路の回路図である。
良したセンサ信号処理回路の回路図である。
【図１１】 図１０に示したセンサ信号処理回路のＣＰ
Ｕからスイッチング部に出力される制御信号を示す図で
ある。
Ｕからスイッチング部に出力される制御信号を示す図で
ある。
【図１２】 図６に示したセンサ信号処理回路の増幅部
に直流バイアス補償抵抗を設けた場合の回路図である。
に直流バイアス補償抵抗を設けた場合の回路図である。
【図１３】 センサ部に発生する並列抵抗の影響を同期
検波によって除去するセンサ信号処理回路の回路図であ
る。
検波によって除去するセンサ信号処理回路の回路図であ
る。
【図１４】 図１３に示したセンサ信号処理回路の基本
構成を示す回路図である。
構成を示す回路図である。
【図１５】 増幅部に直流バイアス補償抵抗を設けた場
合でも、センサ部に発生する並列抵抗の影響を除去でき
るセンサ信号処理回路の回路図である。
合でも、センサ部に発生する並列抵抗の影響を除去でき
るセンサ信号処理回路の回路図である。
【図１６】 図１５に示したセンサ信号処理回路の基本
構成を示す回路図である。
構成を示す回路図である。
【図１７】 図３に示したセンサ信号処理回路の変形例
を示す回路図である。
を示す回路図である。
【図１８】 従来の静電容量式圧力センサのセンサ部の
構造を示す断面図である。
構造を示す断面図である。
【図１９】 図１８に示したセンサ部のＸVIII−ＸVII
I′線方向の断面図である。
I′線方向の断面図である。
【図２０】 図１８に示したセンサ部からの信号を圧力
の関数として取り出すセンサ信号処理回路の回路図であ
る。
の関数として取り出すセンサ信号処理回路の回路図であ
る。
１…台座基板、２，２２，２２′，４２…ダイアフラム
基板、２ａ，２２ａ，２２ａ′，４２ａ…感圧ダイアフ
ラム、３ａ，３ｂ，２３…容量室、４…隔壁、５ａ，５
ｂ，６ａ，６ｂ，２５ａ，２５ｂ，２６ａ，２６ｂ…電
極、５ｃ，６ｃ…リード、１１，５１…電源部、１１
ａ，１１ｂ，１１ｘ…交流電源、１２，１２′，１２″
…スイッチング部、１２ａ〜１２ｆ，６２，６２′…ス
イッチ、１３ａ，１３ｂ…バッファ、１４，３４，３
４′，５４…センサ部、１４ａ，３４ａ，３４ｂ……セ
ンサ容量、１４ｂ…リファレンス容量、１４ｃ，３４ｃ
…接続点、１５，５５，５５′…増幅部、１５ａ，５５
ａ…オペアンプ、１５ｂ，５５ｃ…容量、１５ｃ…直流
バイアス補償抵抗、１６…Ａ／Ｄ変換器、１７，１７′
…ＣＰＵ、２１…枠体、２７…支柱、２８…中央支持
板、３４ｄ，３４ｅ，３４ｙ…並列抵抗、３４ｘ…容
量、４４ａ，４４ｂ…ピエゾ抵抗素子、４５…層間絶縁
膜、４６ａ〜４６ｃ…端子、４７ａ〜４７ｃ…配線、４
８ａ，４８ｂ…プラグ、５１ａ，５１ｂ…直流電源、５
５ｂ…抵抗、６０…同期検波部、６１…同期信号発生回
路、６３ａ，６３ｂ，６３ｘ…積分回路、６４…差動増
幅器、７０…位相シフタ。
基板、２ａ，２２ａ，２２ａ′，４２ａ…感圧ダイアフ
ラム、３ａ，３ｂ，２３…容量室、４…隔壁、５ａ，５
ｂ，６ａ，６ｂ，２５ａ，２５ｂ，２６ａ，２６ｂ…電
極、５ｃ，６ｃ…リード、１１，５１…電源部、１１
ａ，１１ｂ，１１ｘ…交流電源、１２，１２′，１２″
…スイッチング部、１２ａ〜１２ｆ，６２，６２′…ス
イッチ、１３ａ，１３ｂ…バッファ、１４，３４，３
４′，５４…センサ部、１４ａ，３４ａ，３４ｂ……セ
ンサ容量、１４ｂ…リファレンス容量、１４ｃ，３４ｃ
…接続点、１５，５５，５５′…増幅部、１５ａ，５５
ａ…オペアンプ、１５ｂ，５５ｃ…容量、１５ｃ…直流
バイアス補償抵抗、１６…Ａ／Ｄ変換器、１７，１７′
…ＣＰＵ、２１…枠体、２７…支柱、２８…中央支持
板、３４ｄ，３４ｅ，３４ｙ…並列抵抗、３４ｘ…容
量、４４ａ，４４ｂ…ピエゾ抵抗素子、４５…層間絶縁
膜、４６ａ〜４６ｃ…端子、４７ａ〜４７ｃ…配線、４
８ａ，４８ｂ…プラグ、５１ａ，５１ｂ…直流電源、５
５ｂ…抵抗、６０…同期検波部、６１…同期信号発生回
路、６３ａ，６３ｂ，６３ｘ…積分回路、６４…差動増
幅器、７０…位相シフタ。
フロントページの続き Ｆターム(参考） 2F055 AA40 BB20 CC02 EE25 FF13 GG32 GG33 2F063 AA50 CB01 CC01 DA05 EC00 HA01 KA01 LA09 LA11 LA19 LA30 2F077 AA13 CC00 EE07 HH13 TT01 TT87 UU01
Claims (9)
- 【請求項１】 被測定物理量の変化に応じて全体として
特性が変化するセンサ部と、 極性の異なる２系統の電源を有する電源部と、 前記電源部の出力側と前記センサ部の入力側との間に接
続されかつ前記２系統の電源の出力を混信させない組合
せで切り換えて前記センサ部に印加するスイッチング部
と、 前記センサ部の出力側に接続されかつ前記スイッチング
部の切り換え毎に入力される複数個の信号の差と比をと
る演算処理を行なう演算部とを備えることを特徴とする
センサ信号処理回路。 - 【請求項２】 ２個のセンサ素子を有するセンサ部と、 極性の異なる２系統の電源を有する電源部と、 前記電源部の出力側と前記センサ部の入力側との間に接
続されかつ制御信号に基づき前記２系統の電源の出力を
混信させない組合せで切り換えて前記センサ部に印加す
るスイッチング部と、 前記センサ部の出力側に接続されるとともに前記スイッ
チング部の入力側に接続されかつ前記電源部と前記セン
サ部との接続を４通りに切り換える前記制御信号を前記
スイッチング部に出力するとともに前記スイッチング部
の切り換え毎に入力される４信号の演算処理を行なう演
算部とを備え、 前記演算部は、 前記４信号のうち各２信号の差をとる手段と、 前記各２信号の差どうしの比をとる手段とを備えること
を特徴とするセンサ信号処理回路。 - 【請求項３】 ２個のセンサ素子を有するセンサ部と、 極性の異なる２系統の電源を有する電源部と、 前記電源部の出力側と前記センサ部の入力側との間に接
続されかつ制御信号に基づき前記２系統の電源の出力を
混信させない組合せで切り換えて前記センサ部に印加す
るスイッチング部と、 前記センサ部の出力側に接続されかつ前記センサ部の出
力信号を増幅して出力する増幅部と、 前記増幅部の出力側に接続されるとともに前記スイッチ
ング部の入力側に接続されかつ前記電源部と前記センサ
部との接続を４通りに切り換える前記制御信号を前記ス
イッチング部に出力するとともに前記スイッチング部の
切り換え毎に入力される４信号の演算処理を行なう演算
部とを備え、 前記演算部は、 前記４信号のうち各２信号の差をとる手段と、 前記各２信号の差どうしの比をとる手段とを備えること
を特徴とするセンサ信号処理回路。 - 【請求項４】 請求項１記載のセンサ信号処理回路にお
いて、 前記センサ部は、リアクタンス性のセンサ素子を有し、 前記電源部の２系統の電源は共に、交流電源であること
を特徴とするセンサ信号処理回路。 - 【請求項５】 請求項１記載のセンサ信号処理回路にお
いて、 前記センサ部は、抵抗性のセンサ素子を有し、 前記電源部の２系統の電源は共に、直流電源であること
を特徴とするセンサ信号処理回路。 - 【請求項６】 請求項１記載のセンサ信号処理回路にお
いて、 前記センサ部は、 被測定物理量の変化に応じて特性が変化する第１のセン
サ素子と、 被測定物理量が変化しても一定の特性を示す第２のセン
サ素子とを含むことを特徴とするセンサ信号処理回路。 - 【請求項７】 請求項５記載のセンサ信号処理回路にお
いて、 前記センサ部は、前記センサ素子を少なくとも２個有
し、 さらに、 ２個の前記センサ素子にそれぞれ異なる極性の前記直流
電源が接続される場合を除き前記スイッチング部のデュ
ーティー比を１／ｎ（ｎ＞１）にする手段と、 前記センサ部の出力側に接続されかつ前記センサ部の出
力を積分して出力する積分手段と、 前記積分手段の出力側と前記演算部の入力側との間に接
続されたＡ／Ｄ変換器と、 前記演算部に含まれかつ前記スイッチング部のデューテ
ィー比が１／ｎであるとき、Ａ／Ｄ変換された信号の示
すレベルを本来のレベルに戻してから前記演算処理を行
う手段とを備えることを特徴とするセンサ信号処理回
路。 - 【請求項８】 請求項４記載のセンサ信号処理回路にお
いて、 前記電源部および前記センサ部の出力側に接続されると
ともに前記演算部の入力側に接続されかつ前記電源部の
一方の前記電源の出力の交流分が０（ゼロ）になった時
点から次に０（ゼロ）になる時点までの期間で前記セン
サ部の出力信号の積分をとって出力する同期検波部を備
えることを特徴とするセンサ信号処理回路。 - 【請求項９】 請求項４記載のセンサ信号処理回路にお
いて、 前記センサ部の出力側に接続されかつ前記センサ部の出
力信号を増幅して出力する増幅部と、 前記増幅部の出力側に接続されかつ前記増幅部の出力信
号の位相に変化を与えて出力する移相部と、 前記電源部および前記移相部部の出力側に接続されると
ともに前記演算部の入力側に接続されかつ前記電源部の
一方の前記電源の出力の交流分が０（ゼロ）になった時
点から次に０（ゼロ）になる時点までの期間で前記移相
部の出力信号の積分をとって出力する同期検波部とを備
え、 前記増幅部は、この増幅部の入力側と出力側とを接続す
る抵抗を含んでおり、 前記移相部の移相量は、前記増幅部に含まれる前記抵抗
に基づく位相シフトを補償するように決められることを
特徴とするセンサ信号処理回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21047199A JP3588276B2 (ja) | 1999-07-26 | 1999-07-26 | センサ信号処理回路 |
| EP00250254A EP1072865B8 (en) | 1999-07-26 | 2000-07-25 | Sensor signal processing apparatus |
| DE60043917T DE60043917D1 (de) | 1999-07-26 | 2000-07-25 | Sensorsignalverarbeitungsvorrichtung |
| KR10-2000-0043093A KR100390307B1 (ko) | 1999-07-26 | 2000-07-26 | 센서 신호 처리 장치 |
| CNB001219413A CN1215312C (zh) | 1999-07-26 | 2000-07-26 | 检测器信号处理设备 |
| US09/626,128 US6586943B1 (en) | 1999-07-26 | 2000-07-26 | Sensor signal processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21047199A JP3588276B2 (ja) | 1999-07-26 | 1999-07-26 | センサ信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001033330A true JP2001033330A (ja) | 2001-02-09 |
| JP3588276B2 JP3588276B2 (ja) | 2004-11-10 |
Family
ID=16589898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21047199A Expired - Lifetime JP3588276B2 (ja) | 1999-07-26 | 1999-07-26 | センサ信号処理回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6586943B1 (ja) |
| EP (1) | EP1072865B8 (ja) |
| JP (1) | JP3588276B2 (ja) |
| KR (1) | KR100390307B1 (ja) |
| CN (1) | CN1215312C (ja) |
| DE (1) | DE60043917D1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005517945A (ja) * | 2002-02-15 | 2005-06-16 | ローズマウント インコーポレイテッド | ブリッジ・コンデンサ・センサ測定回路 |
| JP2007171203A (ja) * | 2005-12-22 | 2007-07-05 | Honeywell Internatl Inc | 時間間隔調整型の差動容量センサ装置 |
| JP2010530065A (ja) * | 2007-06-15 | 2010-09-02 | ノースロップ グルマン リテフ ゲーエムベーハー | アナログリセットを備える静電容量型マイクロメカニカルセンサの動作方法、および、上記静電容量型マイクロメカニカルセンサ用の回路構成 |
| JP2011089980A (ja) * | 2009-09-09 | 2011-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | 微小電気機械システム、システム、及びその動作方法 |
| JP2012502276A (ja) * | 2008-09-05 | 2012-01-26 | アナログ デバイシス， インコーポレイテッド | 可動ｚ−軸感知要素を備えたｍｅｍｓセンサ |
| JP2012520453A (ja) * | 2009-03-11 | 2012-09-06 | レニショウ パブリック リミテッド カンパニー | インピーダンスをデジタル化する装置及び方法 |
| JP2014502857A (ja) * | 2010-11-12 | 2014-02-06 | セント ジュード メディカル システムズ アーベー | インターフェース・ユニット、測定システム及びインターフェース・ユニットにおける方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10117384B4 (de) * | 2001-04-06 | 2004-10-07 | Infineon Technologies Ag | Sensorvorrichtung |
| DE10143034B4 (de) * | 2001-09-01 | 2004-11-11 | Infineon Technologies Ag | Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung |
| US20060055415A1 (en) * | 2004-09-15 | 2006-03-16 | Mark Takita | Environmentally compensated capacitive sensor |
| US20090021270A1 (en) * | 2007-07-19 | 2009-01-22 | International Business Machines Corporation | Capacitive detection of dust accumulation in a heat sink |
| JP2009250874A (ja) * | 2008-04-09 | 2009-10-29 | Nagano Keiki Co Ltd | 物理量センサおよびその製造方法 |
| EP2271905A1 (en) * | 2008-04-23 | 2011-01-12 | Nxp B.V. | Electronic circuit for controlling a capacitive pressure sensor and capacitive pressure sensor system |
| DE102008023535B4 (de) * | 2008-05-14 | 2011-05-12 | Texas Instruments Deutschland Gmbh | Elektronische Vorrichtung und Verfahren zur Auswertung einer variablen Kapazität |
| JP2010008128A (ja) * | 2008-06-25 | 2010-01-14 | Yamaha Corp | Ｍｅｍｓ |
| US8188753B2 (en) * | 2009-02-18 | 2012-05-29 | Analog Devices, Inc. | Analog computation |
| US8188754B2 (en) * | 2009-07-15 | 2012-05-29 | Maxim Integrated Products, Inc. | Method and apparatus for sensing capacitance value and converting it into digital format |
| US20110084711A1 (en) * | 2009-10-08 | 2011-04-14 | Sitronix Technology Corp. | Capacitance sensing circuit with anti-electromagnetic interference capability |
| US8688393B2 (en) * | 2010-07-29 | 2014-04-01 | Medtronic, Inc. | Techniques for approximating a difference between two capacitances |
| US9239346B2 (en) * | 2012-01-28 | 2016-01-19 | The Regents Of The University Of California | Systems for providing electro-mechanical sensors |
| US8933712B2 (en) | 2012-01-31 | 2015-01-13 | Medtronic, Inc. | Servo techniques for approximation of differential capacitance of a sensor |
| KR101472001B1 (ko) | 2012-12-06 | 2014-12-15 | 이성호 | Ac 전원에 연동한 커패시턴스 검출 수단 및 방법 |
| US9841499B2 (en) * | 2014-10-09 | 2017-12-12 | Honeywell International Inc. | Intrusion detector and method for improved sensitivity |
| WO2016076029A1 (ja) | 2014-11-11 | 2016-05-19 | 住友電気工業株式会社 | 温度検出装置 |
| US9564932B1 (en) * | 2015-07-16 | 2017-02-07 | LGS Innovations LLC | Software defined radio front end |
| CN107966167B (zh) * | 2016-10-19 | 2020-06-26 | 上海云杉信息科技有限公司 | 一种光信号接收装置和光电检测设备 |
| JP6808589B2 (ja) * | 2017-07-21 | 2021-01-06 | 株式会社東芝 | 発電システム |
| DE102022116708A1 (de) | 2022-07-05 | 2024-01-11 | Vega Grieshaber Kg | Messanordnung und Verfahren zum Betreiben einer Messanordnung |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438289B2 (ja) * | 1986-02-04 | 1992-06-24 | ||
| JPH05113457A (ja) * | 1990-05-11 | 1993-05-07 | New Sd Inc | 容量性位置検出器 |
| JPH09503294A (ja) * | 1993-09-24 | 1997-03-31 | ローズマウント インコーポレイテッド | 補償手段付き容量センサ |
| JPH09203681A (ja) * | 1996-01-29 | 1997-08-05 | Fuji Electric Co Ltd | 圧力検出装置 |
| JPH09243397A (ja) * | 1996-03-11 | 1997-09-19 | Yamatake Honeywell Co Ltd | 計測量差検出装置 |
| JPH10111207A (ja) * | 1996-10-08 | 1998-04-28 | Denso Corp | 静電容量式圧力センサ |
| JPH10274585A (ja) * | 1997-03-28 | 1998-10-13 | Nagano Keiki Co Ltd | 静電容量型センサ |
| JPH10319063A (ja) * | 1997-05-16 | 1998-12-04 | Yamatake Honeywell Co Ltd | 静電容量変化量検出装置及びこれに用いられる積分器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3023373C2 (de) * | 1980-06-23 | 1983-01-20 | Philips Kommunikations Industrie AG, 8500 Nürnberg | Verfahren zur Messung von Kapazitäten und zum Orten von Unterbrechungen in Kabeln und Leitungen |
| DE3330841A1 (de) | 1983-08-26 | 1985-03-14 | Siemens AG, 1000 Berlin und 8000 München | Auswerteschaltungen fuer passive messgroessenaufnehmer |
| US5083091A (en) * | 1986-04-23 | 1992-01-21 | Rosemount, Inc. | Charged balanced feedback measurement circuit |
| JPH02302628A (ja) | 1989-05-17 | 1990-12-14 | Tokyo Electric Co Ltd | 静電容量式秤量装置 |
| DE3942159A1 (de) * | 1989-12-20 | 1991-06-27 | Endress Hauser Gmbh Co | Anordnung zur verarbeitung von sensorsignalen |
| US5343766A (en) | 1992-02-25 | 1994-09-06 | C & J Industries, Inc. | Switched capacitor transducer |
| US5337353A (en) * | 1992-04-01 | 1994-08-09 | At&T Bell Laboratories | Capacitive proximity sensors |
| JP3020736B2 (ja) | 1992-06-16 | 2000-03-15 | 和廣 岡田 | 静電容量の変化を利用したセンサ用の信号処理回路 |
| US5661240A (en) | 1995-09-25 | 1997-08-26 | Ford Motor Company | Sampled-data interface circuit for capacitive sensors |
| US6356085B1 (en) * | 2000-05-09 | 2002-03-12 | Pacesetter, Inc. | Method and apparatus for converting capacitance to voltage |
-
1999
- 1999-07-26 JP JP21047199A patent/JP3588276B2/ja not_active Expired - Lifetime
-
2000
- 2000-07-25 EP EP00250254A patent/EP1072865B8/en not_active Expired - Lifetime
- 2000-07-25 DE DE60043917T patent/DE60043917D1/de not_active Expired - Lifetime
- 2000-07-26 US US09/626,128 patent/US6586943B1/en not_active Expired - Lifetime
- 2000-07-26 KR KR10-2000-0043093A patent/KR100390307B1/ko not_active IP Right Cessation
- 2000-07-26 CN CNB001219413A patent/CN1215312C/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438289B2 (ja) * | 1986-02-04 | 1992-06-24 | ||
| JPH05113457A (ja) * | 1990-05-11 | 1993-05-07 | New Sd Inc | 容量性位置検出器 |
| JPH09503294A (ja) * | 1993-09-24 | 1997-03-31 | ローズマウント インコーポレイテッド | 補償手段付き容量センサ |
| JPH09203681A (ja) * | 1996-01-29 | 1997-08-05 | Fuji Electric Co Ltd | 圧力検出装置 |
| JPH09243397A (ja) * | 1996-03-11 | 1997-09-19 | Yamatake Honeywell Co Ltd | 計測量差検出装置 |
| JPH10111207A (ja) * | 1996-10-08 | 1998-04-28 | Denso Corp | 静電容量式圧力センサ |
| JPH10274585A (ja) * | 1997-03-28 | 1998-10-13 | Nagano Keiki Co Ltd | 静電容量型センサ |
| JPH10319063A (ja) * | 1997-05-16 | 1998-12-04 | Yamatake Honeywell Co Ltd | 静電容量変化量検出装置及びこれに用いられる積分器 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005517945A (ja) * | 2002-02-15 | 2005-06-16 | ローズマウント インコーポレイテッド | ブリッジ・コンデンサ・センサ測定回路 |
| JP4679820B2 (ja) * | 2002-02-15 | 2011-05-11 | ローズマウント インコーポレイテッド | ブリッジ・コンデンサ・センサ測定回路 |
| JP2007171203A (ja) * | 2005-12-22 | 2007-07-05 | Honeywell Internatl Inc | 時間間隔調整型の差動容量センサ装置 |
| JP2010530065A (ja) * | 2007-06-15 | 2010-09-02 | ノースロップ グルマン リテフ ゲーエムベーハー | アナログリセットを備える静電容量型マイクロメカニカルセンサの動作方法、および、上記静電容量型マイクロメカニカルセンサ用の回路構成 |
| US8171794B2 (en) | 2007-06-15 | 2012-05-08 | Northrop Grumman Litef Gmbh | Operating method and circuit arrangement for a capacitive micromechanical sensor with analog reset |
| JP2012141318A (ja) * | 2007-06-15 | 2012-07-26 | Northrop Grumman Litef Gmbh | アナログリセットを備える静電容量型マイクロメカニカルセンサの動作方法、および、上記静電容量型マイクロメカニカルセンサ用の回路構成 |
| JP2012502276A (ja) * | 2008-09-05 | 2012-01-26 | アナログ デバイシス， インコーポレイテッド | 可動ｚ−軸感知要素を備えたｍｅｍｓセンサ |
| US8890546B2 (en) | 2009-03-11 | 2014-11-18 | Renishaw Plc | Apparatus and method for digitising impedance |
| JP2012520453A (ja) * | 2009-03-11 | 2012-09-06 | レニショウ パブリック リミテッド カンパニー | インピーダンスをデジタル化する装置及び方法 |
| JP2011089980A (ja) * | 2009-09-09 | 2011-05-06 | Taiwan Semiconductor Manufacturing Co Ltd | 微小電気機械システム、システム、及びその動作方法 |
| JP2014502857A (ja) * | 2010-11-12 | 2014-02-06 | セント ジュード メディカル システムズ アーベー | インターフェース・ユニット、測定システム及びインターフェース・ユニットにおける方法 |
| US9592009B2 (en) | 2010-11-12 | 2017-03-14 | St. Jude Medical Coordination Center Bvba | Interface unit and a measurement system |
| US10624584B2 (en) | 2010-11-12 | 2020-04-21 | St. Jude Medical Coordination Center Bvba | Interface unit, measurement system and a method in an interface unit |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010039758A (ko) | 2001-05-15 |
| EP1072865B8 (en) | 2010-05-19 |
| EP1072865A3 (en) | 2006-01-04 |
| CN1291715A (zh) | 2001-04-18 |
| EP1072865A2 (en) | 2001-01-31 |
| CN1215312C (zh) | 2005-08-17 |
| EP1072865B1 (en) | 2010-03-03 |
| DE60043917D1 (de) | 2010-04-15 |
| KR100390307B1 (ko) | 2003-07-04 |
| JP3588276B2 (ja) | 2004-11-10 |
| US6586943B1 (en) | 2003-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001033330A (ja) | センサ信号処理回路 | |
| RU2144680C1 (ru) | Экранированный емкостной датчик | |
| US6275326B1 (en) | Control arrangement for microelectromechanical devices and systems | |
| US5220833A (en) | Detecting circuit for a vibrating gyroscope | |
| US6598483B2 (en) | Capacitive vacuum sensor | |
| JPH05256870A (ja) | 小型シリコン加速度計及びその方法 | |
| JPH10512046A (ja) | 一体化共振マイクロビームセンサ及びトランジスタ発振器 | |
| TW202108997A (zh) | 電容式壓力感測器設備的微機械組件 | |
| JP2001523814A (ja) | マイクロメカニカル差分圧力センサ装置 | |
| US6862938B1 (en) | Differential capacitive type MEMS sensor apparatus with capacitance compensator having MEMS structure | |
| JPH06507487A (ja) | 圧力変換器のライン圧補償装置 | |
| JP3969027B2 (ja) | センサ信号処理回路 | |
| JPH07174652A (ja) | 半導体圧力センサ及びその製造方法並びに圧力検出方法 | |
| EP0816805B1 (en) | Sensor circuit | |
| US7746085B2 (en) | Micromechanical sensor having an analyzer circuit | |
| JP2000121475A (ja) | 静電容量式圧力検出器 | |
| JP3106939B2 (ja) | 静電容量式圧力検出装置 | |
| JPH0666658A (ja) | 静電容量型圧力センサ | |
| JPH03239938A (ja) | 容量型圧力センサ | |
| JP3124710B2 (ja) | 静電容量の変化を利用したセンサ用信号処理回路 | |
| JPH06300777A (ja) | 静電容量形加速度測定装置 | |
| JP2004294254A (ja) | 静電容量型荷重センサ | |
| JPH08233854A (ja) | 静電容量式センサ | |
| RU2010202C1 (ru) | Емкостный датчик давления и устройство формирования его выходного сигнала | |
| JPH08304449A (ja) | 加速度センサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3588276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140820 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |