JP4679820B2

JP4679820B2 - ブリッジ・コンデンサ・センサ測定回路

Info

Publication number: JP4679820B2
Application number: JP2003570089A
Authority: JP
Inventors: ワン，ロンタイ
Original assignee: ローズマウントインコーポレイテッド
Priority date: 2002-02-15
Filing date: 2003-01-27
Publication date: 2011-05-11
Anticipated expiration: 2023-01-27
Also published as: DE10392352B4; WO2003071230A2; AU2003214897A1; JP2005517945A; CN1643342A; US6720777B2; CN1310015C; AU2003214897A8; DE10392352T5; US20030155936A1; RU2301405C2; WO2003071230A3; RU2004127586A

Description

本発明は、産業用のプロセス制御送信機、および特にそのような送信機用の差動センサ又はセンサペアの安定性を増加させる装置に関する。

産業用のプロセス制御送信機は、産業のプロセスにおいて流体のプロセス変数を測定するために使用される。典型的には、これらの送信機はフィールド位置に置かれ、圧力のようなモニタされた流体のプロセス変数を示す標準化された送信信号を提供する。流体は、化学薬品、パルプ、石油、ガス、調合薬、食物および他の流体処理プラントのような産業用プロセスプラントにおけるスラリー、液体、蒸気およびガスを含んでいる。モニタされたプロセス変数は、圧力、温度、流量、レベル、ｐＨ、伝導率、濁度、密度、濃度、化学成分あるいは流体の他の特性でありえる。

産業用のプロセス制御送信機は、典型的にはプロセス変数を感知するセンサ、感知された可変プロセス値の測定を提供する測定回路、および別の位置へ該測定情報を送信する通信回路を含む。産業用のプロセス制御送信機の中で使用されるセンサの１つの例は、産業のプロセス中で圧力を測定するキャパシタンス（容量）センサである。そのような１つのセンサは、両者でコンデンサセンサを形成する一対のコンデンサプレートを支持する圧力反応構造を含んでいる。該構造に印加された圧力は、プレートの相対位置をずらし、圧力の測定値に応じてプレート間のキャパシタンスを変更する。便利なことに、前記構造の１つの側に印加された圧力が穴を変形しプレートのうちの１つをそらすことができるように、コンデンサプレートは圧力反応構造中の穴の中に装着されている。さらに便利なことに、圧力反応構造は、サファイアあるいは他の耐腐食性の、圧力反応する材料から作られる。そのような１つのセンサは、１９９７年６月１０日にフリック（Frick）らに許可され、本発明と同じ譲受人に譲渡された米国特許５，６３７，８０２号に記述されている。

圧力反応する材料によって支持されたコンデンサプレートは絶対圧センサを形成する。
しかしながら、フリックらの特許に記述されるように、産業プロセスでの２つの圧力間の差である差圧は、２つのそのようなセンサのキャパシタンス間の差を識別することにより感知される。

測定回路はコンデンサプレートを充電し、差圧の測定値を提供する。測定回路は、容量−デジタル変換器としての働きをするデルタシグマ変換器（または、シグマデルタ（ΔΣ、またはΣΔ変換器と呼ばれる））を含む。該デルタシグマ回路は、積分の１つあるいは２つの段階を含むことができる。積分の２つの段階を使用する回路は、測定での著しく低減された量子化雑音を表示する。

差動キャパシタンス比率測定の場合には、測定回路は、（Ｃ₁−Ｃ₂）のある基準キャパシタンスに対する比を表す測定出力（Ｃ₁−Ｃ₂）／Ｃ_REFを提供する。

不運にも、そのような変換器システムは不安定になる恐れがある。特に、Ｃ₂がＣ₁より大きいか小さいかに依存して、２つのキャパシタンス間の差は正か負の一方になる。（Ｃ₁−Ｃ₂）に比例する増加が基準キャパシタンスＣ_REFに比例する増加と同じ極性を持つ時、システムは集束しない積分システムになり不安定になる。Ｃ₂がＣ₁より大きく、第１次および第２次の容量−デジタル変換器の両方に真の場合、これが生じることになる。

本発明は、差動コンデンサの対を形成する２つのコンデンサ間の予測最大差｜Ｃ₁−Ｃ₂｜_ｍａｘより大きい基準キャパシタンスを使用する。従って、差Ｃ₁−Ｃ₂の表示は、積分プロセスの非収束を引き起こさない。

本発明によれば、プロセス変数を表す差分キャパシタンスを提供するために、一対のコンデンサ・センサの第１の側が、ブリッジ・ノードで、プロセス変数に接続される。スイッチ回路は、ブリッジ・ノードでＣ₁−Ｃ₂の代表値を導出するために、コンデンサを第１または第２の電圧に選択的に接続する。

好ましい実施例では、スイッチ回路は、第１のコンデンサの第２の側を第１および第２の電圧レベルに選択的に接続する第１のスイッチ、および第２のコンデンサの第２の側を第１および第２の電圧レベルに選択的に接続する第２のスイッチを含む。スイッチ制御部は、第１フェーズ中には、第１のコンデンサを第１の電圧レベルに、第２のコンデンサを第２の電圧レベルに接続し、第２フェーズ中には、第２のコンデンサを第１の電圧レベルに、第１のコンデンサを第２の電圧レベルに接続するように第１および第２のスイッチを操作する。

好ましい実施例では、総和ノードがブリッジ・ノードに接続され、基準コンデンサＣ_REFが総和ノードに接続される。

１つの実施例では、センサ・コンデンサおよび基準コンデンサは、互いに排他的な第１および第２のサイクルの間、Ｃ₁−Ｃ₂およびＣ_REFで示される充電値を総和ノードに提供するために操作される。すなわち、Ｎ_A／Ｎ_B＝（Ｃ₁−Ｃ₂）／Ｃ_REFである。ここで、Ｎ_AおよびＮ_Bは第１および第２サイクルの数である。

別の実施例では、（Ｃ₁−Ｃ₂）−Ｃ_REFおよび（Ｃ₁−Ｃ₂）＋Ｃ_REFで示される充電値を総和ノードに提供するために、基準コンデンサは第１および第２のサイクルの各フェーズ中それぞれ逆に操作され、センサは全サイクルの各フェーズ中それぞれ反対に操作される。すなわち、（Ｎ_A−Ｎ_B）／（Ｎ_A＋Ｎ_B）＝（Ｃ₁−Ｃ₂）／Ｃ_REFである。ここで、Ｎ_AおよびＮ_Bは第１および第２サイクルの数である。

本発明によって取り組まれる主要な問題は、従来の差動変換器が必ずしも集束するとは限らず、不安定になるということである。本発明は、変換器が集束し、積分器が飽和しないように、差動コンデンサ間の予期された最大の差より大きい基準キャパシタンスを使用する。

図１は、センサ１４からの圧力を示す信号を受信するように構成された、デルタシグマ変換器のようなキャパシタンス−デジタル変換器１２を持つ産業用のプロセス制御送信機１０のブロック図である。センサ１４は、充電回路１６により充電される少なくとも一対の圧力感知コンデンサを含む差動センサである。センサ１４の１つの例は、前述のフリックらの特許に記述されるような一対の絶対圧センサである。コンデンサに関する充電は圧力を表し、該充電をデジタル信号に変換する変換器１２へ移される。変換器１２からのデジタル信号の出力は、プロセッサ１８により処理され、二線式通信リンク２４によって中央制御室２２への送信のために設計されたプロトコル中の標準化された送信信号を提供するトランシーバ２０へ入力される。さらに、制御室２２は、周知の方法で送信機１０を制御するために、トランシーバ２０によって受け取られる遠隔の産業用のプロセス制御送信機１０への信号を通信リンク２４によって送る。

産業用のプロセス制御送信機の周知の１つの種類は、圧力などのプロセス変数を測定するために区別して配置される一対のコンデンサセンサＣ_HおよびＣ_Lを有する金属差動センサを使用する。デルタシグマ変換器とは相互に排他的な期間に、複数の充電パケットＱを供給するために、各コンデンサは励起電圧Ｖ_EXによって充電される。デルタシグマ変換器は、コンデンサセンサからの充電パケットの数Ｎに基づいてプロセス変数のデジタル表示を導出するために充電パケットを積分する。デルタシグマ変換器は、充電平衡（balance）式
Ｎ_HＱ_H＋Ｎ_LＱ_L、＝０
を演算する。
ここで、Ｑ_H＝Ｃ_HＶ_EX、Ｑ_L＝−Ｃ_LＶ_EX、およびＶ_EX＝Ｖ⁺ _REF−Ｖ^- _REFである。従って、Ｎ_HＣ_L＝Ｎ_LＣ_H、（Ｃ_H／Ｃ_L）＝（Ｎ_L／Ｎ_H）、および（Ｃ_H−Ｃ_L）／（Ｃ_H＋Ｃ_L）＝（Ｎ_L−Ｎ_H）／（Ｎ_L＋Ｎ_H）である。当業者は、この種類の送信機が、コンデンサセンサＣ_HおよびＣ_Lが互いに排他的な期間に演算されなければならないことことを認識するだろう。

図２は、第１サイクル中に、２つのキャパシタンス値の差を表す充電パケットＱ_Aを導出するために、コンデンサセンサが操作されるブリッジ測定回路を示す。基準コンデンサは、充電パケットＱ_Bを導出するために、互いに排他的な第２サイクル中に前記センサに対して作動される。帰結する充電平衡式は、
Ｎ_AＱ_A＋Ｎ_BＱ_B＝０
である。
ここで、Ｑ_A＝Ｖ_EX（Ｃ₁−Ｃ₂）、Ｑ_B＝−Ｖ_EXＣ_REF、Ｎ_Aは（Ｃ₁−Ｃ₂）に関する積分処理（integration operations）数、Ｎ_BはＣ_REFに関する積分処理数、そしてＶ_EX＝Ｖ⁺ _REF−Ｖ^- _REFである。従って
（Ｃ₁−Ｃ₂）／Ｃ_REF＝Ｎ_B／Ｎ_A
である。

図２に示される回路は、送信機１０（図１）のような産業用のプロセス制御送信機用の静電容量型センサ１４、基準コンデンサＣ_REF、充電回路１６、および変換器１２を含む。センサ１４は、ブリッジノードＸおよび総和ノード（summing node）Ｙを経て、デルタシグマタイプの単一ステージまたは２ステージのキャパシタンス−デジタル変換器１２の第１ステージ２６に入力を供給する一対のコンデンサＣ₁およびＣ₂を含む。基準コンデンサＣ_REFは、総和ノードＹを経て変換器１２の第１ステージ２６へ入力を提供する。センサ１４は、前述のフリックらの特許に記述されるように構成され、当該フリックらの特許に記述された目的のために、共通またはグランド電圧に接続された監視電極およびシールドを含む。

充電回路１６は、変換器１２の出力からのデジタル信号ｙ（ｎ）によって制御される。ｙ（ｎ）が高いと（例えばｙによって表示されるようなｙ＝１）、第１フェーズ（phase）ｙφ₁の間、コンデンサＣ₁は、スイッチ３０の導通条件のために基準電圧Ｖ⁺ _REFに接続され、コンデンサＣ₂はスイッチ３６の導通条件のために基準電圧Ｖ^- _REFに接続される。スイッチ３８は、総和ノードＹをグランドなどの共通電圧に接続する。したがって、フェーズｙφ₁の間、コンデンサＣ₁はＶ⁺ _REFに充電され、コンデンサＣ₂はＶ^- _REFに充電される。例えば、Ｖ⁺ _REFが１．２５ボルトＤＣの時、コンデンサＣ₁の（図２に示されるような）上部極板の電圧は＋１．２５ボルトであり、コンデンサＣ₂の底部極板の電圧は−１．２５ボルトであり、そしてノードＸでの電圧はグランドまたは共通である。

第２フェーズｙφ₂の間、コンデンサＣ₁の上部極板はスイッチ３２を介してＶ^- _REF（例えば−１．２５ボルト）に接続され、コンデンサＣ₂の底極板はスイッチ３４を介してＶ⁺REF（例えば＋１．２５ボルト）に接続される。また、共通電圧（例えばグランド）はスイッチ３８の非導通条件のためにノードＸから除去される。コンデンサＣ₁入力ノードに対する電圧変化（励起電圧）は−２．５０ボルトであり、コンデンサＣ₂入力ノードに対する電圧変化は＋２．５０ボルトである。ノードＹを介するコンデンサＣ₁出力ノードＸから積分器２６への電荷移動は、−Ｖ_EXＣ₁である。同様に、ノードＹを介するコンデンサＣ₂出力ノードＸから積分器２６への電荷移動は、＋Ｖ_EXＣ₂である。従って、センサコンデンサブリッジ出力ノードＸから積分器２６への総電荷移動は、Ｑ_A＝−Ｖ_EX（Ｃ₁−Ｃ₂）である。

ｙ（ｎ）が低いと（例えば￣ｙによって表示されるようなｙ＝０）、第１フェーズ￣ｙφ₁の間、基準コンデンサＣ_REFの入力側は、スイッチ４４の導通条件のために基準電圧Ｖ^- _REFに接続され、コンデンサＣ_REFの出力側はスイッチ４６の導通条件のために共通電圧に接続される。第２フェーズ￣ｙφ₂の間、基準コンデンサＣ_REFの入力側はスイッチ４２を介してＶ⁺ _REFに接続される。ノードＹを経ての基準コンデンサＣ_REF出力ノードから積分２６への電荷移動は、Ｑ_B＝Ｖ_EXＣ_REFである。

増幅器２８およびフィードバックコンデンサＣ_Fは、反転（negative）積分器ステージ２６を形成する。負（または正）の電荷が積分器に移されると、正（または負）の電圧ステップ（階段）が積分器２６の出力で生成される。積分器ステージ２６は、サンプルサイクル数Ｎにわたる入力を積分する。ステージ２６からの出力は、Ｎサイクルの期間にわたって、各ｙまたは￣ｙサイクルの間、正または負にステップする信号であり、これによりデジタル変換を形成する。例えば、コンデンサＣ₁−Ｃ₂からの電荷移動が負の場合、出力電圧Ｕ（ｎ）は、各ｙサイクル中に階段状に正に増加し、各ステップはＣ₁−Ｃ₂のキャパシタンス値の差を示す。コンデンサＣ_REFからの電荷移動が正ならば、出力電圧Ｕ（ｎ）は、各￣ｙサイクル中に階段状に低減し（負に増加し）、各ステップは基準キャパシタンスＣ_REFの値を示す。故に、
Ｎ_A（Ｃ₁−Ｃ₂）−Ｎ_BＣ_REF＝０
である。ここで、Ｎ_Aはｙ＝１の時の（Ｃ₁−Ｃ₂）に対する積分演算の数、Ｎ_Bはｙ＝０の時のＣ_REFに対する積分演算の数である。従って
（Ｃ₁−Ｃ₂）／Ｃ_REF＝（Ｎ_B／Ｎ_A）
である。
積分ステップの総数は一定値Ｎであるので、Ｎ＝Ｎ_A＋Ｎ_Bであり、（Ｃ₁−Ｃ₂）／Ｃ_REFの関係は、
（Ｃ₁−Ｃ₂）／Ｃ_REF＝（Ｎ／Ｎ_Ａ）−１
としてｙ＝１中の積分ステップ数から単独で計算することができる。

図２に示されるシステムは、ｙ＝１サイクル中の積分ステップ数（Ｎ_A）のみに基づいてプロセス変数測定を計算することができるという長所がある。しかしながら、コンデンサＣ₂の値がコンデンサＣ₁の値より大きい場合、システムは不安定状態を示す。より詳細には、不安定状態の主要な理由は、Ｃ₂がＣ₁より大きいか小さいかによって、２つのキャパシタンスの差（Ｃ₁−Ｃ₂）が正または負のどちらかになることである。（金属差動センサキャパシタンス比測定の場合においては、両方のコンデンサ（Ｃ_HとＣ_L）が正である時、このリスクは発生しないだろう。）

さらに、キャパシタンスＣ₁とＣ₂との差が基準コンデンサと比較して小さいことは明白である。さらに、｜Ｃ₁−Ｃ₂｜が任意に小さい場合、Ｃ_REF／｜Ｃ₁−Ｃ₂｜が任意に大きくなることは明らかである。Ｃ_REF／｜Ｃ₁−Ｃ₂｜の比が大きい場合、変換器の第２ステージの出力Ｗ（ｎ）は飽和する（時々「レールを打つ」と呼ばれる）。

図３は、本発明の現在のところ好ましい実施例による、ブリッジ測定回路を示す。図３では、回路は充電平衡式
Ｎ_AＱ_A＋Ｎ_BＱ_B＝０
を演算する。ここで、Ｑ_A＝−Ｖ_EX［（Ｃ₁−Ｃ₂）−Ｃ_REF］、Ｑ_B＝−Ｖ_EX［（Ｃ₁−Ｃ₂）＋Ｃ_REF］であり、Ｎ_AはＱ_Aに対する積分サイクル数、Ｎ_BはＱ_Bに対する積分サイクル数である。故に、
（Ｎ_A＋Ｎ_B）（Ｃ₁−Ｃ₂）＝（Ｎ_A−Ｎ_B）Ｃ_REF、
および
（Ｃ₁−Ｃ₂）／Ｃ_REF＝（Ｎ_A−Ｎ_B）／（Ｎ_A＋Ｎ_B）＝（２Ｎ_A／Ｎ）−１である。
ここで、Ｎ＝Ｎ_A＋Ｎ_Bである。さらに、Ｃ_REF＞｜Ｃ₁−Ｃ₂｜_max（｜Ｃ₁−Ｃ₂｜の最大値）を選ぶことにより、Ｑ_AとＱ_Bとは常に反対の極性であるので、積分器は集束し、システムは安定する。

図３に示される回路は、送信機１０（図１）のような産業用のプロセス制御送信機用の静電容量型センサ１４、基準コンデンサＣ_REF、充電回路１６、および変換器１２を含む。センサ１４は、ブリッジノードＸおよび総和ノードＹを介して、デルタシグマタイプの単一ステージまたは２ステージのキャパシタンス−デジタル変換器１２の第１ステージ２６に入力を供給する一対のコンデンサＣ₁およびＣ₂を含む。基準コンデンサＣ_REFは、総和ノードＹを介して変換器１２の第１ステージ２６へ入力を提供する。センサ１４は、前述のフリックらの特許に記述されように構成され、当該フリックらの特許に記述された目的のために、共通またはグランド電圧に接続された監視電極およびシールドを含む。

第１フェーズφ₁の間、コンデンサＣ₁は、スイッチ５０の導通条件のために基準電圧Ｖ⁺ _REFに接続され、コンデンサＣ₂はスイッチ５６の導通条件のために基準電圧Ｖ^- _REFに接続される。スイッチ５８は、ノードＸおよびＹをグランドのような共通電圧に接続する。つまり、フェーズφ_１の間、コンデンサＣ₁はＶ⁺ _REFに充電され、コンデンサＣ₂はＶ^- _REFに充電される。例えば、Ｖ⁺ _REFが１．２５ボルトＤＣである時、コンデンサＣ₁の（図３に示されるような）上部極板の電圧は＋１．２５ボルトであり、コンデンサＣ₂の底部極板の電圧は−１．２５ボルトであり、ノードＸでの電圧はグランドまたは共通である。

第２フェーズφ₂の間、コンデンサＣ₁の上部極板はスイッチ５２を経てＶ^- _REF（例えば−１．２５ボルト）に接続され、コンデンサＣ₂の底極板はスイッチ５４を通ってＶ⁺ _REF（例えば＋１．２５ボルト）に接続される。また、共通電圧（例えばグランド）はスイッチ５８の非導通条件のためにノードＸおよびＹから除去される。コンデンサＣ₁に対する電圧変化（励起電圧）は−２．５０ボルトであり、コンデンサＣ₂に対する電圧変化は＋２．５０ボルトである。ノードＹを経てコンデンサＣ₁出力ノードＸから積分器２６への電荷移動は、−Ｖ_EXＣ₁である。同様に、ノードＹを経てコンデンサＣ₂出力ノードＸから積分器２６への電荷移動は、＋Ｖ_EXＣ₂である。従って、センサコンデンサブリッジ出力ノードＸから積分器への総電荷移動は、−Ｖ_EX（Ｃ₁−Ｃ₂）である。

この実施例では、センサブリッジからの電荷移動−Ｖ_EX（Ｃ₁−Ｃ₂）は、出力変換器１２からのデジタル制御信号ｙ（ｎ）に依存しないことは注目すべきである。しかしながら、Ｃ_REFからの基準コンデンサ側上の電荷移動はデジタル信号ｙ（ｎ）によって制御される。より詳細には、ｙ（ｎ）が低い（例えば￣ｙによって表示されるようなｙ＝０）￣ｙφ₁の第１フェーズの間、基準コンデンサＣ_REFの入力側はスイッチ６２の導通条件のために基準電圧Ｖ⁺ _REFに接続され、コンデンサＣ_REFの出力側はスイッチ５８の導通条件のために共通電圧に接続される。このようにして、フェーズ￣ｙφ₁の間、基準コンデンサＣ_REFはＶ⁺ _REFまで充電される。第２フェーズ￣ｙφ₂の間、基準コンデンサＣ_REFの入力側はスイッチ６４を経てＶ^- _REFに接続され、−Ｖ_EX＝Ｖ^- _REF−Ｖ⁺ _REFの励起電圧を生成する。Ｃ_REFの値および励起電圧に基づく負の電荷−Ｖ_EXＣ_REFは、それが、コンデンサＣ₁およびＣ₂からの充電と結合される総和ノードＹに供給され、スイッチ６０を経て変換器１２の第１ステージ２６の増幅器２８の負の入力に印加される。

同様に、ｙ（ｎ）が高い（例えばｙによって表示されるようなｙ＝１）第１フェーズｙφ₁の間、基準コンデンサＣ_REFの入力側は、スイッチ６４の導通条件のために基準電圧Ｖ^- _REFに接続され、コンデンサＣ_REFの出力側は、スイッチ５８の導通条件のために共通電圧に接続される。このようにして、フェーズｙφ₁の間、基準コンデンサＣ_REFは、Ｖ^- _REFまで充電される。第２フェーズｙφ₂の間、基準コンデンサＣ_REFの入力側は、スイッチ６２を経てＶ⁺ _REFに接続されて、Ｖ_EX＝Ｖ⁺ _REF−Ｖ^- _REFの励起電圧を生成する。Ｃ_REFの値および励起電圧に基づく正の電荷Ｖ_EXＣ_REFは、コンデンサＣ₁およびＣ₂からの充電と結合される場合、総和ノードＹに供給され、スイッチ６０を経て変換器１２の第１ステージ２６の増幅器２８の負の入力に印加される。

コンデンサＣ_REFの示す充電パッケージは、デジタル制御信号が高（ｙ＝１）か低（ｙ＝０）かに依存するＶ_EXＣ_REFまたは−Ｖ_EXＣ_REFであるが、キャパシタンス値の差（Ｃ₁−Ｃ₂）を示す充電パッケージ−Ｖ_EX（Ｃ₁−Ｃ₂）は、全サイクル（ｙおよび￣ｙ）の間中印加される。ｙ＝１の時、センサブリッジおよび基準コンデンサからの総電荷移動は、Ｑ_A＝−Ｖ_EX（Ｃ₁−Ｃ₂）＋Ｖ_EXＣ_REFである。ｙ＝０の時、センサブリッジおよび基準コンデンサからの総電荷移動は、Ｑ_B＝−Ｖ_EX（Ｃ₁−Ｃ₂）−Ｖ_EXＣ_REFである。Ｃ_REFのキャパシタンス値が、｜Ｃ₁-Ｃ₂｜の最大の値より大きなものとして選択される、すなわちＣ_REF＞｜Ｃ₁-Ｃ₂｜_MAXの場合、充電パッケージＱ_Aは常に正であり、一方充電パッケージＱ_Bは常に負である。

増幅器２８およびフィードバックコンデンサＣ_Fは反転積分器（inverted integrator）を形成する。負の充電パッケージが積分器に移されると、正の電圧ステップが積分器の出力に発生され、正の充電パッケージが積分器に移されると、負の電圧ステップが積分器の出力に発生される。ステージ２６は、サンプルサイクル数Ｎにわたる入力を積分する。ステージ２６からの出力は、Ｎサイクルの期間にわたって、各ｙまたは￣ｙサイクルの間、正または負にステップする信号であり、これによりデジタル変換を形成する。例えば、各￣ｙサイクルの間、ブリッジ回路網および基準コンデンサＣ_REFからの総電荷値は負であり、したがって出力電圧Ｕ（ｎ）は、階段状に正に増加する。各ｙサイクルの間、ブリッジ回路網および基準コンデンサＣ_REFからの総電荷値は正であり、したがって出力電圧Ｕ（ｎ）は、階段状に低減する（負に増加する）。

量子化ノイズを抑えるために、第２次の変調器を使用してもよい。この場合、第１ステージの出力Ｕ（ｎ）は、信号スイッチ回路網７０を介して変換器１２の第２ステージ７２の入力に印加される。第２ステージの出力Ｗ（ｎ）は、論理信号ｙ（ｎ）を導出するために、Ｄタイプフリップフロップ７６へ入力を供給するコンパレータ７４の入力に接続される。第２ステージ積分器入力において、コンデンサＣ₃はスイッチ８０によって、またコンデンサＣ₄はスイッチ８２によって、増幅器２８からの出力Ｕ（ｎ）に接続される。２つのコンデンサＣ₃およびＣ₄の反対側は、スイッチ８４を介して増幅器７８の負の入力に接続される。２つのコンデンサの入力側は、それぞれスイッチ８６および８８を介して、グランドまたは共通電圧に接続される。量子化ノイズを抑えるための最適の効果を達成するためには、（Ｃ₄／Ｃ_F2）＝（１／２）×（Ｃ₃／Ｃ_F2）である。

図３の実施例では、充電平衡式は、
Ｎ_AＱ_A＋Ｎ_BＱ_B＝０
である。
ここで、Ｑ_A＝−Ｖ_EX［（Ｃ₁−Ｃ₂）−Ｃ_REF］、Ｑ_B＝−Ｖ_EX［（Ｃ₁−Ｃ₂）＋Ｃ_REF］であり、Ｎ_Aは−Ｃ_REFに関する積分サイクルｙの数、およびＮ_Bは＋Ｃ_REFに関する積分サイクル￣ｙの数である。従って、充電平衡式は、
Ｎ_A［（Ｃ₁−Ｃ₂）−Ｃ_REF］＋Ｎ_B［（Ｃ₁−Ｃ₂）＋Ｃ_REF］＝０
となる。
従って、
（Ｃ₁−Ｃ₂）／Ｃ_REF＝（２Ｎ_A／Ｎ）−１
である。ここで、Ｎ＝Ｎ_A＋Ｎ_Bである。Ｃ_REFの値が、｜Ｃ₁−Ｃ₂｜の予測最大値より大きいかぎり、（Ｃ₁−Ｃ₂）−Ｃ_REFは常に負であり、システムは集束する。

図４は充電回路１６を示し、図５は本発明の変形による基準コンデンサＣ_REFを示す。図４では、センサコンデンサＣ₁およびＣ₂は、図３に関して説明されるように、スイッチ５０、５２、５４、および５６を介して、基準電圧源Ｖ⁺ _REFおよびＶ^- _REFに接続される。この場合、基準コンデンサＣ_REFの入力は、スイッチ６２および６４を介してプログラム可能な電圧源Ｖ⁺ _PROGおよびＶ^- _PROGに接続される。プログラム可能な電圧源は、ユーザまたはコンピュータによってプログラム可能である。従って、基準コンデンサＣ_REFによって印加される充電値は、例えば測定回路の様々な感知範囲のために調節される。

基準コンデンサＣ_REFからの充電値は、図５に示されるような並列の基準コンデンサＣ_REF1、Ｃ_REF2、Ｃ_REF3、その他を選択的に用いてプログラムされる。基準コンデンサのうちの１つの、Ｃ_REF1は、回路内で永続的に接続される。しかし、他の基準コンデンサＣ_REF2、Ｃ_REF3、その他は、スイッチ９０、９２、その他を介してノードＹに選択的に接続される。従って、基準コンデンサ回路網による電荷移動は、選択的に調節される。

このように、本発明は集束する産業用のプロセス制御送信機を提供し、それにより、従来の送信機に関連する不安定状態を回避する。本発明は、圧力応答構造を有する一対のコンデンサセンサに関して説明されたが、本発明は圧力応答ダイアフラムを備えたセンサを含む他のセンサにも有用である。

本発明を好ましい実施例に関して説明してきたが、当業者は、本発明の精神および範囲から逸脱することなく、形式および詳細において変更が行なわれることを理解するであろう。

本発明の一実施例による測定回路を使用する産業用のプロセス制御送信機のブロック図である。ブリッジセンサを持つキャパシタンス−デジタル変換器の入力および第１ステージの回路図である。本発明の好ましい実施形態による差動キャパシタンス−デジタル変換器の入力、第１ステージ、および第２ステージの回路図である。図３に示された変換器の入力の修正を示す回路図である。図３に示された変換器の入力の修正を示す回路図である。

符号の説明

１０……プロセス制御送信機
１２……キャパシタンス−デジタル変換器
１４……センサ
１６……充電回路
１８……プロセッサ
２０……トランシーバ
２２……中央制御室
２４……通信リンク
２６……積分器
２８……増幅器
３０、３２、３４、３６、３８、４２、４４、４６……スイッチ

Claims

プロセス変数に基づくキャパシタンスＣ₁を有する第１の感知コンデンサ、
前記プロセス変数に基づくキャパシタンスＣ₂を有する第２の感知コンデンサ、
前記第１の感知コンデンサの第１の側を、前記第２の感知コンデンサの第１の側に接続するブリッジノード、
少なくとも第１および第２の電圧レベルに電力供給する励起源、
前記第１および第２の感知コンデンサのキャパシタンス間の予期された最大の差より大きいキャパシタンスＣ_REFを有する基準コンデンサ、
前記基準コンデンサの第１の側および前記ブリッジノードに接続される総和ノード、
前記第１の感知コンデンサの第２の側を前記第１および第２の電圧レベルに選択的に接続する第１のスイッチ、
前記第２の感知コンデンサの第２の側を前記第１および第２の電圧レベルに選択的に接続する第２のスイッチ、
前記基準コンデンサの第２の側を前記第１および第２の電圧レベルに選択的に接続する第３のスイッチ、
前記総和ノードを積分回路に選択的に接続する第４のスイッチ、および
前記第１〜４のスイッチの接続を制御するスイッチ制御部を具備し、
予め定められた期間からなる２つの相反するサイクルを有し、一方のサイクルは２つのフェーズｙφ１とｙφ２とから、他方のサイクルは２つのフェーズ￣ｙφ１と￣ｙφ２とからなり、
前記スイッチ制御部は、前記第１および第２のスイッチを、前記フェーズ（ｙφ１＋￣ｙφ１）中に、前記第１の感知コンデンサを前記第１の電圧レベルに、かつ前記第２の感知コンデンサを前記第２の電圧レベルに接続し、前記フェーズ（ｙφ２＋￣ｙφ２）中に、前記第１の感知コンデンサを前記第２の電圧レベルに、かつ前記第２の感知コンデンサを前記第１の電圧レベルに接続するように操作し、前記第３のスイッチを、前記フェーズ（ｙφ１＋￣ｙφ２）中に、前記基準コンデンサを前記第２の電圧レベルに接続し、フェーズ（￣ｙφ１＋ｙφ２）中に、該基準コンデンサを前記第１電圧レベルに接続するように操作し、前記第４のスイッチを、前記フェーズ（ｙφ１＋￣ｙφ１）中はオフ、前記（ｙφ２＋￣ｙφ２）中はオンとなるように操作することを特徴とするプロセス変数測定装置。
前記スイッチ制御部は、
前記第１および第２の感知コンデンサによって供給される積分された充電値が、前記基準コンデンサによって供給される積分された充電値と等しい、すなわち、（Ｃ₁−Ｃ₂）／Ｃ_REF＝（Ｎ_A−Ｎ_B）／（Ｎ_A＋Ｎ_B）となるように、Ｎ_A回の前記一方のサイクルおよびＮ_B回の前記他方のサイクルの間中、前記第１、第２、および第３のスイッチを操作する請求項１の装置。
前記励起源が、前記基準コンデンサに２つの電圧レベルを供給するようにプログラム可能であるプログラム可能な電圧源を含む請求項１の装置。
前記基準コンデンサが複数のコンデンサの配列からなり、前記複数のコンデンサと前記総和ノードとの間に接続された第５のスイッチが選択的に前記配列のコンデンサを並列に前記総和ノードに接続する請求項１の装置。
中央制御局に処理情報を送信するための、および前記中央制御局から情報を受け取るための通信リンクに接続されたトランシーバ、
前記処理情報を前記トランシーバに接続するためのプロセッサ、
請求項１に記載のプロセス変数測定装置、
および
前記第１および第２のコンデンサのキャパシタンス間の差を表すアナログ情報信号を積分したものをデジタル情報信号に変換し前記プロセッサに供給するための、前記総和ノードに接続された前記積分回路を含むデルタシグマ変換器を具備し、
二線式通信リンクによって前記中央制御局に接続されるように構成された産業用のプロセス制御送信機。
前記スイッチ制御部は、
前記第１および第２の感知コンデンサによって供給される積分された充電値が、前記基準コンデンサによって供給される積分された充電値と等しい、すなわち、（Ｃ₁−Ｃ₂）／Ｃ_REF＝（Ｎ_A−Ｎ_B）／（Ｎ_A＋Ｎ_B）となるように、Ｎ_A回の前記一方のサイクルおよびＮ_B回の前記他方のサイクルの間中、前記第１、第２、および第３のスイッチを操作する請求項５の産業用のプロセス制御送信機。
第１および第２の感知コンデンサの１つの側が接続されたブリッジノードに基準コンデンサが接続されており、該基準コンデンサは、前記第１および第２の感知コンデンサのキャパシタンス間の予期された最大の差より大きいキャパシタンスＣ _REF を有し、
励起源が第１と第２の２つの電圧レベルを供給し、
予め定められた期間からなる２つの相反するサイクルを有し、一方のサイクルは２つのフェーズｙφ１とｙφ２とから、他方のサイクルは２つのフェーズ￣ｙφ１と￣ｙφ２とかなり、
前記フェーズ（ｙφ１＋￣ｙφ１）中に、前記第１の感知コンデンサを前記第１の電圧レベルに、かつ前記第２の感知コンデンサを前記第２の電圧レベルに接続するステップ、
前記フェーズ（ｙφ２＋￣ｙφ２）中に、前記第１の感知コンデンサを前記第２の電圧レベルに、かつ前記第２の感知コンデンサを前記第１の電圧レベルに接続するステップ、前記基準コンデンサを、前記フェーズ（ｙφ１＋￣ｙφ２）中に前記第２の電圧レベルに接続し、フェーズ（￣ｙφ１＋ｙφ２）中に前記第１電圧レベルに接続するステップ、
および
前記ブリッジノードとその後段の回路との接続を、フェーズ（ｙφ１＋￣ｙφ１）中はオフ、前記（ｙφ２＋￣ｙφ２）中はオンとなるようにするステップとからなるプロセス変数測定プロセス。
前記第１及び第２の感知コンデンサにより供給される集積電荷が基準コンデンサから供給される集積電荷とバランスし、下記の式が成立するように、Ｎ_Ａ回の第１サイクルとＮ_Ｂ回の第２サイクルを通してプロセス変数の測定をする請求項７のプロセス変数測定プロセス。
（Ｃ_１−Ｃ_２）／Ｃ_ＲＥＦ＝（Ｎ_Ａ−Ｎ_Ｂ）／（Ｎ_Ａ＋Ｎ_Ｂ）