CN109828159B - 测量电容大小的电路 - Google Patents

Abstract

本发明提供一种测量电容大小的电路，包括：积分单元；电容转换单元，电容转换单元的输出端与积分单元的输入端电连接；量化单元，量化单元的输入端与电容转换单元的输出端电连接；时钟单元，时钟单元的输出端分别与积分单元的时钟端、电容转换单元的时钟端及量化单元的时钟端电连接。本发明的有益效果如下：通过采用复合Delta‑Sigma和Pipeline型的ADC实现了一种高精度，快速，低功耗，小面积的CDC(电容数字转换器)。同时这种电路结构在电容固定的情况下，也可以用做一种高精度的ADC(模数转换器)。本发明通过对调制器复位，消除了OTA的offset电压对电容数字转换器的引起误差。通过2个交叉开关电容，实现了Pipeline所需要的余量乘2的步骤，减小了芯片的面积和复杂度。

Description

测量电容大小的电路

技术领域

本发明涉及一种混合信号片上集成电路，特别是一种测量电容大小的电路。

背景技术

在当今的很多的电路应用中，需要精确的测量电压值的大小，也就是量化成数字，或者将电容的大小量化成数字，或者将电压与电容的乘积也就是电荷量也量化成数字。比如当今的很多传感器，通过外界物理量变化引起介质电容的变化，通过测量该变化电容的值从而数字化物理量的变化。对于电压的测量，有多种不同类型和原理的模数转换器。有速度高的Flash ADC，有逐次逼近型ADC，有过采样Delta-Sigma ADC，有流水线型ADC。本发明通过将Delta-Sigma ADC和流水线型ADC结合在一起发明了一种复合型ADC，既能实现高的分辨率，同时还能有较快的速度以及节省功耗。同时这种复合型ADC在Delta-Sigma和流水线型的情况下共用同一个OTA和同样的开关以及电容，比较器和DFF，这样大大减小了电路的面积。当输入的电压是确定的情况小，本发明就能实现测量电容的大小。

有很多的物理量可以使得有些介质的电容值发生改变，比如压力，速度，湿度等等，通过测量电容的大小，可以反映出物理量的变化，从而实现了物理量的量化，也就是各种传感器。本发明的电路可以应用的这些物理量的测量中。

CN103281081A提到的一种基于sigma-delta调制器的电容-数字转换电路，该发明电路包括惠斯通电桥电路，一阶积分器，反馈电容，量化器。该电路无法有效的消除运放的失调电压，误差较大。同时用一阶的sigma-delta调制器，速度慢，功耗大。CN102318193A提到的宽范围电荷平衡电容数字转换器，也有同样的问题。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种测量电容大小的电路。

为解决上述技术问题，本发明提供一种测量电容大小的电路，包括：积分单元；

电容转换单元，所述电容转换单元的输出端与所述积分单元的输入端电连接；

量化单元，所述量化单元的输入端与所述电容转换单元的输出端电连接；

时钟单元，所述时钟单元的输出端分别与所述积分单元的时钟端、所述电容转换单元的时钟端及所述量化单元的时钟端电连接。

优选地，所述电容转换单元包括：

待测电容转电荷模块，所述待测电容转电荷模块的输入端与所述时钟单元的输出端电连接；

参考电容转电荷模块，所述参考电容转电荷模块的输入端与所述时钟单元的输出端电连接；

所述待测电容转电荷模块的输出端与所述参考电容转电荷模块的输出端电连接。

优选地，所述待测电容转电荷模块包括：

第一待测电容C10，所述第一待测电容C10的一端与所述积分单元的输入端电连接，所述第一待测电容C10的另一端通过第一待测开关对S16与电压源Vr和电压源G连接；

第二待测电容C11，所述第二待测电容C11的一端与所述积分单元的输入端电连接，所述第二待测电容C11的另一端通过第二待测开关对S17与电压源Vr和电压源G连接；

第一可调电容C12，所述第一可调电容C12的一端与所述积分单元的输入端电连接，所述第一可调电容C12的另一端通过第一可调开关对S18与电压源Vr和电压源G连接；

第二可调电容C13，所述第二可调电容C13的一端与所述积分单元的输入端电连接，所述第二可调电容C13的另一端通过第二可调开关对S19与电压源Vr和电压源G连接。

优选地，所述参考电容转电荷模块包括：

第一参考电容C14，所述第一参考电容C14的一端与所述积分单元的输入端电连接，所述第一参考电容C14的另一端通过第一参考开关对S20与电压源Vr和电压源G连接；

第二参考电容C15，所述第二参考电容C15的一端与所述积分单元的输入端电连接，所述第二参考电容C15的另一端通过第二参考开关对S21与电压源Vr和电压源G连接。

优选地，所述积分单元包括：

放大器，所述放大器的正相输入端分别与所述第一待测电容C10的一端、所述第一可调电容C12的一端及所述第一参考电容C14的一端电连接，所述放大器的反相输入端分别与所述第二待测电容C11的一端、所述第二可调电容C13的一端及所述第二参考电容C15的一端电连接；

第一复位开关S10，所述第一复位开关S10连接在所述放大器的反相输出端与所述放大器的正相输入端之间；

第二复位开关S11，所述第二复位开关S11连接在所述放大器的正相输出端与所述放大器的反相输入端之间。

优选地，在所述放大器的反相输出端与所述放大器的正相输入端之间连接有第一积分模块，所述第一积分模块包括：

第一积分电容C18，所述第一积分电容C18的一端与所述放大器的反相输出端电连接；

第一转移开关S12，所述第一转移开关S12的一端与所述第一积分电容C18的另一端电连接，所述第一转移开关S12的另一端与所述放大器的正相输入端电连接。

优选地，在所述放大器的正相输出端与所述放大器的反相输入端之间连接有第二积分模块，所述第二积分模块包括：

第二积分电容C19，所述第二积分电容C19的一端与所述放大器的正相输出端电连接；

第二转移开关S13，所述第二转移开关S13的一端与所述第二积分电容C19的另一端电连接，所述第二转移开关S13的另一端与所述放大器的反相输入端电连接。

优选地，所述量化单元包括：

比较器I11，所述比较器I11的正相输入端与所述放大器的反相输出端电连接，所述比较器I11的反相输入端与所述放大器的正相输出端电连接；

D类触发器I12，所述D类触发器I12的D端与所述比较器I11的输出端电连接，所述D类触发器I12的Q端与所述第一参考开关对S20及所述第二参考开关对S21电连接。

优选地，在所述放大器的正相输出端与所述放大器的正相输入端之间连接有第一连接模块，所述第一连接模块包括：

第一连接电容C16，所述第一连接电容C16的一端与所述放大器的正相输入端电连接；

第一连接开关对S14，所述第一连接开关对S14的一端与所述第一连接电容C16的另一端电连接，所述第一连接开关对S14的另一端与所述放大器的正相输出端电连接。

优选地，在所述放大器的反相输出端与所述放大器的反相输入端之间连接有第二连接模块，所述第二连接模块包括：

第二连接电容C17，所述第二连接电容C17的一端与所述放大器的反相输入端电连接；

第二连接开关对S15，所述第二连接开关对S15的一端与所述第二连接电容C17的另一端电连接，所述第二连接开关对S15的另一端与所述放大器的反相输出端电连接。

与现有技术相比，本发明的有益效果如下：通过采用复合Delta-Sigma和Pipeline型的ADC实现了一种高精度，快速，低功耗，小面积的CDC(电容数字转换器)。同时这种电路结构在电容固定的情况下，也可以用做一种高精度的ADC(模数转换器)。本发明通过对调制器复位，消除了OTA的offset电压对电容数字转换器的引起误差。通过2个交叉开关电容，实现了Pipeline所需要的余量乘2的步骤，减小了芯片的面积和复杂度。同时利用全差分工作模式，减小了衬底和电源噪声的影响。先进行Delta-Sigma量化再Pipeline量化使得整个数字化的线性度很高。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征目的和优点将会变得更明显。

图1为本发明测量电容大小的电路原理框图；

图2为本发明测量电容大小的电路示意图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明的原理框图如图1。

如图1的原理框图，共包括5个部分，图中I0是非交叠时钟单元，部分利用Q＝CV，也就是电荷等于电容乘上电压，图中I1部分将电容的变化转换成为电荷量的变化，通过将一个已知电压施加到电容上，同时电容的另外一端通过误差运放OTA的负反馈钳位在电路的共模电压，变化的电容被转换成变化的电荷积累在被测试电容的两端。而I2部分也是利用Q＝CV，将参考电容值转换为了电荷量，这些电荷积累在参考电容的两端。

将被测试电容和参考电容的其中一端接在一起就可以自然实现2个电荷量的相减，同时将该相接点接到误差运放OTA的输入端而实现其钳位在共模电压值。而I3积分器将这个模拟相减的电荷在每个时钟相位进行累加积分，成为Delta-Sigma调制器的一部分。

利用量化器I4将模拟信号转化成数字信号，量化器可以用比较器和锁存器Latch实现。再将量化器输出的码流负反馈控制以决定每个时钟周期参考电荷量参与被减与否从而实现了Delta-Sigma调制器，也就实现了输入信号的噪声整形。

具体的实现还复用了开关电容和误差运放OTA，将过采样Delta-Sigma过程的调制器的模拟剩余量进行流水线型继续量化。将过采样Delta-Sigma的输出码流用数字滤波器滤波得到数字输出，这个数字输出和流水线型得到的数字进行首尾拼接，得到了最终的数字化输出。

本发明的电路实现图如图2。

图2中的实现电路是采用全差分电路，这样可以减小衬底和电源噪声以及共模噪声带来的误差影响。输入有3对电容，分别为C10和C11，C12和C13，C14和C15。其中C10和C11是可变的待测电容，C10通过开关对S16在相位Φ时接Vr电压，在相位Φ’接G电压(通常是地电压)，而对应的C11接电压的顺序相反，通过开关对S17在相位Φ时接G电压，而在相位Φ’时接Vr电压，这样就实现了对输入电压Vr-G的采样，并形成差模量。而C12和C13电容对接电压的顺序与C10和C11电容对的顺序完全相反，这样就实现了电荷量ΔQ＝[(C10+C11)-(C12+C13)]·(Vr-G)的采样。C12通过开关对S18在相位Φ时接G电位，而在相位Φ’接Vr电位，而C13通过开关对S19在相位Φ时接Vr电位，而在相位Φ’接G电位。当然C10，C11，C12和C13所接的电位并不局限于Vr，可以是Vr其他倍数或者等分值，同时将电容取等分值或者倍数值，只有保证电压和电容的乘积保持不变就可以。同样C14和C15也可以这样处理。其中C12和C13可以设计成可以修调的电容阵列，通过修调到合适的值，使得ΔQ不至于过大而使得积分器超出工作范围。对于传感器应用，通过可修调的C12和C13被减除，等效于减除了敏感电容C10和C11的不随外界物理量变化的基础部分，而只量化随物理量变化的敏感部分，这样大大的增加了数字输出的有效位。

C14和C15电容对是负反馈电容对，也是参考电容对。当输出码流D为0时，代表积分器的输出小于0，此时C14和C15的左端开关对S20和S21是断开的，参考电容不参与电荷量相减，或者可以认为是减去0，也即是ΔQ＝[(C10+C11)-(C12+C13)-0]·(Vr-G)。而当输出码流D为1时，C14在相位Φ先接电位G，在相位Φ’接Vr，和被减电容C12接电位的顺序是相同的，而C15在相位Φ先接电位Vr，在相位Φ’接G,和被减电容C13接电位的顺序是相同的。所以当码流D为1时，负反馈要求被积分的电荷量减去参考电荷量，ΔQ＝[(C10+C11)-(C12+C13)-(C14+C15)]·(Vr-G)。

C10和C12和C14另一端共同和I10误差运放OTA的同相端接在一起，该点电位被误差运放I10钳位在系统共模电压。C11和C13和C15另一端共同和I10误差运放OTA的反相端接在一起，该点电位也被误差运放I10钳位在系统共模电压。

开关S10和S11在相位Φ短接，也就是在相位Φ对积分器进行复位，将OTA接成单位负反馈。在相位Φ，输入电容C10，C11，C12，C13，C14，C15完成了对一半电荷量的采样，同时利用在相位Φ积分器的复位，实际上也采样了误差运放I10本身的输入失配电压。同时在相位Φ，开关对S12和S13是断开的，这样积分电容C18和C19上就保存了上一个时钟周期的剩余电荷量，留存至下一个时钟周期进行累加积分。在相位Φ’，开关对S10和S11断开，而开关对S12和S13短接，就将当前周期采样的电荷量与上一个时钟周期的剩余电荷量进行了累加积分，同一时间输入电容C10，C11，C12，C13，C14，C15完成了对另一半电荷量的采样。累加积分的最终电荷量转换成电压输出到比较器I11的输入端，比较器I11对该电压进行量化并输出到I12 DFF进行时钟同步，输出码流D，码流D一方面负反馈控制参考电容C14和C15电荷量的采样，同时作为Delta-Sigma的输出码流经过数字滤波器进行滤波得到数字输出。这样的到了高位(MSB)的数字输出，具有良好的线性度。而在前面所说的过程中，开关对S14和S15一直是断开的，所以交叉电容对C16个C17并没有参与Delta-Sigma的调制器中。

当量化低位(LSB)时。图2的电路的工作模式转换成Pipeline流水线型。开关对S14和S15在M为1时才参与工作，M为1代表流水线工作模式余量乘2的阶段，当M为1且Φ’相位时，交叉电容C16和C17被短接，此时S12和S13开关对也短接，使得积分电容C18和C19接入误差运放反馈。此时C18的左端和C16的左端都是接到误差运放I10的同相端，而C18和C16的右端却分别接到运放的不同输出端，这样等效的效果是C18-C16，当C16设计成C18的一半时，相当于流水线工作时的放大电容减半，则输出电压增倍。同样的，此时C19的左端和C17的左端都是接到误差运放I10的反相端，而C19和C17的右端却分别接到运放的不同输出端，这样等效的效果是C19-C17，当C17设计成C19的一半时，相当于流水线工作时的放大电容减半，则输出电压增倍。这样在M为1的阶段就实现了余量乘2的功能。而当M为0时，开关对S22和S23的导通可以使得电容C16和C17复用成为采样电容，实现有量化器输出D控制的加或者减参考电荷。当然，其他的实现方式包括加或者减参考电荷也可以不用开关对S22和S23而直接复用Sigma-Delta工作模式下的电容对C14和C15以及开关对S20和S21。有了余量乘2和量化器输出控制的加减参考电荷量就可以实现Pipeline工作模式ADC。

本发明还包括非交叠时钟的产生，通过非交叠时钟开关进而减少积分电荷的泄露和注入。

将由Delta-Sigma工作模式下产生的MSB数字和Pipeline流水线工作模式下产生的LSB相加就到了最终的数字输出。通过这种分段量化，同时集中了Delta-Sigma ADC对半导体元件和电路的低要求的优点，同时也获得了流水线型ADC高速度的优点。同时利用简单的增加交叉电容对C16和C17，就实现了Delta-Sigma ADC和Pipeline流水线ADC的复用。减少了电路的复杂性和面积成本。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims (6)

1.一种测量电容大小的电路，其特征在于，包括：

积分单元；

电容转换单元，所述电容转换单元的输出端与所述积分单元的输入端电连接；

量化单元，所述量化单元的输入端与所述电容转换单元的输出端电连接；

时钟单元，所述时钟单元的输出端分别与所述积分单元的时钟端、所述电容转换单元的时钟端及所述量化单元的时钟端电连接；

所述电容转换单元包括：

待测电容转电荷模块，所述待测电容转电荷模块的输入端与所述时钟单元的输出端电连接；

参考电容转电荷模块，所述参考电容转电荷模块的输入端与所述时钟单元的输出端电连接；

所述待测电容转电荷模块的输出端与所述参考电容转电荷模块的输出端电连接；

所述待测电容转电荷模块包括：

第一待测电容C10，所述第一待测电容C10的一端与所述积分单元的输入端电连接，所述第一待测电容C10的另一端通过第一待测开关对S16与电压源Vr和电压源G连接；

第二待测电容C11，所述第二待测电容C11的一端与所述积分单元的输入端电连接，所述第二待测电容C11的另一端通过第二待测开关对S17与电压源Vr和电压源G连接；

第一可调电容C12，所述第一可调电容C12的一端与所述积分单元的输入端电连接，所述第一可调电容C12的另一端通过第一可调开关对S18与电压源Vr和电压源G连接；

第二可调电容C13，所述第二可调电容C13的一端与所述积分单元的输入端电连接，所述第二可调电容C13的另一端通过第二可调开关对S19与电压源Vr和电压源G连接；

所述参考电容转电荷模块包括：

第一参考电容C14，所述第一参考电容C14的一端与所述积分单元的输入端电连接，所述第一参考电容C14的另一端通过第一参考开关对S20与电压源Vr和电压源G连接；

第二参考电容C15，所述第二参考电容C15的一端与所述积分单元的输入端电连接，所述第二参考电容C15的另一端通过第二参考开关对S21与电压源Vr和电压源G连接；

所述积分单元包括：

放大器，所述放大器的正相输入端分别与所述第一待测电容C10的一端、所述第一可调电容C12的一端及所述第一参考电容C14的一端电连接，所述放大器的反相输入端分别与所述第二待测电容C11的一端、所述第二可调电容C13的一端及所述第二参考电容C15的一端电连接；

第一复位开关S10，所述第一复位开关S10连接在所述放大器的反相输出端与所述放大器的正相输入端之间；

第二复位开关S11，所述第二复位开关S11连接在所述放大器的正相输出端与所述放大器的反相输入端之间。

2.根据权利要求1所述的测量电容大小的电路，其特征在于，在所述放大器的反相输出端与所述放大器的正相输入端之间连接有第一积分模块，所述第一积分模块包括：

第一积分电容C18，所述第一积分电容C18的一端与所述放大器的反相输出端电连接；

第一转移开关S12，所述第一转移开关S12的一端与所述第一积分电容C18的另一端电连接，所述第一转移开关S12的另一端与所述放大器的正相输入端电连接。

3.根据权利要求2所述的测量电容大小的电路，其特征在于，在所述放大器的正相输出端与所述放大器的反相输入端之间连接有第二积分模块，所述第二积分模块包括：

第二积分电容C19，所述第二积分电容C19的一端与所述放大器的正相输出端电连接；

第二转移开关S13，所述第二转移开关S13的一端与所述第二积分电容C19的另一端电连接，所述第二转移开关S13的另一端与所述放大器的反相输入端电连接。

4.根据权利要求3所述的测量电容大小的电路，其特征在于，所述量化单元包括：

比较器I11，所述比较器I11的正相输入端与所述放大器的反相输出端电连接，所述比较器I11的反相输入端与所述放大器的正相输出端电连接；

D类触发器I12，所述D类触发器I12的D端与所述比较器I11的输出端电连接，所述D类触发器I12的Q端与所述第一参考开关对S20及所述第二参考开关对S21电连接。

5.根据权利要求1所述的测量电容大小的电路，其特征在于，在所述放大器的正相输出端与所述放大器的正相输入端之间连接有第一连接模块，所述第一连接模块包括：

第一连接电容C16，所述第一连接电容C16的一端与所述放大器的正相输入端电连接；

第一连接开关对S14，所述第一连接开关对S14的一端与所述第一连接电容C16的另一端电连接，所述第一连接开关对S14的另一端与所述放大器的正相输出端电连接。

6.根据权利要求1所述的测量电容大小的电路，其特征在于，在所述放大器的反相输出端与所述放大器的反相输入端之间连接有第二连接模块，所述第二连接模块包括：

第二连接电容C17，所述第二连接电容C17的一端与所述放大器的反相输入端电连接；

第二连接开关对S15，所述第二连接开关对S15的一端与所述第二连接电容C17的另一端电连接，所述第二连接开关对S15的另一端与所述放大器的反相输出端电连接。

Images