KR102329906B1 - 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법 - Google Patents

축차 비교형 정전용량-디지털 변환기 및 그 동작 방법 Download PDF

Info

Publication number
KR102329906B1
KR102329906B1 KR1020200078086A KR20200078086A KR102329906B1 KR 102329906 B1 KR102329906 B1 KR 102329906B1 KR 1020200078086 A KR1020200078086 A KR 1020200078086A KR 20200078086 A KR20200078086 A KR 20200078086A KR 102329906 B1 KR102329906 B1 KR 102329906B1
Authority
KR
South Korea
Prior art keywords
charge
comparison
sequential
digital
charge amount
Prior art date
Application number
KR1020200078086A
Other languages
English (en)
Inventor
김철우
임채강
최요한
송재근
박윤수
안순성
박수호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200078086A priority Critical patent/KR102329906B1/ko
Application granted granted Critical
Publication of KR102329906B1 publication Critical patent/KR102329906B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 출원의 일 실시예에 따른 축차 비교형 정전용량-디지털 변환기는 용량성 센서, 상기 용량성 센서를 주기적으로 충전시키고, 최초 충전 주기에서 샘플링된 충전 전하량에 대한 제1 디지털 변환동작을 수행하는 축차-비교 변환기 및 상기 용량성 센서에 남은 전하를 필터링하여 잔여 전하량을 출력하는 루프 필터를 포함하고, 상기 축차-비교 변환기는, 상기 충전 전하량과 상기 잔여 전하량의 합에 대한 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행한다.

Description

축차 비교형 정전용량-디지털 변환기 및 그 동작 방법{SUCCESSIVE-APPROXIMATION REGISTER CAPACITANCE-TO-DIGITAL CONVERTER AND OPERATION METHOD THEREOF}
본 출원은 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법에 관한 것이다.
데이터를 처리함에 있어 처리 속도가 높고, 환경 잡음에 둔감한 특성을 지니는 디지털 신호처리가 아날로그 신호처리에 비해 유리하다. 하지만 자연에 존재하는 대부분의 신호는 아날로그 형태이기 때문에, 집적회로에서 입력 받은 아날로그 신호를 디지털 신호로 변환할 필요가 있다.
아날로그 디지털 변환기는 파이프라인 아날로그 디지털 변환기, 축차 비교형 아날로그 디지털 변환기, 플래시 아날로그 디지털 변환기, 델타 시그마 아날로그 디지털 변환기로 크게 분류될 수 있으며, 샘플링 속도와 해상도에 따라 적합한 구조가 존재한다.
이들 중 축차 비교형 아날로그 디지털 변환기(Successive Approximation Analog to Digital Converter)는 다른 구조의 아날로그 디지털 변환기에 비해 디지털 회로의 의존도가 높아 전력 소모가 현저하게 낮다는 장점이 있다.
하지만, 종래의 축차 비교형 아날로그 디지털 변환기는 커패시터 디지털 아날로그 변환기의 공정 변화에 따른 인접한 커패시터 값의 부정합(mismatch)과 비교기의 분해능 부족으로 일정 수준 이상의 해상도를 출력하는데 한계가 있다.
본 출원의 목적은 종래의 커패시터 디지털-아날로그 변환기에서 발생하는 부정합(mismatch)과 오프셋 잡음을 감소시킬 수 있는 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법을 제공하기 위한 것이다.
본 출원의 일 실시예에 따른 축차 비교형 정전용량-디지털 변환기는 용량성 센서, 상기 용량성 센서를 주기적으로 충전시키고, 최초 충전 주기에서 샘플링된 충전 전하량에 대한 제1 디지털 변환동작을 수행하는 축차-비교 변환기 및 상기 용량성 센서에 남은 전하를 필터링하여 잔여 전하량을 출력하는 루프 필터를 포함하고, 상기 축차-비교 변환기는, 상기 충전 전하량과 상기 잔여 전하량의 합에 대한 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행한다.
본 출원의 일 실시예에 따른 축차 비교형 정전용량-디지털 변환기의 동작 방법으로, 축차-비교 변환기가 용량성 센서를 주기적으로 충전시키는 단계, 상기 축차-비교 변환기가 최초 충전 주기에서 샘플링된 충전 전하량에 대해 제1 디지털 변환동작을 수행하는 단계, 루프 필터가 상기 용량성 센서에 남은 전하를 필터링하여 잔여 전하량을 출력하는 단계 및 상기 축차-비교 변환기가 상기 충전 전하량과 상기 잔여 전하량의 합에 대해 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행하는 단계를 포함한다.
본 출원의 실시예에 따른 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법은 종래의 커패시터 디지털-아날로그 변환기의 커패시터 값에 대한 부정합과 비교기의 오프셋 잡음을 감소시켜, 12비트 이상의 분해능 해상도를 얻게 할 수 있다.
도 1은 본 출원의 실시예에 따른 축차 비교형 정전용량-디지털 변환기(10)에 대한 블록도이다.
도 2a는 도 1의 루프 필터의 일 예이고, 도 2b는 도 2a의 루프 필터에 대한 선형 모델이다.
도 3은 도 1의 축차-비교 변환기의 제1 디지털 변환동작을 구체적으로 보여주기 위한 도이다.
도 4는 도 3의 축차-비교 변환기의 제2 디지털 변환동작을 구체적으로 보여주기 위한 도이다.
도 5는 도 4의 축차-비교 변환기의 동작에 따른 선형 모델을 나타낸 도이다.
도 6은 도 1의 축차 비교형 정전용량-디지털 변환기를 구체적으로 보여주는 실시 예이다.
도 7a는 도 3의 비교부에 대한 일 실시예를 설명하기 위한 도이고, 도 7b는도 3의 비교부에 대한 다른 실시예를 설명하기 위한 도이다.
도 8은 도 1의 축차 비교형 정전용량-디지털 변환기의 동작 프로세스이다.
도 9는 일 실시예에 따른 축차-비교 변환기의 동작 프로세스이다.
도 10은 다른 실시예에 따른 축차-비교 변환기의 동작 프로세스이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 출원의 실시형태를 설명한다. 그러나, 본 출원의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 출원의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 출원의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 출원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 출원의 실시예에 따른 축차 비교형 정전용량-디지털 변환기(10)에 대한 블록도이고, 도 2a는 도 1의 루프 필터의 일 예이며, 도 2b는 도 2a의 루프 필터에 대한 선형 모델이다.
도 1을 참조하면, 축차 비교형 정전용량-디지털 변환기(10)는 용량성 센서(100), 축차-비교 변환기(200) 및 루프 필터(300)를 포함할 수 있다.
먼저, 용량성 센서(100)는 커패시턴스가 가변되는 가변 커패시터를 포함할 수 있다. 예를 들면, 용량성 센서(100)는 힘 센서, 압력 센서, 온도 센서, 습도 센서 중 어느 하나일 수 있다.
다음으로, 축차-비교 변환기(200)는 용량성 센서(100)에 주기적으로 충전시키고, 최초 충전 주기에서 샘플링된 충전 전하량(Q1)에 대한 제1 디지털 변환동작을 수행할 수 있다.
여기서, 제1 디지털 변환동작은 용량성 센서(100)로부터 축차-비교 방식으로 충전 전하량(Q1)을 방전시켜, 디지털 값으로 변환하기 위한 일련의 전하 투 디지털 변환(charge-to-digital conversion) 동작을 의미할 수 있다.
또한, 본 출원에서 샘플링이라 함은 축차-비교 변환기(200)가 도 3의 감지 센서부(210)를 통해 용량서 센서(100)로부터 충전 전하량(Q1)을 감지하는 동작을 의미할 수 있다.
다음으로, 루프 필터(300)는 용량성 센서(100)에서 방전되고 남은 전하를 필터링하여 잔여 전하량(residue charge, Q2)으로 출력할 수 있다.
예를 들면, 도 2a에 도시된 바와 같이, 루프 필터(300)는 2차 이산 시간 루프 필터로 구현될 수 있으나 이를 한정하는 것은 아니며, 필요에 따라 다른 차수를 갖는 이산 시간 루프 필터, 연속-시간 루프 필터 또는 수동 루프 필터로도 구현될 수도 있다.
구체적으로, 루프 필터(300)는 적분기(integrator)를 통해 용량성 센서(100)에서 방전되고 남은 전하를 적분하여, 잔여 전하량(Q2)을 출력할 수 있다.
예를 들면, 도 2b에 도시된 바와 같이, 루프 필터(300)는 서로 선형적으로 연결된 두개의 적분기(integrator)를 포함하며, 여기서, a1, a2, g는 게인(gain)을 의미하고, z-1은 주기 별 딜레이를 의미하고, 적분기의 개수는 루프 필터의 차수에 대응될 수 있다.
본 출원의 실시예에 따른 기술적 사상에 있어서, 축차-비교 변환기(200)는 충전 전하량(Q1)과 잔여 전하량(Q2) 사이의 합에 대한 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행할 수 있다.
여기서, 제2 디지털 변환동작은 충전 전하량(Q1)과 잔여 전하량(Q2)의 합을 축차-비교 방식으로 방전시켜, 디지털 값으로 변환하기 위한 일련의 전하 투 디지털 변환동작(charge-to-digital conversion)을 의미할 수 있다.
즉, 축차-비교 변환기(200)는 상기 최초 충전 주기 이후에, 각 충전 주기마다충전 전하량(Q1)와 잔여 전하량(Q2)의 합을 축차-비교 방식으로 방전시켜 디지털로 출력함으로써, 종래의 정전용량-디지털 변환기의 잡음(noise)을 감소시킬 수 있다.
이하, 도 3 내지 도 4b를 참조하여, 도 1의 축차-비교 변환기(200)에 대해 구체적으로 설명될 것이다.
도 3은 도 1의 축차-비교 변환기(200)에 대한 블록도이고, 도 4a는 도 3의 축차-비교 변환기(200)의 제1 디지털 변환동작을 보여주는 도이다
도 1, 도 3 및 도 4a를 참조하면, 먼저, 축차-비교 변환기(200)는 센서 감지부(210), 비교부(220) 및 축차 비교형 레지스터 로직부(230)를 포함할 수 있다.
구체적으로, 센서 감지부(210)는 충전 전하량(Q1)을 샘플링하여 비교부(220)로 전달할 수 있다.
실시예에 따른 비교부(220)는 센서 감지부(210)를 통해 샘플링된 충전 전하량(Q1)에 대응되는 제1 입력 전압(VQ1)과 기설정된 공통 전압(VCM)을 비교하고, 상기 비교 결과에 따른 제1 비교 신호를 출력할 수 있다.
여기서, 제1 비교 신호는 제1 입력 전압(VQ1)과 기설정된 공통 전압(VCM) 사이의 대소 여부를 나타내는 신호일 수 있다.
다음으로, 축차 비교형 레지스터 로직부(230)는 비교부(220)를 통해 출력받는 제1 비교 신호에 기초하여, 제2 디지털 변환동작을 수행시키기 위한 제어 신호를 센서 감지부(210)로 피드백 출력하는 동시에, 충전 전하량(Q1)에 대한 디지털 값을 저장할 수 있다.
도 4b는 도 3의 축차-비교 변환기(200)의 제2 디지털 변환동작을 보여주는 도이다.
도 1, 도 3 및 도 4b를 참조하면, 센서 감지부(210)는 충전 전하량(Q1)이 샘플링되고 용량 센서부(100)에 남은 잔여 전하량(Q2)을 루프 필터(300)에 인가할 수 있다.
다음으로, 비교부(220)는 충전 전하량(Q1)과 잔여 전하량(Q2) 사이의 합에 대응되는 제2 입력 전압(VQ2)과 기설정된 공통 전압(VCM)을 비교하고, 상기 비교 결과에 따른 제2 비교 신호를 출력할 수 있다.
여기서, 제2 비교 신호는 제2 입력 전압(VQ2)과 기설정된 공통 전압(VCM) 사이의 대소 여부를 나타내는 신호일 수 있다.
다음으로, 축차 비교형 레지스터 로직부(230)는 충전 전하량(Q1)과 잔여 전하량(Q2) 사이의 합에 대한 디지털 값을 저장할 수 있다.
도 5는 도 4의 축차-비교 변환기(200)의 동작에 따른 선형 모델을 나타낸 도이다.
도 4 및 도 5를 참조하면, 루프 필터(300), 센서 감지부(210), 비교부(220) 및 축차 비교형 레지스터 로직부(230)는 다음의 전달함수를 가지는 선형 모델에 대응될 수 있다.
여기서, 상기 전달함수는
Figure 112020065831896-pat00001
(1) 이며, 이때, L(Z)는 상기 루프 필터의 전달 함수이고, e는 잡음 값일 수 있다. 예를 들면, 잡음(e)은 제1 및 제2 디지털 변환동작에 따라 발생하는 양자화 잡음 및 비교부(220)의 오프셋 잡음을 포함할 수 있다.
예를 들면, 전달 함수가 하이패스 필터 특성을 가질 때, 잡음(e)은 잡음-성형 효과를 얻게 되므로, 축차 비교형 정전용량-디지털 변환기(10)는 이러한 전달함수를 통해 고해상도의 분해능 성능을 가질 수 있다.
이때, 선형 모델은 제1 내지 제3 합산기(241~243)과 루프 필터(300)를 포함할 수 있다.
여기서, 제1 및 제2 합산기(241, 242)는 비교부(220)와 축차 비교형 레지스터 로직부(230)에 대응되고, 제3 합산기(243)는 센서 감지부(210)에 대응될 수 있다.
구체적으로, 도 5에 도시된 바와 같이, 제1 합산기(241)는 용량성 센서(100)로부터 감지된 충전 전하량(Q1)과 루프 필터(300)를 통해 필터링된 잔여 전하량(Q2)을 합산하여 제1 합산 값을 출력할 수 있다.
다음으로, 제2 합산기(242)는 제1 합산기(241)로부터 제1 합산 값을 출력받고, 제1 합산 값과 잡음 값(e)을 합산하여 제2 합산 값을 출력할 수 있다.
다음으로, 제3 합산기(243)는 용량성 센서(100)로부터 감지된 충전 전하량(Q1)을 제1 합산기(241)로 출력할 수 있다. 이때, 제3 합산기(243)는 제2 합산기(242)로부터 피드백 출력받는 제2 합산 값과 용량성 센서(100)로부터 감지된 충전 전하량(Q1)에 기초하여, 용량성 센서(100)에 남은 전하에 대응되는 잔여 전압(VRES)을 루프 필터(300)로 인가할 수 있다.
이하, 도 6을 참조하여 용량성 센서부(100)와 센서 감지부(210)에 대해 보다 구체적으로 설명될 것이다.
도 6은 도 1의 축차 비교형 정전용량-디지털 변환기(10)를 구체적으로 보여주는 실시 예이다.
도 1 내지 도 6을 참조하면, 용량성 센서부(100)는 제1 및 제2 스위치(110, 120)와 단일 커패시터(CS)를 포함할 수 있다.
구체적으로, 제1 스위치(110)는 단일 커패시터(CS)의 일측과 접지를 스위칭 연결하고, 제2 스위치(120)는 단일 커패시터(CS)의 타측과 한쌍의 기준 전압 중 어느 하나를 스위칭 연결할 수 있다. 이때, 제1 및 제2 스위치(110, 120) 주기마다 교대로 스위칭할 수 있다.
다음으로, 센서 감지부(210)는 커패시터 디지털-아날로그 변환기(211)와 동적 정합 요소 회로(Dynamic Element Matching, 213)를 포함할 수 있다.
구체적으로, 커패시터 디지털-아날로그 변환기(211)는 크기가 서로 다른 복수의 커패시터들(C1~C8=CDAC)과 기생 커패시터(CP)를 포함할 수 있다. 여기서, 복수의 커패시터들(C1~C8=CDAC)은 일측이 서로 연결되고, 타측이 기준 전압에 연결될 수 있다.
이때, 기생 커패시터(CP)는 복수의 커패시터들(C1~C8=CDAC)에 병렬로 연결되는 가상의 커패시터일 수 있다. 이러한 복수의 커패시터들(C1~C8=CDAC)과 기생 커패시터(CP)의 각각의 일측은 단일 커패시터(CS)의 일측에 병렬로 서로 연결될 수 있다.
실시예에 따른 복수의 커패시터들(C1~C8=CDAC)은 제2 디지털 변환동작이 완료되면, 일측이 접지에 연결된 제1 커패시터(CDAC,on)와 일측이 기준 전압에 연결된 제2 커패시터(CDAC,off)로 분류될 수 있다.
다음으로, 동적 정합 요소 회로(213)는 비교부(220)를 통해 출력되는 비교 비교 신호에 따라 선택되는 복수의 커패시터들(C1~C8=CDAC) 중 적어도 하나 이상의 커패시터에 적용될 수 있다.
이때, 동적 정합 요소 회로(213)가 적어도 하나 이상의 커패시터에 적용되는 것은 이진 가중형(binary weighted)인 적어도 하나 이상의 커패시터가 써모미터 가중형(thermometer weighted) 커패시터로 변환됨을 의미할 수 있다.
이하, 도 7a 및 7b를 참조하여, 비교부(220)에 대해 구체적으로 설명될 것이다.
도 7a는 도 3의 비교부(220)에 대한 일 실시예를 설명하기 위한 도이고, 도 7b는도 3의 비교부(220)에 대한 다른 실시예를 설명하기 위한 도이다.
도 7a 및 7b를 참조하면, 비교부(220)는 양(+)의 입력단을 통해 기설정된 공통 전압원(VCM)에 연결되고, 음(-)의 입력단을 통해 커패시터 디지털-아날로그 변환기(211)에 연결되는 비교기를 의미할 수 있다. 예를 들면, 비교기는 양(+)의 입력단과 음(-)의 입력단을 통해 한쌍의 전압을 입력받아 비교하여, 상기 비교 결과에 따른 비교 신호를 출력할 수 있다.
구체적으로, 도 7a에 도시된 바와 같이, 비교부(220)는 제1 디지털 변환동작시, 음(-)의 입력단을 통해 단일 커패시터(CS), 복수의 커패시터들(C1~C8=CDAC) 및 기생 커패시터(CP)의 일측에 병렬로 연결될 수 있다.
이때, 단일 커패시터(CS)는 타측이 제2 스위치(120)를 통해 한쌍의 기준 전압 중 어느 하나에 스위칭 연결될 수 있다.
실시예에 따른 비교부(220)는 다음의 계산식(2)에 대응되는 제1 입력 전하량(Q1)을 입력받을 수 있다.
다음의 계산식(2)는
Figure 112020065831896-pat00002
(2) 이고,
여기서, CS는 상기 단일 커패시터의 커패시턴스, CDAC은 복수의 커패시터들(C1~C8=CDAC)에 대한 각 커패시턴스 합, CP는 상기 기생 커패시터의 커패시턴스, V1은 상기 충전 전하량(Q1)에 대응되는 입력 전압, Vref는 상기 한쌍의 기준 전압 중 어느 하나일 수 있다. 이때, 제1 입력 전하량(Q1)은 센서 감지부(210)를 통해 샘플링된 충전 전하량(Q1)에 대응될 수 있다.
또한, 도 7b에 도시된 바와 같이, 비교부(220)는 제2 디지털 변환동작 이후, 음(-)의 입력단을 통해 단일 커패시터(CS), 제1 커패시터(CDAC,on), 제2 커패시터(CDAC,off) 및 기생 커패시터(CP)의 일측에 병렬로 연결될 수 있다.
여기서, 제1 커패시터(CDAC,on)는 복수의 커패시터들(C1~C8, CDAC) 중 일측이 접지에 연결된 커패시터이고, 제2 커패시터(CDAC,off)는 복수의 커패시터들(C1~C8, CDAC) 중 제1 커패시터 (CDAC,on) 이외에 나머지일 수 있다.
이때, 단일 커패시터(CS)는 제2 디지털 변환동작 시, 일측이 제1 스위치(110)를 통해 접지에 스위칭 연결될 수 있다.
실시예에 따른 비교부(220)는 시 다음의 계산식(3)에 대응되는 제2 입력 전하량(Q3)을 입력받을 수 있다.
다음의 계산식(3)은
Figure 112020065831896-pat00003
(3)이고,
여기서, CDAC,ON은 제1 커패시터에 대한 각 커패시턴스 합, CP는 상기 기생 커패시터의 커패시턴스, Vref는 상기 한쌍의 기준 전압 중 어느 하나이고, Vres는 잔여 전하량(Q2)에 대응되는 잔여 전압일 수 있다. 이때, 제2 입력 전하량(Q3)은 제1 입력 전하량(Q1)과 잔여 전하량(Q2)의 합일 수 있다.
실시예에 따른 잔여 전압(Vres)은 다음의 계산식(4)에 대응될 수 있다.
다음의 계산식(4)는
Figure 112020065831896-pat00004
(4) 이고, 여기서, CDAC,off는 제2 커패시터에 대한 각 커패시턴스 합일 수 있다.
도 8은 도 1의 축차 비교형 정전용량-디지털 변환기(10)의 동작 프로세스이다.
도 1과 도 8을 참조하면, 축차-비교 변환기(200)는 S110 단계에서, 용량성 센서(100)를 주기적으로 충전시킬 수 있다.
이때, S120 단계에서, 축차-비교 변환기(200)는 용량성 센서(100)의 최초 충전 주기에서 샘플링된 충전 전하량(Q1)에 대해 제1 디지털 변환동작을 수행할 수 있다.
그런 다음, S130 단계에서, 루프 필터(300)는 용량성 센서(100)에 남은 전하를 필터링하여 잔여 전하량(Q2)을 축차-비교 변환기(200)로 출력할 수 있다.
이후, S140 단계에서, 축차-비교 변환기(200)는 충전 전하량(Q1)과 상기 필터링된 잔여 전하량(Q2) 사이의 합에 대해 제2 디지털 변환동작을 최초 충전 주기 이후에 각 충전 주기마다 수행할 수 있다.
도 9는 일 실시예에 따른 축차-비교 변환기(200)의 동작 프로세스이다.
도 1, 도 3, 도 8 및 도 9를 참조하면, S210 단계에서, 센서 감지부(210)는 용량성 센서에 연결되어, 충전 전하량(Q1)을 샘플링할 수 있다.
그런 다음, S220 단계에서, 비교부(220)는 센서 감지부(210)를 통해 샘플링된 충전 전하량(Q1)에 대응되는 제1 입력 전압(VQ1)과 기설정된 공통 전압(VCM)을 비교할 수 있다.
이때, S230 단계에서, 비교부(220)는 상기 비교 결과에 따른 제1 비교 신호를 축차 비교형 레지스터 로직부(230)로 출력할 수 있다.
그런 다음, S240 단계에서, 축차 비교형 레지스터 로직부(230)는 제1 비교 신호에 기초하여, 제2 디지털 변환동작을 수행시키기 위한 제어 신호를 센서 감지부(210)로 피드백 출력하는 동시에, 충전 전하량(Q1)에 대한 디지털 값을 저장할 수 있다.
도 10은 다른 실시예에 따른 축차-비교 변환기(200)의 동작 프로세스이다.
도 1, 도 3, 도 9 및 도 10을 참조하면, S310 단계에서, 센서 감지부(210)는 용량성 센서(100)에 연결되어, 충전 전하량(Q1)을 샘플링할 수 있다.
그런 다음, S320 단계에서, 비교부(220)는 센서 감지부(210)를 통해 샘플링된 충전 전하량(Q1)과 루프 필터(300)를 통해 필터링된 잔여 전하량(Q2) 사이의 합에 대응되는 제2 입력 전압(VQ2)과 기설정된 공통 전압(VCM)을 비교할 수 있다.
이때, S330 단계에서, 비교부(220)는 상기 비교 결과에 따른 제2 비교 신호를 축차 비교형 레지스터 로직부(230)에 출력할 수 있다.
그런 다음, S340 단계에서, 축차 비교형 레지스터 로직부(230)는 충전 전하량(Q1)과 잔여 전하량(Q2) 사이의 합에 대한 디지털 값을 저장할 수 있다.
본 출원은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 출원의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 축차 비교형 정전용량-디지털 변환기
100: 용량성 센서
200: 축차-비교 변환기
300: 루프 필터

Claims (20)

  1. 용량성 센서;
    상기 용량성 센서를 주기적으로 충전시키고, 최초 충전 주기에서 샘플링된 충전 전하량에 대한 제1 디지털 변환동작을 수행하는 축차-비교 변환기; 및
    상기 용량성 센서에 남은 전하를 필터링하여 잔여 전하량을 출력하는 루프 필터를 포함하고,
    상기 축차-비교 변환기는,
    상기 충전 전하량과 상기 잔여 전하량의 합에 대한 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행하는, 축차 비교형 정전용량-디지털 변환기.
  2. 제1항에 있어서,
    상기 제1 및 제2 디지털 변환동작은 상기 용량성 센서로부터 축차-비교 방식으로 전하를 방전시켜, 디지털 값으로 변환하기 위한 일련의 전하 투 디지털 변환(charge-to-digital conversion)동작인, 축차 비교형 정전용량-디지털 변환기.
  3. 제1항에 있어서,
    상기 축차-비교 변환기는, 상기 용량성 센서에 연결되어, 상기 충전 전하량을 샘플링하는 센서 감지부;
    상기 충전 전하량에 대응되는 제1 입력 전압과 기설정된 공통 전압을 비교하고, 상기 비교 결과에 따른 제1 비교 신호를 출력하는 비교부; 및
    상기 제1 비교 신호에 기초하여, 상기 제2 디지털 변환동작을 수행시키기 위한 제어 신호를 피드백 출력하는 동시에, 상기 충전 전하량에 대한 디지털 값을 저장하는 축차 비교형 레지스터 로직부를 포함하는, 축차 비교형 정전용량-디지털 변환기.
  4. 제3항에 있어서,
    상기 센서 감지부는 상기 용량성 센서에 남은 전하를 루프 필터에 인가하는, 축차 비교형 정전용량-디지털 변환기.
  5. 제4항에 있어서,
    상기 비교부는, 상기 충전 전하량과 상기 잔여 전하량의 합에 대응되는 제2 입력 전압과 기설정된 공통 전압을 비교하고, 상기 비교 결과에 따른 제2 비교 신호를 출력하는, 축차 비교형 정전용량-디지털 변환기.
  6. 제5항에 있어서,
    상기 축차 비교형 레지스터 로직부는 상기 충전 전하량과 잔여 전하량의 합에 대한 디지털 값을 저장하는, 축차 비교형 정전용량-디지털 변환기.
  7. 제3항에 있어서,
    상기 루프 필터, 상기 센서 감지부, 상기 비교부 및 상기 축차 비교형 레지스터 로직부는 다음 계산식(1)의 전달함수를 가지는 선형 모델에 대응되고,
    여기서, 상기 전달함수는 하이패스필터 기능을 가진
    Figure 112021077389618-pat00005
    (1) 이며,
    이때, L(Z)는 상기 루프 필터의 전달 함수이고, e는 잡음 값인, 축차 비교형 정전용량-디지털 변환기.
  8. 제7항에 있어서,
    상기 선형 모델은 상기 충전 전하량과 상기 잔여 전하량을 합산하여 제1 합산 값을 출력하는 제1 합산기;
    상기 제1 합산기로부터 상기 제1 합산 값을 출력받고, 상기 제1 합산 값과 상기 잡음 값을 합산하여 제2 합산 값을 출력하는 제2 합산기; 및
    상기 충전 전하량을 상기 제1 합산기로 출력하고, 상기 제2 합산기로부터 출력받는 제2 합산 값과 상기 용량성 센서로부터 감지된 상기 충전 전하량에 기초하여, 상기 잔여 전하량에 대응되는 잔여 전압을 상기 루프 필터로 인가하는 제3 합산기를 포함하는, 축차 비교형 정전용량-디지털 변환기.
  9. 제1항에 있어서,
    상기 용량성 센서는 단일 커패시터;
    상기 단일 커패시터의 일측과 접지를 스위칭 연결하는 제1 스위치; 및
    상기 단일 커패시터의 타측과 한쌍의 기준 전압 중 어느 하나를 스위칭 연결하는 제2 스위치를 포함하는, 축차 비교형 정전용량-디지털 변환기.
  10. 제3항에 있어서,
    상기 센서 감지부는 크기가 서로 다른 복수의 커패시터들과 기생 커패시터를 포함하는 커패시터 디지털-아날로그 변환기; 및
    상기 복수의 커패시터들 중 적어도 하나 이상에 적용되는 동적 정합 요소 회로를 포함하는, 축차 비교형 정전용량-디지털 변환기.
  11. 제10항에 있어서,
    상기 복수의 커패시터들은 상기 제2 디지털 변환동작이 완료되면, 일측이 접지에 연결된 제1 커패시터와 일측이 기준 전압에 연결된 제2 커패시터로 분류되는, 축차 비교형 정전용량-디지털 변환기.
  12. 제11항에 있어서,
    상기 기생 커패시터는 상기 용량성 센서 및 상기 제1 및 제2 커패시터에 병렬로 연결된, 축차 비교형 정전용량-디지털 변환기.
  13. 제12항에 있어서,
    상기 비교부는 양(+)의 입력단을 통해 기설정된 공통 전압원에 연결되고, 음(-)의 입력단을 통해 상기 커패시터 디지털-아날로그 변환기에 연결되는 비교기인, 축차 비교형 정전용량-디지털 변환기.
  14. 제13항에 있어서,
    상기 비교부는 상기 음(-)의 입력단을 통해 다음의 계산식(2)에 대응되는 제1 입력 전하량을 입력받고,
    상기 다음의 계산식(2)는
    Figure 112020065831896-pat00006
    (2) 이고,
    여기서, CS는 상기 용량성 센서의 커패시턴스, CDAC은 복수의 커패시터들에 대한 각 커패시턴스 합, CP는 상기 기생 커패시터의 커패시턴스, V1은 상기 충전 전하량에 대응되는 입력 전압, Vref는 한쌍의 기준 전압 중 어느 하나인, 축차 비교형 정전용량-디지털 변환기.
  15. 제13항에 있어서,
    상기 비교부는 상기 음(-)의 입력단을 통해 다음의 계산식(3)에 대응되는 제2 입력 전하량을 입력받고,
    상기 다음의 계산식(3)은,
    Figure 112020065831896-pat00007
    (3) 이고,
    여기서, CS는 상기 용량성 센서의 커패시턴스, CDAC은 복수의 커패시터들(C1~C8=CDAC)에 대한 각 커패시턴스 합, CDAC,ON은 상기 제1 커패시터에 대한 각 커패시턴스 합, CP는 상기 기생 커패시터의 커패시턴스, Vref는 한쌍의 기준 전압 중 어느 하나이고, Vres는 상기 잔여 전하량에 대응되는 잔여 전압인, 축차 비교형 정전용량-디지털 변환기.
  16. 제15항에 있어서,
    상기 잔여 전압은 다음의 계산식(4)에 대응되고,
    상기 다음의 계산식(4)는
    Figure 112020065831896-pat00008
    (4) 이고,
    여기서, CDAC,off는 상기 제2 커패시터에 대한 각 커패시턴스 합인, 축차 비교형 정전용량-디지털 변환기.
  17. 제1항에 있어서,
    상기 루프 필터는 2차 이산 시간 루프 필터를 이용하는, 축차 비교형 정전용량-디지털 변환기.
  18. 축차 비교형 정전용량-디지털 변환기의 동작 방법으로,
    축차-비교 변환기가 용량성 센서를 주기적으로 충전시키는 단계;
    상기 축차-비교 변환기가 최초 충전 주기에서 샘플링된 충전 전하량에 대해 제1 디지털 변환동작을 수행하는 단계;
    루프 필터가 상기 용량성 센서에 남은 전하를 필터링하여 잔여 전하량을 출력하는 단계; 및
    상기 축차-비교 변환기가 상기 충전 전하량과 상기 잔여 전하량의 합에 대해 제2 디지털 변환동작을 상기 최초 충전 주기 이후에 각 충전 주기마다 수행하는 단계를 포함하는, 축차 비교형 정전용량-디지털 변환기의 동작 방법.
  19. 제18항에 있어서,
    상기 제1 디지털 변환동작을 수행하는 단계는, 센서 감지부가 상기 용량성 센서에 연결되어 상기 충전 전하량을 샘플링하는 단계;
    비교부가 상기 충전 전하량에 대응되는 제1 입력 전압과 기설정된 공통 전압을 비교하고, 상기 비교 결과에 따른 제1 비교 신호를 출력하는 단계; 및
    축차 비교형 레지스터 로직부가 상기 제1 비교 신호에 기초하여, 상기 제2 디지털 변환동작을 수행시키기 위한 제어 신호를 피드백 출력하는 동시에, 충전 전하량에 대한 디지털 값을 저장하는 단계를 포함하는, 축차 비교형 정전용량-디지털 변환기의 동작 방법.
  20. 제18항에 있어서,
    상기 제2 디지털 변환동작을 수행하는 단계는, 센서 감지부가 상기 용량성 센서에 연결되어 상기 충전 전하량을 샘플링하는 단계;
    비교부가 상기 충전 전하량과 상기 잔여 전하량의 합에 대응되는 제2 입력 전압과 기설정된 공통 전압을 비교하고, 상기 비교 결과에 따른 제2 비교 신호를 출력하는 단계; 및
    축차 비교형 레지스터 로직부가 상기 충전 전하량과 상기 잔여 전하량의 합에 대한 디지털 값을 저장하는 단계를 포함하는, 축차 비교형 정전용량-디지털 변환기의 동작 방법.
KR1020200078086A 2020-06-25 2020-06-25 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법 KR102329906B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200078086A KR102329906B1 (ko) 2020-06-25 2020-06-25 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200078086A KR102329906B1 (ko) 2020-06-25 2020-06-25 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR102329906B1 true KR102329906B1 (ko) 2021-11-23

Family

ID=78694960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200078086A KR102329906B1 (ko) 2020-06-25 2020-06-25 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법

Country Status (1)

Country Link
KR (1) KR102329906B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107275A (ko) * 2010-09-14 2013-10-01 어드밴스드 실리콘 에스아 정전용량 방식 터치 애플리케이션용 회로
KR20150126606A (ko) * 2013-03-11 2015-11-12 마이크로칩 테크놀로지 인코포레이티드 Ｎ개의 커패시터들을 사용하는 4ｎ＋1 레벨 용량형 ｄａｃ
KR101817056B1 (ko) * 2014-07-17 2018-01-11 셈테크 코포레이션 복수의 전극들을 위한 샘플링 회로 및 샘플링 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107275A (ko) * 2010-09-14 2013-10-01 어드밴스드 실리콘 에스아 정전용량 방식 터치 애플리케이션용 회로
KR20150126606A (ko) * 2013-03-11 2015-11-12 마이크로칩 테크놀로지 인코포레이티드 Ｎ개의 커패시터들을 사용하는 4ｎ＋1 레벨 용량형 ｄａｃ
KR101817056B1 (ko) * 2014-07-17 2018-01-11 셈테크 코포레이션 복수의 전극들을 위한 샘플링 회로 및 샘플링 방법

Similar Documents

Publication Publication Date Title
US10778237B2 (en) Method and circuit for noise shaping SAR analog-to-digital converter
EP2027654B1 (en) A/d converter and a/d converting method
JP6353267B2 (ja) Ａｄ変換器及びａｄ変換方法
US9912341B2 (en) Data conversion with redundant split-capacitor arrangement
WO2017006297A2 (en) Hybrid charge-sharing charge-redistribution dac for successive approximation analog-to-digital converters
JP6514454B2 (ja) 逐次比較ａｄ変換器及び逐次比較ａｄ変換方法
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
US9219494B2 (en) Dual mode analog to digital converter
CN1593010A (zh) 增量△模数转换
JP6206738B2 (ja) Ａｄ変換器
CN107769784A (zh) 一种过采样式Pipeline SAR‑ADC系统
US10484003B2 (en) A/D converter
CN111953348A (zh) 积分器和模数转换器
KR102329906B1 (ko) 축차 비교형 정전용량-디지털 변환기 및 그 동작 방법
JP5695629B2 (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
JP5526672B2 (ja) Ａｄ変換器
JP3801602B2 (ja) Ｄａ変換回路及びそれを用いたδσａｄ変調器
CN114374806B (zh) 单斜模数转换器及图像传感器
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
CN111490787A (zh) 一种∑-δ调制器及降低非线性和增益误差的方法
JP2014146893A (ja) マルチビットδς変調器およびそれを用いたマルチビットａ／ｄ変換器
CN114285414A (zh) 缩放式增量型模数转换方法及转换器
CN109802680B (zh) 一种基于分数基准的电容阵列及模数转换器
CN111181567B (zh) Δς调制器、δς调制型a/d转换器以及增量式δς调制型a/d转换器
CN207504850U (zh) 一种过采样式Pipeline SAR-ADC装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant