CN114374806B - 单斜模数转换器及图像传感器 - Google Patents

单斜模数转换器及图像传感器 Download PDF

Info

Publication number
CN114374806B
CN114374806B CN202210049729.2A CN202210049729A CN114374806B CN 114374806 B CN114374806 B CN 114374806B CN 202210049729 A CN202210049729 A CN 202210049729A CN 114374806 B CN114374806 B CN 114374806B
Authority
CN
China
Prior art keywords
analog
digital converter
inverting
coarse
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210049729.2A
Other languages
English (en)
Other versions
CN114374806A (zh
Inventor
刘冬生
梁英翔
李豪
聂正
牛广达
唐江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202210049729.2A priority Critical patent/CN114374806B/zh
Publication of CN114374806A publication Critical patent/CN114374806A/zh
Application granted granted Critical
Publication of CN114374806B publication Critical patent/CN114374806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明实施例公开了一种单斜模数转换器及图像传感器，具有模数转换效率高和精度高的特点。该单斜模数转换器包括粗斜坡发生器、细斜坡发生器、全差分比较器、逻辑控制电路和计数模块；粗斜坡发生器的差分输出端分别经由第一和第二电容耦合至全差分比较器的差分输入端；细斜坡发生器的差分输出端分别经由第三和第四电容耦合至全差分比较器的差分输入端；单斜模数转换器的差分输入端经由开关耦合至全差分比较器的差分输入端；全差分比较器的差分输出端、逻辑控制电路和计数模块串联且逻辑控制电路用于控制单斜模数转换器依次工作于采样阶段、粗量化阶段和细量化阶段，以及在粗量化阶段和细量化阶段开启计数模块以对粗量化结果和细量化结果进行计数。

Description

单斜模数转换器及图像传感器
技术领域
本发明涉及电路设计领域，尤其涉及一种单斜模数转换器及图像传感器。
背景技术
图像传感器一般是用来将外界的光信号转换为电信号的装置，其工作原理一般为：外界光照射图像传感器中的像素阵列后，发生光电效应，产生电信号；产生的电信号经由模拟信号处理和模数转换等处理之后，转换成数字图像信号输出。常见的图像传感器包括：CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)图像传感器。
在图像传感器中，用于实现模拟信号至数字信号转换的ADC(Analog to DigitalConverter，模数转换器或A/D转换器)是关键部件之一，其性能高低直接影响图像传感器的性能高低。在现有技术中，图像传感器中常用的ADC包括：单斜(Sing-Slop)模数转换器(SSADC)，此种结构的优点是结构简单，缺点是转换速率低和精度低。另外，现有技术也提出了带保持电容的两步式单斜模数转换器，此种结构，将模数转换分为粗量化和细量化两步操作，并且利用保持电容来存储粗量化的比较结果，从而提高转换速率。但是，此种结构仍然存在精度低的问题。
发明内容
本发明的主要目的在于提供一种单斜模数转换器及图像传感器，其同时具有高转换速率和高精度的特点。
为了实现上述发明目的，本发明实施例提供了一种单斜模数转换器，包括：粗斜坡发生器、细斜坡发生器、全差分比较器、逻辑控制电路和计数模块；其中，所述粗斜坡发生器的差分输出端分别经由第一电容和第二电容耦合至所述全差分比较器的差分输入端；所述细斜坡发生器的差分输出端分别经由第三电容和第四电容耦合至所述全差分比较器的差分输入端；所述单斜模数转换器的差分输入端，用于接收差分模拟输入信号，并经由开关电路耦合至所述全差分比较器的差分输入端；所述全差分比较器的差分输出端、所述逻辑控制电路和所述计数模块串联，且所述逻辑控制电路用于控制所述单斜模数转换器依次工作于采样阶段、粗量化阶段和细量化阶段，以及在所述粗量化阶段和细量化阶段开启所述计数模块以对所述粗量化结果和细量化结果进行计数，以生成最终的模数转换结果。
其中，所述第一至第四电容的电容值相等。
其中，所述粗斜坡发生器的同相和反相输出端分别通过所述第一和第二电容耦合至所述全差分比较器的同相和反相输入端，且所述细斜坡发生器的同相和反相输出端分别通过所述第三和第四电容耦合至所述全差分比较器的反相和同相输入端。
其中，所述单斜模数转换器的同相和反相输入端分别经由所述开关电路的第一和第二开关耦合至所述全差分比较器的反相和同相输入端。
其中，在所述粗量化阶段，所述逻辑控制电路开启所述粗斜坡发生器，且所述逻辑控制电路在检测到所述全差分比较器的同相输出端由低电平跳变为高电平时，控制所述粗量化阶段结束。
其中，在所述细量化阶段，所述逻辑控制电路开启所述细斜坡发生器，且所述逻辑控制电路在检测到所述全差分比较器的反相输出端由低电平跳变为高电平时，控制所述细量化阶段结束。
其中，在所述采样阶段，所述开关电路将所述单斜模数转换器的差分输入端连接至所述全差分比较器的差分输入端，以将所述单斜模数转换器的差分输入端上的差分模拟输入信号采样并保存至所述第一至第四电容。
其中，所述计数模块为M+N位计数器，其中M和N均为正整数，其中，在所述粗量化阶段，所述M+N位计数器的高M位开始计数，在所述细量化阶段，所述M+N位计数器的低N位开始计数。
其中，所述逻辑控制电路还用于控制所述单斜模数转换器工作于复位阶段，其中所述复位阶段在所述采样阶段之前，且在所述复位阶段，所述全差分比较器的同相和反相输入端均耦合至共模参考电压。
本发明实施例还提供了一种图像传感器，包括如上所述的单斜模数转换器。
本发明实施例的有益效果：
本发明实施例的单斜模数转换器，其以差分的方式处理信号，因此能够降低噪声和电磁对信号的干扰，提升模数转换的精度；同时，此单斜模数转换器采用粗量化和细量化两步的方式来实现模数转换，从而能够提升转换效率；因此，本发明实施例能够同时具有高转换速率和高精度的特点。
附图说明
图1是本发明的单斜模数转换器的实施例的结构示意图；以及
图2是图1所示结构的工作时序图。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特定的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
以下结合附图，通过实施例来对本发明进行说明。
如图1所示，是本发明的单斜模数转换器的实施例的结构示意图。其包括：粗斜坡发生器101、细斜坡发生器102、全差分比较器11、逻辑控制电路12和计数模块13。
其中，粗斜坡发生器101用于提供斜坡参考信号，且其受逻辑控制电路12的控制。具体地，在粗量化阶段，逻辑控制电路12通过使能信号(EN_C)开启粗斜坡发生器101，使粗斜坡发生器101在其同相(+)输出端提供上升的斜坡信号，在其反相(-)输出端提供下降的斜坡信号。另外，粗斜坡发生器101的差分输出端(即同相输出端和反相输出端)分别经由两个电容耦合至全差分比较器11。例如，如图1所示，粗斜坡发生器101的同相输出端经由电容C1耦合至全差分比较器11的同相输入端，粗斜坡发生器101的反相输出端经由电容C2耦合至全差分比较器11的反相输入端。
其中，细斜坡发生器102用于提供斜坡参考信号，且其受逻辑控制电路12的控制。具体地，在细量化阶段，逻辑控制电路12通过使能信号(EN_F)开启细斜坡发生器102，使细斜坡发生器102在其同相(+)输出端提供上升的斜坡信号，在其反相(-)输出端提供下降的斜坡信号。另外，细斜坡发生器102的差分输出端(即同相输出端和反相输出端)分别经由两个电容耦合至全差分比较器11。例如，如图1所示，细斜坡发生器102的同相输出端经由电容C3耦合至全差分比较器11的反相输入端，细斜坡发生器102的反相输出端经由电容C4耦合至全差分比较器11的同相输入端。
其中，全差分比较器11包括：差分输入端(+，-)和差分输出端(+，-)。如图所示，全差分比较器11的差分输入信号Vin和Vip主要由电容C1至C4决定。具体而言，在粗量化之前，可以先使开关S3和S4(受信号ΦS控制，可由逻辑控制电路12提供)闭合，从而在单斜模数转换器的差分输入端对来自外部的差分模拟输入信号(Vi+,Vi-)进行采样，并将采样的信号存储进电容C1至C4中；然后，在粗量化阶段，通过改变电容C1和C2的下极板的电压，可以改变全差分比较器11的差分输入信号Vin和Vip；类似地，在细量化阶段，通过改变电容C3和C4下极板的电压，也会改变全差分比较器11的差分输入信号Vin和Vip。另外，在采样之前，可以先将全差分比较器11的差分输入信号Vin和Vip复位，例如在复位阶段，将开关S1和S2(受信号ΦR控制，可由逻辑控制电路12提供)闭合，从而将共模参考信号Vcm传输至电容C1～C4的上极板。此时，全差分比较器11的差分输入信号Vin和Vip可由电容C1～C4的上下极板电压决定，即由参考电压Vcm(如共模电平)和斜坡发生器的初始输出电压决定，需要说明的是，电容C1～C4可以相同，如电容值相同。
其中，逻辑控制电路12与全差分比较器11和计数模块13连接，用于控制单斜模数转换器的工作时序，比如，在不同的量化阶段，通过使能信号(EN_C和EN_F)开启或关闭粗斜坡发生器101和细斜坡发生器102；在不同的量化阶段，控制计数模块13进行粗量化计数和细量化计数；以及，在复位和采样阶段，通过信号ΦS和ΦR控制开关S1～S4的导通和断开。另外，逻辑控制电路12基于全差分比较器11的输出(Voutp,Voutn)可以判断粗量化和细量化阶段是否结束。
其中，计数模块13用于对粗量化结果和细量化结果进行计数，以生成最终的模数转换结果。举例而言，计数模块13可以为M+N位计数器，其中M和N均为正整数，其中，在粗量化阶段，M+N位计数器的高M位开始计数(如将计数结果存入高M位中)，在细量化阶段，M+N位计数器的低N位开始计数(如将计数结果存入低N中)；在计数完成之后，将高M位和低N位的结果一起输出作为最终的模数转换结果。
以上对本发明实施例的单斜模数转换器的结构进行了说明，下面结合图2所示的工作时序，对图1所示的结构的工作过程进行说明。
如图2所示，图1的单斜模数转换器的时序包括：复位阶段(t0至t1)、采样阶段(t1至t2)、粗量化阶段(t2至t3)、细量化阶段(t4至t5)。以下提及的的高电平代表VDD电压(即电源电压)，低电平代表GND电压(地电压)。
首先，在t0到t1时段，将时序控制信号ΦR设置为高电平，ΦS设置为低电平。此时，开关S1和S2打开，S3和S4断开，共模参考电平Vcm传至全差分比较器11的差分输入端，电容C1～C4上下极板电压差复位到Vcm与斜坡初始电平的差值。
在t1到t2时段，将时序控制信号ΦR设置为低电平，ΦS设置为高电平，开关S1和S2关断，S3和S4导通，将来自外部的模拟输入信号(如像素信号)Vi+和Vi-采样到电容C1～C4上。
在t2到t4时段，将时序控制信号ΦR及ΦS设置为低电平，此时开关S1～S4断开。将使能信号EN_C设置为高电平，以开启粗斜坡发生器101，此时粗斜坡发生器101开始输出差分斜坡信号，同时计数模块13的高M位开始计数。当电容C1，C2下极板分别改变ΔV与-ΔV时，全差分比较器11的同相与反相输入端电平分别改变0.5ΔV与-0.5ΔV。随着粗斜坡信号变化，全差分比较器11的反相输入端电平(Voutn)不断下降，同相输入端电平(Voutp)不断上升，当同相输入端电平高于反相输入端时，全差分比较器11的同相输出端由低电平跳变为高电平，粗量化阶段基本完成，逻辑控制电路12锁定粗斜坡发生器101的输出不变，等待细量化阶段。
在t4到t5时段，使能信号EN_F被设置为高电平，以开启细斜坡发生器102，细斜坡发生器102分别输出上升、下降的斜坡信号至C3、C4的下极板，同时计数模块13的低N位开始计数。全差分比较器11的同相输入端电平逐步下降，反相输入端电平逐步上升，当反相输入端电平高于同相输入端时，比较器的反相输出端信号由低跳变至高，计数模块13输出低N位作为细量化的转换结果。
以上对本发明实施例的单斜模数转换器的结构和工作时序进行了说明，需要说明的是，以上并非对本发明实施例的限制，而是对本发明的举例说明。例如，在图1中，粗斜坡发生器101的同相和反相输出端(+，-)可以经由电容C1和C2分别耦合至全差分比较器11的反相和同相输入端(-，+)，相应地，对细斜坡发生器102的差分输入信号(Vi+,Vi-)的接法做适应性的调整即可。
另外，本发明实施例还提供了一种图像传感器，包括如上所述的单斜模数转换器。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，控制器，或者网络设备等)执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (9)

1.一种单斜模数转换器，其特征在于，包括：粗斜坡发生器、细斜坡发生器、全差分比较器、逻辑控制电路和计数模块；
其中，所述粗斜坡发生器的差分输出端分别经由第一电容和第二电容耦合至所述全差分比较器的差分输入端；
所述细斜坡发生器的差分输出端分别经由第三电容和第四电容耦合至所述全差分比较器的差分输入端；
所述单斜模数转换器的差分输入端，用于接收差分模拟输入信号，并经由开关电路耦合至所述全差分比较器的差分输入端；
所述全差分比较器的差分输出端、所述逻辑控制电路和所述计数模块串联，且所述逻辑控制电路用于控制所述单斜模数转换器依次工作于采样阶段、粗量化阶段和细量化阶段，以及在所述粗量化阶段和细量化阶段开启所述计数模块以对粗量化结果和细量化结果进行计数，以生成最终的模数转换结果；
所述粗斜坡发生器的同相和反相输出端分别通过所述第一和第二电容耦合至所述全差分比较器的同相和反相输入端，且所述细斜坡发生器的同相和反相输出端分别通过所述第三和第四电容耦合至所述全差分比较器的反相和同相输入端。
2.如权利要求1所述的单斜模数转换器，其特征在于，所述第一至第四电容的电容值相等。
3.如权利要求1所述的单斜模数转换器，其特征在于，所述单斜模数转换器的同相和反相输入端分别经由所述开关电路的第一和第二开关耦合至所述全差分比较器的反相和同相输入端。
4.如权利要求3所述的单斜模数转换器，其特征在于，在所述粗量化阶段，所述逻辑控制电路开启所述粗斜坡发生器，且所述逻辑控制电路在检测到所述全差分比较器的同相输出端由低电平跳变为高电平时，控制所述粗量化阶段结束。
5.如权利要求3所述的单斜模数转换器，其特征在于，在所述细量化阶段，所述逻辑控制电路开启所述细斜坡发生器，且所述逻辑控制电路在检测到所述全差分比较器的反相输出端由低电平跳变为高电平时，控制所述细量化阶段结束。
6.如权利要求1所述的单斜模数转换器，其特征在于，在所述采样阶段，所述开关电路将所述单斜模数转换器的差分输入端连接至所述全差分比较器的差分输入端，以将所述单斜模数转换器的差分输入端上的差分模拟输入信号采样并保存至所述第一至第四电容。
7.如权利要求1所述的单斜模数转换器，其特征在于，所述计数模块为M+N位计数器，其中M和N均为正整数，其中，在所述粗量化阶段，所述M+N位计数器的高M位开始计数，在所述细量化阶段，所述M+N位计数器的低N位开始计数。
8.如权利要求1所述的单斜模数转换器，其特征在于，所述逻辑控制电路还用于控制所述单斜模数转换器工作于复位阶段，其中所述复位阶段在所述采样阶段之前，且在所述复位阶段，所述全差分比较器的同相和反相输入端均耦合至共模参考电压。
9.一种图像传感器，其特征在于，包括如权利要求1至8中任一项所述的单斜模数转换器。
CN202210049729.2A 2022-01-17 2022-01-17 单斜模数转换器及图像传感器 Active CN114374806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210049729.2A CN114374806B (zh) 2022-01-17 2022-01-17 单斜模数转换器及图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210049729.2A CN114374806B (zh) 2022-01-17 2022-01-17 单斜模数转换器及图像传感器

Publications (2)

Publication Number Publication Date
CN114374806A CN114374806A (zh) 2022-04-19
CN114374806B true CN114374806B (zh) 2023-04-25

Family

ID=81144562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210049729.2A Active CN114374806B (zh) 2022-01-17 2022-01-17 单斜模数转换器及图像传感器

Country Status (1)

Country Link
CN (1) CN114374806B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116318161B (zh) * 2023-03-23 2024-02-02 华中科技大学 用于图像传感器的多步式单斜模数转换电路及控制方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737587A (zh) * 2020-12-07 2021-04-30 西安理工大学 采用互补细斜坡的并行两步式单斜模数转换方法及电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012143982A1 (ja) * 2011-04-21 2014-07-28 パナソニック株式会社 ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置
US9325335B1 (en) * 2014-10-24 2016-04-26 Teledyne Scientific & Imaging, Llc Comparator circuits with local ramp buffering for a column-parallel single slope ADC
CN110504965B (zh) * 2019-07-22 2022-05-03 电子科技大学 一种新型结构的两步式单斜模数转换器
CN112446183A (zh) * 2019-08-15 2021-03-05 天津大学青岛海洋技术研究院 一种两步单斜坡模数转换器
CN113014258B (zh) * 2021-02-22 2022-09-16 天津大学 应用于图像传感器领域的高速单斜坡模数转换器
CN113285714B (zh) * 2021-04-02 2024-02-02 西安理工大学 采用区间细斜坡的并行两步式单斜模数转换电路及方法
CN113381763B (zh) * 2021-05-21 2024-03-01 西安理工大学 采用全并行高速转换的两步式单斜模数转换电路及方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737587A (zh) * 2020-12-07 2021-04-30 西安理工大学 采用互补细斜坡的并行两步式单斜模数转换方法及电路

Also Published As

Publication number Publication date
CN114374806A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
US6967611B2 (en) Optimized reference voltage generation using switched capacitor scaling for data converters
US8704694B2 (en) A/D converter
KR100799955B1 (ko) 스위치드 커패시터 회로 및 파이프라인 ａ／ｄ 변환 회로
KR101698632B1 (ko) 전하 공유 디지털-아날로그 변환기 및 연속 근사 아날로그-디지털 변환기
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
CN104767525A (zh) 模拟数字变换器以及影像传感器
US8614639B1 (en) Integrator ramp generator with DAC and switched capacitors
US9236879B2 (en) A/D converter, image sensor device, and method of generating digital signal from analog signal
KR19980069864A (ko) 미스매치 에러가 감소된 파이프라인 아날로그-디지탈변환기 구조
EP3567720B1 (en) Mismatch and reference common-mode offset insensitive single-ended switched capacitor gain stage
US20180069564A1 (en) Analog-to-digital converter with noise shaping
US6229472B1 (en) A/D converter
US9413373B1 (en) Amplifier circuit and pipeline type analog-digital converter
US8159383B2 (en) Switched capacitor circuit and pipelined analog-to-digital conversion circuit with the switched capacitor circuit
CN111435837A (zh) 模拟转数字转换装置
TWI763228B (zh) 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
CN114374806B (zh) 单斜模数转换器及图像传感器
US7348916B2 (en) Pipeline A/D converter and method of pipeline A/D conversion
CN106656190B (zh) 连续逼近式模拟数字转换电路及其方法
US9007252B1 (en) Analog to digital conversion method and related analog to digital converter
KR101902119B1 (ko) 스위치드-커패시터 d/a 변환기를 사용한 축차 비교형 a/d 변환기
JP2011109560A (ja) アナログデジタル変換回路
Watabe et al. A digitally-calibrated 2-stage cyclic ADC for a 33-Mpixel 120-fps super high-vision CMOS image sensor
US10819360B2 (en) Delta-sigma modulator, delta-sigma modulation type A/D converter and incremental delta-sigma modulation type A/D converter
CN111435835B (zh) 开关电容电路以及模拟转数字转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant