JP5287785B2 - 静電容量式物理量センサ回路 - Google Patents

Description

本発明は、物理量が加えられたときの容量変化に基づいて、加えられた物理量を検出する静電容量式物理量センサ回路に関するもので、特に加速度センサに用いて好適である。

従来より、一般的に使用されている車載用加速度センサ等のセンサ回路として、静電容量式物理量センサ回路がある。この静電容量式物理量センサ回路は、物理量の変化により生じるセンサエレメントでの容量変化をＣ−Ｖ変換回路にて電気信号に変換したのち、変換された電気信号を差動増幅回路等で差動増幅するなど、信号処理回路による信号処理を行うことでセンサ出力を発生させる。

このような静電容量式物理量センサ回路の信号処理回路において、高いＳＮ（Signal Noise）比を実現するために、信号処理回路の初段に備えられるＣ−Ｖ変換回路の増幅率を上げることが有効である。しかし、２個のセンサエレメントの差動出力から感度信号を取り出す場合、２個のセンサエレメントの初期容量の差、つまり製造誤差に伴うセンサ容量バラツキの成分がＣ−Ｖ変換回路の出力に影響を与え、製造誤差が大きい場合には、それを考慮してＣ−Ｖ変換回路に備えられる帰還容量を大きくする等、ゲインを下げる対応が必要となる。これは、センサエレメントの容量変化成分を取り出すことに関しては不利な対応であり、ＳＮ比の悪化に繋がる。

これに対して、特許文献１において、信号処理回路の初段に備えられるＣ−Ｖ変換回路内のオペアンプの出力状態に応じて出力側の容量に適切な電荷を保持することで、センサ容量のバラツキによるオフセットを補正するようにしたセンサ回路が提案されている。

特開２００１−２４９０２８号公報

しかしながら、Ｃ−Ｖ変換回路内のオペアンプが飽和しない領域でないと適切な電荷を保持することができなくなるため、オペアンプが飽和する領域ではＳＮ比の向上を図れなくなる。

一方、静電容量式物理量センサ回路のＳＮ比を決める要因として大きいのが、Ｃ−Ｖ変換回路内のオペアンプのノイズであり、これは、センサエレメントから感度信号を如何に有効に取り出すことができるかに依存している。センサエレメントおよびＣ−Ｖ変換回路でのＳＮ比が悪いと、信号処理回路の後段においてＣ−Ｖ変換回路の出力を増幅する際には、センサ信号と共にノイズ信号も増幅してしまうため、ＳＮ比は向上しない。

本発明は上記点に鑑みて、初期容量バラツキを初段のＣ−Ｖ変換回路において補正し、感度信号のみを取り出せ、高いＳＮ比を得ることができる静電容量式物理量センサ回路を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、搬送波に同期する周期的な信号であり、かつ、該搬送波の振幅を所定の増幅率（Ａ）によって調整した振幅信号を出力するレベルシフト回路（２３）と、複数の補正容量（２４ａ−１〜２４ａ−ｎ）を有し、当該複数の補正容量によって補正容量値を設定する補正容量回路（２４）と、レベルシフト回路における増幅率および補正容量回路における補正容量値を設定する調整回路（２６）とを有してなり、Ｃ−Ｖ変換回路の出力電圧（Ｖｏｕｔ）に含まれる第１、第２固定電極との間に形成される容量のバラツキに起因するオフセット成分をキャンセルする容量差補正回路（２２）が備えられていることを特徴としている。

このように、容量差補正回路を備えれば、レベルシフト回路の増幅率と補正容量回路の補正容量値の設定に基づいて、初期容量バラツキに応じた補正量を設定することができる。このため、Ｃ−Ｖ変換回路の出力電圧から初期容量バラツキに起因するオフセット成分をキャンセルすることが可能となる。したがって、初期容量バラツキを初段のＣ−Ｖ変換回路において補正し、感度信号のみを取り出せて、高いＳＮ比を得ることができる静電容量式物理量センサ回路とすることが可能となる。

請求項２に記載の発明では、容量差補正回路には、レベルシフト回路にて生成する振幅信号の符合を決める符合設定回路（２５）が備えられ、該符合設定回路（２５）により互いに逆位相となる周期的な搬送波のいずれか一方がレベルシフト回路に入力されることを特徴としている。

このように、符合設定回路を備えることで、逆位相となる周期的な搬送波のいずれか一方を基準となる搬送波としてレベルシフト回路に入力し、レベルシフト回路にて搬送波に同期する振幅信号を生成させることが可能となる。

例えば、請求項３に記載したように、レベルシフト回路は、振幅信号の振幅を設定するデジタルアナログコンバータ（２３ａ）と、デジタルアナログコンバータの出力を電源として、符合設定回路を通じて入力される搬送波の振幅をデジタルアナログコンバータで設定された振幅にすると共に、搬送波の位相を反転させた信号を出力する第１インバータ（２３ｂ）と、第１インバータの出力の位相を更に反転させることで搬送波の位相と同位相の信号を出力する第２インバータ（２３ｃ）とを有した構成とされ、第１、第２インバータのいずれかが出力する信号を振幅信号とすることができる。

また、請求項４に記載したように、例えば、補正容量回路は、複数の補正容量として、容量値（Ｃｏ）がすべて等しい補正容量が並列接続された回路にて構成される。また、請求項５に記載したように、容量値（Ｃｏ）が最も小さいものから順に２ⁿ倍とされたｎ個の補正容量が並列接続された回路によって補正容量回路を構成しても良い。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態にかかる静電容量式の加速度センサ回路の回路図である。 レベルシフト回路２３の具体的な回路構成例を示した図である。 初期容量バラツキが大きい場合と小さい場合および無い場合の動作点の様子を示した模式図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の一実施形態にかかる静電容量式物理量センサ回路を加速度センサに適用する場合について説明する。図１は、半導体にて構成される静電容量式の加速度センサ回路の回路図である。以下、図１に基づいて加速度センサ回路の構成を説明する。

加速度センサは、可動電極１ａ、１ｂ及び固定電極２ａ、２ｂを備えたセンサエレメント１０と、可動電極１ａ、１ｂと固定電極２ａ、２ｂによる差動容量の変化に基づいて加速度を検出する信号処理回路２０とを有した構成となっている。

センサエレメント１０は、例えば半導体基板を用いて形成された梁構造体を備え、梁構造体によって対向配置された櫛歯電極などによる可動電極１ａ、１ｂ及び固定電極２ａ、２ｂが構成されている。そして、対向配置された可動電極１ａおよび固定電極２ａと可動電極１ｂおよび固定電極２ｂとによって差動の容量を構成し、加速度の印加に伴って互いに対称動作を行い、対称的な容量変化を生じさせる。例えば、加速度の印加によって可動電極１ａと固定電極２ａの間の容量（以下、第１容量Ｃｓ１という）がΔＣ増加すると、可動電極１ｂと固定電極２ｂとの間の容量（以下、第２容量Ｃｓ２という）が逆にΔＣ減少する。そして、各固定電極２ａ、２ｂに対して互いに反転する信号（搬送波）Ｖｐ１、Ｖｐ２を周期的に印加することで、可動電極１ａ、１ｂの変位に応じた差動容量の変化を信号処理回路２０を通じてセンサ出力として出力し、加速度検出を行う。

信号処理回路２０には、Ｃ−Ｖ変換回路２１が備えられていると共に、容量差補正回路２２が備えられている。信号処理回路２０には、この他、サンプルホールド回路およびスイッチトキャパシタ回路を有する差動増幅回路等が備えられているが、これらについては従来と同様の構成であるため、ここでは省略してある。

Ｃ−Ｖ変換回路２１は、可動電極１ａ、１ｂと固定電極２ａ、２ｂからなる差動容量の変化を電圧に変換するもので、オペアンプ２１ａ、帰還容量２１ｂおよびスイッチ２１ｃを有した構成となっている。オペアンプ２１ａの反転入力端子は可動電極１ａ、１ｂに接続されており、反転入力端子と出力端子との間には、帰還容量２１ｂ及びスイッチ２１ｃが並列に接続されている。スイッチ２１ｃは図示しない制御信号発生回路からの信号によって駆動され、オペアンプ２１ａの非反転入力端子には、搬送波として印加される電圧Ｖｄｄ（例えば５Ｖ）の１／２の電圧とされる中間電圧Ｖｄｄ／２（例えば２．５Ｖ）が入力される。

容量差補正回路２２は、Ｃ−Ｖ変換回路２１の出力電圧Ｖｏｕｔに含まれる初期容量バラツキに起因するオフセット成分をキャンセルするものであり、レベルシフト回路２３、補正容量回路２４、符合設定部２５、調整回路２６を備えた構成とされている。

レベルシフト回路２３は、搬送波Ｖｐ１、Ｖｐ２と同期する周期的な信号であり、かつ、搬送波Ｖｐ１、Ｖｐ２の信号振幅を減衰させる信号を生成するものである。図２は、レベルシフト回路２３の具体的な回路構成例を示した図である。この図に示されるように、レベルシフト回路２３は、ＤＡＣ（デジタルアナログコンバータ）２３ａと、第１インバータ２３ｂおよび第２インバータ２３ｃと、選択スイッチ２３ｄを有した構成とされている。

ＤＡＣ２３ａは、例えばＲ−２Ｒ回路によって構成され、レベルシフト回路２３が生成する信号の信号振幅を決めるために用いている。ここでは、第１、第２インバータ２３ｂ、２３ｃの電源として用いることで、第１、第２インバータ２３ｂ、２３ｃの出力できる電圧範囲を決定している。

第１、第２インバータ２３ｂ、２３ｃは、入力されるいずれかの搬送波Ｖｐ１、Ｖｐ２の位相を反転させると共に、ＤＡＣ２３ａによって絞られた電圧範囲の信号に変換して出力する。このため、第１インバータ２３ｂは、入力されたいずれかの搬送波Ｖｐ１、Ｖｐ２の位相が１８０°ずれて反転させられ、かつ、ＤＡＣ２３ａにて振幅を絞った振幅信号を発生させる。また、第２インバータ２３ｃは、第１インバータ２３ｂの出力の位相を更に１８０°ずらした信号、つまり入力されたいずれかの搬送波Ｖｐ１、Ｖｐ２と同位相で、かつ、ＤＡＣ２３ａにて振幅を絞った振幅信号を発生させる。

選択スイッチ２３ｄは、第１容量Ｃｓ１の容量値Ｃｏ１と第２容量Ｃｓ２の容量値Ｃｏ２のいずれを補正するかによって切り替えられるスイッチである。具体的には、選択スイッチ２３ｄは、容量値Ｃｏ１側を補正する場合には、第１インバータ２３ｂの出力がレベルシフト回路２３の出力とされるように切り替えられ、容量値Ｃｏ２側を補正する場合には、第２インバータ２３ｃの出力がレベルシフト回路２３の出力とされるように切り替えられる。例えば、第１容量Ｃｓ１の容量値Ｃｏ１の方が第２容量Ｃｓ２の容量値Ｃｏ２よりも大きければ、第２容量Ｃｓ２側を補正するように第１インバータ２３ｂの出力がレベルシフト回路２３の出力とされ、第１容量Ｃｓ１の容量値Ｃｏ１よりも第２容量Ｃｓ２の容量値Ｃｏ２の方が大きければ、第１容量Ｃｓ１側を補正するように第２インバータ２３ｃの出力がレベルシフト回路２３の出力とされる。

補正容量回路２４は、補正容量値を設定する回路であり、アレイ状に並べられたｎ個の補正容量２４ａ−１〜２４ａ−ｎが並列接続されることで構成され、レベルシフト回路２３とＣ−Ｖ変換回路２１との間に接続される。各補正容量２４ａ−１〜２４ａ−ｎにはスイッチ２４ｂ−１〜２４ｂ−ｎが接続されており、各補正容量２４ａ−１〜２４ａ−ｎのうちスイッチ２４ｂ−１〜２４ｂ−ｎが投入されているものが補正用としてＣ−Ｖ変換回路２１に接続される。本実施形態では、各補正容量２４ａ−１〜２４ａ−ｎが同じ容量値に設定されていることから、補正容量２４ａ−１〜２４ａ−ｎの選択数、つまりスイッチ２４ｂ−１〜２４ｂ−ｎの投入数の積によって総補正容量値が決まる。

符合設定部２５は、レベルシフト回路２３にて生成する振幅信号の符合（極性）を決めるものであり、例えば選択スイッチにて構成される。すなわち、第１容量Ｃｓ１の容量値Ｃｏ１と第２容量Ｃｓ２の容量値Ｃｏ２のいずれが大きいかによって搬送波Ｖｐ１を基準にするか、それとも搬送波Ｖｐ２を基準にするかを決める。そして、基準とされる側の信号がレベルシフト回路２３に入力されるように、選択スイッチの投入先が設定される。例えば、第１容量Ｃｓ１の容量値Ｃｏ１の方が第２容量Ｃｓ２の容量値Ｃｏ２よりも大きければ、搬送波Ｖｐ２を基準とするように選択スイッチが投入され、第１容量Ｃｓ１の容量値Ｃｏ１よりも第２容量Ｃｓ２の容量値Ｃｏ２の方が大きければ、搬送波Ｖｐ１を基準とするように選択スイッチが投入される。

調整回路２６は、メモリ素子で構成され、レベルシフト回路２３に備えられるＤＡＣ２３ａが決める電圧範囲、補正容量回路２４の補正用の容量値、符合設定部２５の極性を決めるためのものである。この調整回路２６からの信号に基づいて、レベルシフト回路２３のＤＡＣ２３ａの電圧範囲、補正容量回路２４におけるスイッチ２４ｂ−１〜２４ｂ−ｎのどれを投入するか、および、符合設定部２５の選択スイッチの投入先が制御される。

次に、上記のように構成された加速度センサ回路の作動について説明するが、加速度センサ回路による加速度検出の手法については従来と変わらないため、ここでは本実施形態の加速度センサ回路における初期容量バラツキの補正方法について説明する。まず、この初期容量バラツキの補正方法に先立ち、初期容量バラツキが及ぼす影響について説明する。

容量差補正回路２２を除いた従来の回路構成において、第１容量Ｃｓ１の容量値Ｃｏ１と第２容量Ｃｓ２の容量値Ｃｏ２に差（Ｃｏ１−Ｃｏ２）がある場合を想定してみる。この場合、Ｃ−Ｖ変換回路２１の出力電圧Ｖｏｕｔには、加速度の印加に伴う容量変化ΔＣで表される感度成分に加えて容量差（Ｃｏ１−Ｃｏ２）に相当するオフセット成分が加わった値となる。このため、帰還容量２１ｂの容量値をＣｆ、入力される搬送波Ｖｐ１、Ｖｐ２の電圧をＶｉｎとすると、出力電圧Ｖｏｕｔは次式で表される。

（数１）
Ｖｏｕｔ＝［｛（Ｃｏ１−Ｃｏ２）＋２ΔＣ｝／Ｃｆ］×Ｖｉｎ
したがって、出力電圧Ｖｏｕｔが飽和しないようにするためには、帰還容量２１ｂの容量値Ｃｆと容量差（Ｃｏ１−Ｃｏ２）の大きさが影響を与えることになる。図３は、Ｃ−Ｖ変換回路２１に備えられたオペアンプ２１ａの動作点を０．５〜４．５Ｖとするときの初期容量バラツキが大きい場合と小さい場合および無い場合の動作点の様子を示している。

上記数式１に示されるように、出力電圧Ｖｏｕｔは、加速度の印加に伴う容量変化ΔＣで表される感度成分および容量差（Ｃｏ１−Ｃｏ２）に相当するオフセット成分と、帰還容量の容量値Ｃｆおよび入力電圧Ｖｉｎによって表される。したがって、容量値Ｃｆおよび入力電圧Ｖｉｎをある一定の値に規定した場合、出力電圧Ｖｏｕｔは、容量変化ΔＣで表される感度成分と容量差（Ｃｏ１−Ｃｏ２）に相当するオフセット成分、つまり初期容量バラツキに起因する成分によって決まる。

そして、図３に示したように、初期容量バラツキの大小に関わらず、オペアンプ２１ａの動作点の電圧範囲内に出力電圧Ｖｏｕｔが収まらなければ、出力電圧Ｖｏｕｔが飽和することになる。つまり、初期容量バラツキが大きければ、出力電圧Ｖｏｕｔにもそれだけオフセット成分が加わることになるため、それを考慮して帰還容量２１ｂの容量値Ｃｆなどを設定する必要がある。このとき、初期容量バラツキが大きければ大きいほど、オペアンプ２１ａの出力が飽和しないように帰還容量２１ｂの容量値Ｃｆを大きくしなければならないため、感度成分の大きさが小さくなり、信号処理回路２０の後段に備えられる増幅回路などでの増幅率を増加させなければならなくなる。

また、初期容量バラツキが小さい場合には、出力電圧Ｖｏｕｔの動作範囲が小さくなるが、このときには初期容量バラツキが小さいことが予め分かっていれば、それに応じて帰還容量２１ｂの容量値Ｃｆを小さい値に設定したりすることで、感度成分のみを効率よく取り出すことが可能となり、ＳＮ比の向上を図ることが可能となる。

したがって、初期容量バラツキを如何にしてＣ−Ｖ変換回路２１で低減するかが、ＳＮ比の向上のポイントとなる。このため、本実施形態では、上記した容量差補正回路２２によって初期容量バラツキの補正を行うことで、Ｃ−Ｖ変換回路２１において初期容量バラツキの影響を低減した出力電圧Ｖｏｕｔが発生させられるようにする。以下、この初期容量バラツキの補正方法の考え方について説明する。

本実施形態の加速度センサ回路では、容量差補正回路２２に備えられたレベルシフト回路２３が出力する振幅信号の振幅および補正容量２４ａ−１〜２４ａ−ｎの選択数の積によて、オフセット成分の補正量を決定することができる。このため、初期容量バラツキの大きさを考慮して調整分解能を最適に割り当てることによって、初期容量バラツキをキャンセルし、容量変化ΔＣで表される感度成分を効率よく取り出せるようにする。

まず、容量差補正回路２２による補正を行う前の状態におけるＣ−Ｖ変換回路２１の出力電圧Ｖｏｕｔは、上述した数式１で示される。そして、これに対して、調整回路２６によってレベルシフト回路２３の振幅信号の設定、補正容量回路２４による補正容量２４ａ−１〜２４ａ−ｎの選択、および、符合設定回路２５による極性の決定を行った場合の補正量Ｖｏｆは、次式で表される。

（数２）
Ｖｏｆ＝−Ａ（ｎ×Ｃｏ／Ｃｆ）×Ｖｉｎ
ここで、数式２中のｎは補正容量２４ａ−１〜２４ａ−ｎの選択数、Ｃｏは、補正容量２４ａ−１〜２４ａ−ｎの１つ当たりの容量値を表している。また、Ａは増幅率、つまりＤＡＣ２３ａで搬送波Ｖｐ１、Ｖｐ２の電圧範囲を絞るときの倍率を表しており、−１≦Ａ≦１の範囲に設定される。

ここで、数式１におけるオフセット成分をキャンセルするためには、数式２が数式１のオフセット成分と等しくなれば良い。つまり、容量差補正回路２２による補正を行った場合には、数式１に対して数式２で表される補正項が足されることになるため、出力電圧Ｖｏｕｔは数式３のように表されることになる。

（数３）
Ｖｏｕｔ＝［｛（Ｃｏ１−Ｃｏ２）＋２ΔＣ｝／Ｃｆ］×Ｖｉｎ＋Ｖｏｆ
＝［｛（Ｃｏ１−Ｃｏ２）−ＡｎＣｏ＋２ΔＣ｝／Ｃｆ］×Ｖｉｎ
このため、数式３において、容量変化ΔＣの項のみが残るようにするためには、数式４が成り立てば良く、数式４が成り立てば、数式３は数式５のように変換される。

（数４）
ｎＡＣｏ＝Ｃｏ１−Ｃｏ２
（数５）
Ｖｏｕｔ＝（２ΔＣ／Ｃｆ）×Ｖｉｎ
したがって、例えば、初期容量バラツキを調整するために、加速度を印加していない状態でオフセット成分のみに基づく出力電圧Ｖｏｕｔを発生させ、そのときの出力電圧に基づいて最適な増幅率Ａおよび選択数ｎを決める。つまり、増幅率Ａおよび選択数ｎを調整しながら、出力電圧Ｖｏｕｔを０に近づける。そして、出力電圧Ｖｏｕｔが最も０に近づいたときの増幅率Ａおよび選択数ｎを調整回路２６のメモリ素子に書き込む。これにより、実際に加速度センサ回路を使用する際には、調整回路２６のメモリ素子に書き込まれた増幅率Ａおよび選択数ｎに基づいて初期容量バラツキを補正でき、初期容量バラツキによるオフセット成分をキャンセルした出力電圧Ｖｏｕｔを得ることが可能となる。

なお、数式４を満たす増幅率Ａおよび選択数ｎの組み合わせが複数有る場合には、例えば選択数ｎが小さい方を優先するなど、選択数ｎを先に決めておき、それに対応する増幅率Ａを決定すれば良い。

以上説明したように、本実施形態では、容量差補正回路２２を備えるようにし、容量差補正回路２２によって初期容量バラツキに応じた補正量を設定できるようにしている。このため、Ｃ−Ｖ変換回路２１の出力電圧Ｖｏｕｔから初期容量バラツキに起因するオフセット成分をキャンセルすることが可能となる。したがって、初期容量バラツキを初段のＣ−Ｖ変換回路２１において補正し、感度信号のみを取り出せて、高いＳＮ比を得ることができる静電容量式の加速度センサ回路とすることが可能となる。

なお、増幅率Ａについては、ＤＡＣ２３ａで構成する場合には通常−１〜１の範囲で設定されることになるが、第１、第２インバータ回路２３ｂ、２３ｃの最低動作電圧から０に近い値には設定できない。また、昇圧回路などを用いない限り、増幅率Ａを１よりも大きくすることもできない。

しかしながら、増幅率Ａの値は、搬送波Ｖｐ１、Ｖｐ２の振幅に対する比率であるから、搬送波Ｖｐ１、Ｖｐ２の振幅を小さくすることによって、相対的に増幅率Ａを１よりも大きくすることは可能である。具体的には、ＤＡＣ２３ａの電源を５Ｖ（電圧範囲を５Ｖ）とし、第１、第２インバータ回路２３ｂ、２３ｃの電源も５Ｖにして、搬送波Ｖｐ１、Ｖｐ２の振幅を２．５Ｖにすれば、増幅率Ａは２となる。このため、より大きな初期容量バラツキを補正することも可能となる。

ただし、このときには容量変化ΔＣに対するセンサ出力の応答性も半分になり、ＳＮ比の取り扱いに注意が必要になるため、加速度センサ回路を構成するための半導体基板のチップサイズが許す限り、補正容量２４ａ−１〜２４ａ−ｎの容量値Ｃｏの値を大きくすることで対応するのが好ましい。

（他の実施形態）
上記実施形態では静電容量式物理量センサ回路として加速度センサ回路を例に挙げて説明したが、それ以外のセンサ、例えばジャイロセンサや圧力センサにも本発明を適用することが可能である。

また、上記実施形態では、容量差補正回路２２に備えられる補正容量回路２４として各補正容量２４ａ−１〜２４ａ−ｎの容量値Ｃｏがすべて同じ値である場合について説明したが、容量値Ｃｏが異なる値であっても構わない。例えば、各補正容量２４ａ−１〜２４ａ−ｎのうち最も容量値Ｃｏが小さいものに対して、２倍、４倍、８倍、１６倍というように、容量値を２ⁿ倍で増加させたものとしても構わない。

また、上記実施形態では、搬送波Ｖｐ１、Ｖｐ２として交流の矩形波を印加してスイッチトキャパシタなどの差増増幅回路を用いる方法について説明したが、交流正弦波を印加する方法など、いずれの方法に対しても対応可能である。

１ａ、１ｂ 可動電極
２ａ、２ｂ 固定電極
１０ センサエレメント
２０ 信号処理回路
２１ Ｃ−Ｖ変換回路
２１ａ オペアンプ
２１ｂ 帰還容量
２２ 容量差補正回路
２３ レベルシフト回路
２３ａ ＤＡＣ
２３ｂ、２３ｃ 第１、第２インバータ
２３ｄ 選択スイッチ
２４ 補正容量回路
２５ 符合設定部
２６ 調整回路

Claims (5)

1. 物理量の変化に応じて変位する可動電極（１ａ、１ｂ）と、前記可動電極に対向して配置され、互いに逆位相となる周期的な搬送波（Ｖｐ１、Ｖｐ２）が印加される第１、第２固定電極（２ａ、２ｂ）とを有したセンサエレメント（１０）と、
   前記可動電極と前記第１、第２固定電極との間に形成される容量（Ｃｓ１、Ｃｓ２）の変化に応じた信号が入力され、該容量の変化に応じた電圧を出力するＣ−Ｖ変換回路（２１）を含む信号処理回路（２０）とを備えてなる容量式物理量センサ回路において、
   前記搬送波に同期する周期的な信号であり、かつ、該搬送波の振幅を所定の増幅率（Ａ）によって調整した振幅信号を出力するレベルシフト回路（２３）と、
   複数の補正容量（２４ａ−１〜２４ａ−ｎ）を有し、当該複数の補正容量によって補正容量値を設定する補正容量回路（２４）と、
   前記レベルシフト回路における前記増幅率および前記補正容量回路における前記補正容量値を設定する調整回路（２６）とを有してなり、
   前記Ｃ−Ｖ変換回路の出力電圧（Ｖｏｕｔ）に含まれる前記第１、第２固定電極との間に形成される容量のバラツキに起因するオフセット成分をキャンセルする容量差補正回路（２２）が備えられていることを特徴とする静電容量式物理量センサ回路。
2. 前記容量差補正回路には、前記レベルシフト回路にて生成する前記振幅信号の符合を決める符合設定回路（２５）が備えられ、該符合設定回路（２５）により互いに逆位相となる周期的な搬送波のいずれか一方が前記レベルシフト回路に入力されることを特徴とする請求項１に記載の静電容量式物理量センサ回路。
3. 前記レベルシフト回路は、
   前記振幅信号の振幅を設定するデジタルアナログコンバータ（２３ａ）と、
   前記デジタルアナログコンバータの出力を電源として、前記符合設定回路を通じて入力される前記搬送波の振幅を前記デジタルアナログコンバータで設定された振幅にすると共に、前記搬送波の位相を反転させた信号を出力する第１インバータ（２３ｂ）と、
   前記第１インバータの出力の位相を更に反転させることで前記搬送波の位相と同位相の信号を出力する第２インバータ（２３ｃ）とを有し、
   前記第１、第２インバータのいずれかが出力する信号を前記振幅信号としていることを特徴とする請求項２に記載の静電容量式物理量センサ回路。
4. 前記補正容量回路は、前記複数の補正容量として、容量値（Ｃｏ）がすべて等しい補正容量が並列接続された回路であることを特徴とする請求項１ないし３のいずれか１つに記載の静電容量式物理量センサ回路。
5. 前記補正容量回路は、容量値（Ｃｏ）が最も小さいものから順に２ⁿ倍とされたｎ個の補正容量が並列接続された回路であることを特徴とする請求項１ないし３のいずれか１つに記載の静電容量式物理量センサ回路。

Images