JP2000074939A

JP2000074939A - 容量式加速度センサ

Info

Publication number: JP2000074939A
Application number: JP24370498A
Authority: JP
Inventors: Shigenori Yamauchi; 重徳山内; Hayashi Nonoyama; 林野々山
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1998-08-28
Filing date: 1998-08-28
Publication date: 2000-03-14

Abstract

(57)【要約】【課題】容量式の加速度センサにおいて、検出感度を
低下させることなく、オフセット電圧を除去する。【解決手段】可動電極２の一方側、他方側に、第１の
固定電極３、４、第２の固定電極５、６が対向配置され
ており、信号発生回路７によって第１の固定電極３、４
と第２の固定電極５、６に交互に搬送波信号が印加され
る。また、第１の固定電極３、４と可動電極２間および
第２の固定電極５、６と可動電極２間のそれぞれの静電
容量の差が、Ｃ−Ｖ変換回路８によって加速度に対応し
た電圧に変換され出力される。また、オフセット補正を
行うためにオフセット補正回路１１が設けられており、
容量の異なる複数のコンデンサ１１ａ〜１１ｄの中から
選択されたオフセット補正用コンデンサを、接続手段１
１ｅによって固定電極３、４と可動電極２間に接続する
ようにしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、可動電極と固定電
極の間の静電容量の変化に基づいて加速度を検出する容
量式加速度センサに関する。

【０００２】

【従来の技術】従来、この種の容量式加速度センサにお
いては、加速度の作用に応じて変位する可動電極の一方
側、他方側に第１、第２の固定電極が対向配置されてお
り、第１の固定電極と第２の固定電極に交互に電圧を印
加し、このときの第１の固定電極と可動電極の間の第１
の静電容量と、第２の固定電極と可動電極の間の第２の
静電容量の差を、加速度に対応した電圧に変換して出力
するようにしている。この場合、具体的には、Ｃ−Ｖ変
換回路を用いて第１、第２の静電容量の差に応じた電圧
に変換する。

【０００３】

【発明が解決しようとする課題】上記した構成の加速度
センサにおいて、第１、第２の静電容量のアンバランス
あるいは第１の固定電極と可動電極の間および第２の固
定電極と可動電極の間の寄生容量のアンバランスなどに
よって、加速度に対応した電圧にオフセット電圧が現れ
る。このオフセット電圧は、加速度が発生していないと
きに出力される電圧である。

【０００４】この場合、上記したＣ−Ｖ変換回路の出力
側に減算回路を設け、この減算回路によって加速度に対
応した電圧からオフセット電圧を除去することができ
る。しかしながら、オフセット電圧が大きい場合には、
加速度に対応した電圧の振幅を大きくすると、Ｃ−Ｖ変
換のダイナミックレンジ（電圧許容範囲）を超えてしま
う。このため、加速度に対応した信号の振幅を大きくす
ることができず、加速度検出における感度向上の妨げと
なる。

【０００５】本発明は上記問題を解決することを目的と
する。

【０００６】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、第１の固定電極
（３、４）と可動電極（２）の間および第２の固定電極
（５、６）と可動電極（２）の間の少なくとも一方に、
オフセット電圧をキャンセルし得る容量のオフセット補
正用コンデンサを接続するようにしたことを特徴として
いる。

【０００７】このことによりＣ−Ｖ変換を行う前の段階
でオフセット電圧の補正を行うことができ、Ｃ−Ｖ変換
後にオフセット補正する場合の上記した問題を解決する
ことができる。この場合、請求項２に記載の発明のよう
に、複数のコンデンサ（１１ａ〜１１ｄ）の中から選択
されたコンデンサを前記オフセット補正用コンデンサと
し、接続手段（１１ｅ）によって上記した接続を行うよ
うにすれば、オフセット電圧をキャンセルし得る容量の
コンデンサを容易に設定して接続することができる。

【０００８】また、請求項３に記載の発明においては、
可動電極にオフセット電圧をキャンセルし得る電荷を供
給する手段（１１ｆ、１１ｇ、１１ｈ、１１ｉ）を設け
ることによって、可動電極から抽出される電荷からオフ
セット電圧に対応する電荷をキャンセルすることができ
るため、この発明においても請求項１と同様の効果を奏
する。この場合、請求項４に記載の発明のように、可動
電極に供給する電荷の量を可変にする手段（１１ｇ）を
設ければ、オフセット電圧をキャンセルし得る電荷の設
定を容易に行うことができる。

【０００９】なお、上記した括弧内の符号は、後述する
実施形態記載の具体的手段との対応関係を示すものであ
る。

【００１０】

【発明の実施の形態】（第１実施形態）図１に、本発明
の第１実施形態に係る容量式加速度センサの構成を示
す。この実施形態においては、センサエレメント１とし
て、櫛歯状に形成された可動電極２と、この可動電極２
の一方の側に対向配置された第１の固定電極３、４と、
可動電極２の他方の側に対向配置された第２の固定電極
５、６とを有するものを用いている。可動電極２は、図
の上下方向に加速度が生じると、その加速度の作用に応
じて図の上下方向に変位する。第１の固定電極３、４と
可動電極２の間の第１の静電容量と、第２の固定電極
５、６と可動電極２との間の第２の静電容量は差動の容
量となっており、可動電極２が変位すると、第１、第２
の静電容量に差が生じる。

【００１１】この静電容量の差を検出するために、信号
発生回路７、Ｃ−Ｖ変換回路８が設けられている。信号
発生回路７は、第１の固定電極３、４と第２の固定電極
５、６に互いに電圧レベルの異なる搬送波信号、具体的
には第１の電圧（Ｖｄｄの電圧）と第２の電圧（０Ｖの
電圧）からなる搬送波信号を交互に印加する。Ｃ−Ｖ変
換回路８は、スイッチトキャパシタ型のもので、信号発
生回路７から出力される信号に基づき、第１、第２の静
電容量を、加速度に対応した電圧に変換して出力する。
このＣ−Ｖ変換回路８の出力電圧は、増幅器（ＡＭＰ）
９、ローパスフィルタ（ＬＰＦ）１０を介し、センサ出
力として取出される。

【００１２】以下、搬送波発生回路７、Ｃ−Ｖ変換回路
８により、第１、第２の静電容量の差を電圧に変換する
場合の作動について図２を参照して説明する。なお、Ｃ
−Ｖ変換回路８は、図２に示すように、オペアンプ８
ａ、コンデンサ８ｂ、およびスイッチ（半導体スイッチ
等のスイッチ手段）８ｃから構成されており、スイッチ
８ｃは、信号発生回路７からの信号によりオン、オフす
る。

【００１３】なお、図２において、Ｃ１は固定電極３、
４と可動電極２間の静電容量、Ｃ２は固定電極５、６と
可動電極２間に静電容量、Ｃｅ１は固定電極３、４と可
動電極２間の寄生容量、Ｃｅ２は固定電極５、６と可動
電極２間の寄生容量を示している。搬送波発生回路７、
Ｃ−Ｖ変換回路８は、３つのステップからなる動作を繰
り返し実行する。

【００１４】まず、第１のステップでは、図２（ａ）に
示すように、第１の固定電極３、４にＶｄｄの電圧を印
加し、第２の固定電極５、６に０Ｖの電圧を印加し、ま
たスイッチ８ｃをオンにする。このとき、固定電極３、
４と可動電極２間に蓄積される電荷Ｑ１、固定電極５、
６と可動電極２間に蓄積される電荷Ｑ２、オペアンプ８
ａの出力電圧Ｖｏは、それぞれ数式１、２、３で表され
る。

【００１５】

【数１】Ｑ１＝−（Ｃ１＋Ｃｅ１）・Ｖｄｄ／２

【００１６】

【数２】Ｑ２＝（Ｃ２＋Ｃｅ２）・Ｖｄｄ／２

【００１７】

【数３】Ｖｏ＝Ｖｄｄ／２第２のステップでは、図２（ｂ）に示すように、スイッ
チ８ｃをオフにする。このとき、電荷Ｑ１、Ｑ２、オペ
アンプ８ａの出力電圧Ｖｏは変化しない。第３のステッ
プでは、図２（ｃ）に示すように、第１の固定電極３、
４に０Ｖの電圧を印加し、第２の固定電極５、６にＶｄ
ｄの電圧を印加する。このとき、固定電極３、４と可動
電極２間に蓄積される電荷Ｑ１’、固定電極５、６と可
動電極２間に蓄積される電荷Ｑ２’、オペアンプ８ａの
出力電圧Ｖｏ’は、それぞれ数式４、５、６で表され
る。

【００１８】

【数４】Ｑ１’＝（Ｃ１＋Ｃｅ１）・Ｖｄｄ／２

【００１９】

【数５】Ｑ２’＝−（Ｃ２＋Ｃｅ２）・Ｖｄｄ／２

【００２０】

【数６】Ｖｏ’＝ΔＱ／Ｃｆ＋Ｖｄｄ／２ここで、Ｃｆは、コンデンサ８ｃの容量である。また、
ΔＱは電荷の変動分であって、数式７で表される。

【００２１】

【数７】 ΔＱ＝（Ｑ１’＋Ｑ２’）−（Ｑ１＋Ｑ２）＝｛（Ｃ１−Ｃ２）＋（Ｃｅ１−Ｃｅ２）｝・Ｖｄｄこの数式７において、（Ｃ１−Ｃ２）・Ｖｄｄは加速度
に応じた電荷を示し、（Ｃｅ１−Ｃｅ２）・Ｖｄｄはオ
フセット電圧に対応する電荷を示している。

【００２２】そこで、この実施形態においては、そのよ
うなオフセット電圧を発生させないようにするため、図
１に示すように、オフセット補正回路１１を設けてい
る。このオフセット補正回路１１は、容量の異なる複数
のコンデンサ１１ａ、１１ｂ、１１ｃ、１１ｄと、これ
ら複数のコンデンサ１１ａ、１１ｂ、１１ｃ、１１ｄの
中から選択されたオフセット補正用コンデンサを固定電
極３、４と可動電極２間に接続する接続手段１１ｅから
構成されている。ここで、選択されたオフセット補正用
コンデンサの容量をＣｓとすると、数式１、４、７はそ
れぞれ数式８、９、１０で表される。

【００２３】

【数８】Ｑ１＝−（Ｃ１＋Ｃｅ１＋Ｃｓ）・Ｖｄｄ／２

【００２４】

【数９】Ｑ１’＝（Ｃ１＋Ｃｅ１＋Ｃｓ）・Ｖｄｄ／２

【００２５】

【数１０】 ΔＱ＝（Ｑ１’＋Ｑ２’）−（Ｑ１＋Ｑ２）＝｛（Ｃ１−Ｃ２）＋（Ｃｓ＋Ｃｅ１−Ｃｅ２）｝・Ｖｄｄ従って、Ｃｓ＋Ｃｅ１−Ｃｅ２＝０となるような容量Ｃ
ｓ、すなわち寄生容量のアンバランス分に相当する容量
を有するコンデンサを選択すれば、オフセット電圧をキ
ャンセルすることができる。

【００２６】なお、オフセット補正回路１１に用意する
複数のコンデンサは、４つに限らずそれより多いもので
あってもよい。また、それら複数のコンデンサの容量を
最小値のものに対して、２倍、４倍、８倍、…と２のｎ
条になるようにしておけば、オフセット電圧をキャンセ
ルし得る容量のコンデンサの選択を容易に行うことがで
きる。

【００２７】また、複数のコンデンサは、固定電極３、
４と可動電極２間で選択的に接続されるものに限らず、
固定電極５、６と可動電極２間で選択的に接続されるも
のであってもよく、また固定電極３、４と可動電極２間
および固定電極５、６と可動電極２の両方において選択
的に接続されるようになっていてもよい。このようなオ
フセット補正用コンデンサの接続によって、寄生容量の
アンバランス分のみならず、第１、第２の静電容量のア
ンバランスによるオフセット電圧もキャンセルすること
ができる。（第２実施形態）図３に、本発明の第２実施形態に係る
容量式加速度センサの構成を示す。

【００２８】この実施形態においては、オフセット補正
回路１１を、可動電極２に一端側が接続されたコンデン
サ１１ｆと、このコンデンサ１１ｆの他端側に接続され
たディジタル−アナログ変換器（ＤＡＣ）１１ｇから構
成している。他の構成は第１実施形態と同じである。こ
の第２実施形態における動作を図４を参照して説明す
る。

【００２９】上記した搬送波発生回路７、Ｃ−Ｖ変換回
路８の動作における３つのステップにおいて、第１、第
２のステップでは、図４（ａ）、（ｂ）に示すように、
ＤＡＣ１１ｇの出力電圧をＶｄｄ／２にしておく。そし
て、第３のステップで、図４（ｃ）に示すように、ＤＡ
Ｃ１１ｇの出力電圧をＶＤＡにする。このとき、コンデ
ンサ１１ｆに蓄積される電荷Ｑｓは、数式１１で表され
る。なお、Ｃｓは、コンデンサ１１ｆの容量である。

【００３０】

【数１１】Ｑｓ＝（ＶＤＡ−Ｖｄｄ／２）・Ｃｓこのとき、オペアンプ８ａの出力電圧Ｖｏ’は、数式６
で表されるが、本実施形態においては、コンデンサ１１
ｆに蓄積される電荷Ｑｓを可動電極２に供給するように
しているため、数式６における電荷の変動分ΔＱは、数
式１２で表される。

【００３１】

【数１２】 ΔＱ＝（Ｑ１’＋Ｑ２’＋Ｑｓ）−（Ｑ１＋Ｑ２）＝｛（Ｃ１−Ｃ２）＋（ＶＤＡ−Ｖｄｄ／２）・Ｃｓ／Ｖｄｄ＋（Ｃｅ１ −Ｃｅ２）｝・Ｖｄｄ従って、（ＶＤＡ−Ｖｄｄ／２）・Ｃｓ／Ｖｄｄ＋（Ｃ
ｅ１−Ｃｅ２）＝０となるように、ＤＡＣ１１ｇの出力
電圧ＶＤＡを設定すれば、オフセット電圧をキャンセル
することができる。（第３実施形態）図５に、本発明の第３実施形態に係る
容量式加速度センサの構成を示す。

【００３２】この実施形態は第２実施形態を変形させた
もので、オフセット補正回路１１において、コンデンサ
１１ｆの一端側と可動電極２の間に第１のスイッチ１１
ｈを設けるとともに、コンデンサ１１ｆの一端側とＤＡ
Ｃ１１ｇの間に第２のスイッチ１１ｉを設けている。ス
イッチ１１ｈ、１１ｉは、半導体スイッチ等のスイッチ
手段により構成されている。また、コンデンサ１１ｆの
他端側にはＶｄｄ／２の電圧が印加されている。他の構
成は第２実施形態と同じである。

【００３３】この第２実施形態における動作を図６を参
照して説明する。上記した搬送波発生回路７、Ｃ−Ｖ変
換回路８の動作における３つのステップにおいて、第
１、第２のステップでは、図６（ａ）、（ｂ）に示すよ
うに、スイッチ１１ｈをオフ、スイッチ１１ｉをオンに
する。このとき、コンデンサ１１ｆには、数式１１で表
される電荷Ｑｓが蓄積されている。そして、第３のステ
ップで、図６（ｃ）に示すように、スイッチ１１ｈをオ
ン、スイッチ１１ｉをオフにし、コンデンサ１１ｆに蓄
積されていた電荷Ｑｓを可動電極２に供給する。

【００３４】従って、第２実施形態と同様、電荷の変動
分ΔＱは、数式１２で表され、（ＶＤＡ−Ｖｄｄ／２）
・Ｃｓ／Ｖｄｄ＋（Ｃｅ１−Ｃｅ２）＝０となるよう
に、ＤＡＣ１１ｇの出力電圧ＶＤＡを設定すれば、オフ
セット電圧をキャンセルすることができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る容量式加速度セン
サの構成を示す図である。

【図２】図１に示す容量式加速度センサの動作説明に供
する説明図である。

【図３】本発明の第２実施形態に係る容量式加速度セン
サの構成を示す図である。

【図４】図３に示す容量式加速度センサの動作説明に供
する説明図である。

【図５】本発明の第３実施形態に係る容量式加速度セン
サの構成を示す図である。

【図６】図５に示す容量式加速度センサの動作説明に供
する説明図である。

【符号の説明】

１…センサエレメント、２…可動電極、３、４…第１の
固定電極、５、６…第２の固定電極、７…信号発生回
路、８…Ｃ−Ｖ変換回路、１１…オフセット補正回路、
１１ａ〜１１ｄ…コンデンサ、１１ｅ…接続手段、１１
ｆ…コンデンサ、１１ｇ…ＤＡＣ、１１ｈ、１１ｉ…ス
イッチ。

Claims

【特許請求の範囲】

【請求項１】加速度の作用に応じて変位する可動電極
（２）と、前記可動電極の一方側に対向配置された第１の固定電極
（３、４）と、前記可動電極の他方側に対向配置された第２の固定電極
（５、６）と、前記第１の固定電極と前記可動電極の間の第１の静電容
量と、前記第２の固定電極と前記可動電極の間の第２の
静電容量の差を、加速度に対応した電圧に変換するＣ−
Ｖ変換手段（８）と、前記第１の固定電極と前記可動電極の間および前記第２
の固定電極と前記可動電極の間の少なくとも一方に、オ
フセット電圧をキャンセルし得る容量のオフセット補正
用コンデンサを接続するようにしたことを特徴とする容
量式加速度センサ。
【請求項２】複数のコンデンサ（１１ａ〜１１ｄ）
と、前記複数のコンデンサの中から選択されたコンデン
サを前記オフセット補正用コンデンサとして前記第１の
固定電極と前記可動電極の間および前記第２の固定電極
と前記可動電極の間の少なくとも一方に接続する接続手
段（１１ｅ）を備えたことを特徴とする請求項１に記載
の容量式加速度センサ。
【請求項３】加速度の作用に応じて変位する可動電極
（２）と、前記可動電極の一方側に対向配置された第１の固定電極
（３、４）と、前記可動電極の他方側に対向配置された第２の固定電極
（５、６）と、前記第１、第２の固定電極に、電圧レベルが異なる第
１、第２の電圧を交互に印加する電圧印加手段（７）
と、この電圧印加手段により前記第１、第２の固定電極に印
加する電圧が変化したときに、前記第１の固定電極と前
記可動電極の間に蓄積される電荷と前記第２の固定電極
と前記可動電極の間に蓄積される電荷の変動分を前記可
動電極から抽出して、加速度に対応した電圧を出力する
手段（８）と、前記電圧印加手段により前記第１、第２の固定電極に印
加する電圧が変化したときに、前記可動電極にオフセッ
ト電圧をキャンセルし得る電荷を供給する手段（１１
ｆ、１１ｇ、１１ｈ、１１ｉ）とを備えたことを特徴と
する容量式加速度センサ。
【請求項４】前記可動電極に供給する電荷の量を可変
にする手段（１１ｇ）を有することを特徴とする請求項
３に記載の容量式加速度センサ。