JPH08292206A - 物理量検出装置 - Google Patents

Abstract

(57)【要約】 【目的】 高集積化が可能で調整の簡単な物理量検出装
置を提供する。 【構成】 可動部を有し、該可動部の変位に応じた電圧
信号Ｖinを出力すると共に、制御電圧Ｖ１，Ｖ２により
可動部の位置制御が可能なセンサエレメント１６と、電
圧信号Ｖinを数値化しデジタルデータＤａにして出力す
るＡ／Ｄ変換器２０と、デジタルデータＤａに基づき可
動部の位置を制御するための制御量Ｄｏを設定し、該制
御量Ｄｏに従って生成されるパルス幅変調信号ＰＴによ
り、スイッチング回路１８を介して制御電圧Ｖ１，Ｖ２
を発生させ、センサエレメント１６の可動部を位置制御
する制御回路２２と、を備える。センサエレメント１６
以外は全てデジタル回路にて構成されるため、高集積化
が可能であり、また電圧信号Ｖinを数値化し、デジタル
値の演算処理により制御量Ｄｏを求めているため、オフ
セットや感度の調整も演算処理により簡単にできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所定の物理量に応じた
電気信号を出力するセンサエレメントを、所定の出力と
なるように制御し、その制御量を検出出力とする物理量
検出装置に関する。

【０００２】

【従来の技術】従来よりこの種の物理量検出装置とし
て、半導体基板上に梁構造を有する可動部を形成してな
るセンサエレメントを備え、これと同一基板上に、セン
サエレメントに加えられる加速度に対して可動部が変位
しないように制御して、その制御信号を加速度に応じた
検出信号として出力する制御回路を一体化した加速度セ
ンサが知られている。

【０００３】そして、このような加速度センサでは、通
常、センサエレメントの可動部に可動電極，基板上の可
動電極近傍の両側に固定電極が配設され、センサエレメ
ントに加速度が作用して可動部が変位した時に、可動電
極と各固定電極とで形成される２つの可変容量コンデン
サの静電容量が変化することを利用して可動部の変位が
検出されると共に、可動電極及び固定電極間に電圧印加
すると電極間に生じる静電気力により可動部の位置が制
御される。

【０００４】このようなセンサエレメントを有する加速
度センサの制御回路として、例えば、特表平４−５０４
００３号公報には、互いに位相が反転した搬送波を各固
定電極に印加する信号源と、これにより中心電極に表れ
る２つの搬送波の合成信号を復調して静電容量差（即
ち、可動部の変位量）に応じた電圧信号を出力する復調
器とを備えたものが開示されている。即ち、各固定電極
に印加された搬送波は、各固定電極が夫々可動電極と構
成する可変容量コンデンサの静電容量に応じて位相変調
され、更に可動電極にて合成される。そして、この合成
信号は、各コンデンサの静電容量差に応じて振幅及び位
相が変調されているため、この合成信号を復調すること
により、静電容量差、延いては、可動部の変位に応じた
電圧信号が得られることになる。

【０００５】そして、この装置では、更に、各固定電極
の一方には正のバイアス電圧が、他方には負のバイアス
電圧が印加されると共に、可動電極には復調器の出力電
圧が印加されており、出力電圧に応じて、可動電極の電
位を変化させることにより、可動電極と各固定電極との
間の電位差を変化させ、これら電極間に働く静電気力を
制御している。

【０００６】また、特開平１−２５３６５７号公報に
は、可動電極と各固定電極とで形成される２つの可変容
量コンデンサのうち一方のコンデンサの静電容量の変化
を検出して電圧値に変換するスイッチドキャパシタと、
スイッチドキャパシタより入力される電圧値を積分する
積分回路と、積分回路の出力を当該検出器の出力とする
と共に、所定振幅を有し且つ積分回路の出力電圧に応じ
たパルス幅を有するパルス幅変調（ＰＷＭ）信号を出力
するＰＷＭ回路とを備えたセンサエレメントの制御回路
が開示されている。

【０００７】そして、この制御回路では、一方の固定電
極には所定のバイアス電圧を印加し、他方の固定電極に
は、ＰＷＭ回路が出力するＰＷＭ信号を印加することに
より、可動電極および固定電極間への電圧印加時間をＰ
ＷＭ信号にて制御することにより電極間に発生する静電
気力を制御している。

【０００８】

【発明が解決しようとする課題】しかし、いずれの制御
回路も、センサエレメントからの検出信号をアナログ信
号のまま処理するアナログ回路にて構成されているた
め、センサエレメントと制御回路とを同一基板上に一体
化したセンサを構成する場合、センサの寸法が大きくな
ってしまう問題があった。

【０００９】即ち、回路を基板上に集積する場合、トラ
ンジスタ等のスイッチング素子に比べて抵抗やコンデン
サ等は、素子寸法が大きいため、これら抵抗やコンデン
サを多用するアナログ回路にて制御回路が構成されてい
ると、センサの寸法は大きくなってしまうのである。

【００１０】また、アナログ回路にて構成された制御回
路では、オフセットや感度の調整を、薄膜抵抗のトリミ
ング等により行う必要があるため、時間とコストがかか
るという問題があった。更に、アナログ増幅器を使用し
て制御回路を構成している場合、高温で使用すると、リ
ーク電流の発生等によりアナログ増幅器が誤動作し、場
合によっては動作不能となるという問題があった。

【００１１】また更に、こういった加速度センサからの
検出信号をＣＰＵ等に取り込み、この検出信号に基づき
各種機能部品や被制御装置の制御を実行するシステムを
構成する場合、センサからの検出信号をＡ／Ｄ変換器等
を用いてデジタル値に変換する必要があり、システム設
計が面倒であるという問題もあった。

【００１２】本発明は、上記問題点を解決するために、
高集積化が可能で調整の簡単な物理量検出装置を提供す
ることを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するため
になされた請求項１に記載の発明は、通電により動作
し、所定の物理量に応じた電気信号を出力するセンサエ
レメントと、該センサエレメントが出力する電気信号を
数値化するＡ／Ｄ変換器と、該Ａ／Ｄ変換器により数値
化されたデジタルデータに基づき、上記電気信号が所定
の出力となるように上記センサエレメントを制御するた
めの制御量を算出し、該制御量に応じた制御信号を生成
する制御手段と、該制御手段からの制御信号に応じて上
記センサエレメントを通電する通電手段と、を備え、上
記制御量あるいは上記制御信号を上記物理量を表す検出
信号として出力することを特徴とする物理量検出装置を
要旨とする。

【００１４】また、請求項２に記載の発明は、請求項１
に記載の物理量検出装置において、上記Ａ／Ｄ変換器
は、入力信号を反転して出力すると共に反転動作時間が
電源電圧により変化する反転回路が奇数個リング状に連
結される共に、該反転回路の一つが反転動作を外部から
制御可能な起動用反転回路として構成され、該起動用反
転回路の動作開始に伴いパルス信号を周回させるパルス
周回回路と、上記パルス周回回路内での上記パルス信号
の周回回数をカウントし、該カウント結果を二進数デジ
タルデータとして出力するカウンタと、上記各反転回路
からの出力信号に基づき上記パルス周回回路内での上記
パルス信号の周回位置を検出し、該周回位置に応じた二
進数デジタルデータを発生する周回位置検出手段と、上
記起動反転回路を動作させて上記パルス周回回路の周回
動作を起動し、その後所定時間経過した時点で上記周回
位置検出手段を動作させる検出制御手段と、を備え、上
記センサエレメントが出力する電気信号もしくは上記セ
ンサエレメントが出力する電気信号に応じて変化する電
気信号を上記パルス周回回路の電源電圧とし、上記周回
位置検出手段からの二進数デジタルデータを下位ビッ
ト，上記カウンタからの二進数デジタルデータを上位ビ
ットとする複数ビットのデジタルデータをＡ／Ｄ変換結
果として出力することを特徴とする。

【００１５】また、請求項３に記載の発明は、請求項１
または請求項２に記載の物理量検出装置において、上記
制御手段は、反転回路が奇数個リング状に連結される共
に、該反転回路の一つが反転動作を外部から制御可能な
起動用反転回路として構成され、入力信号により該起動
用反転回路が起動されるとパルス信号を周回させ所定の
時間間隔で発振パルスを出力する発振器と、該発振器か
らの発振パルスをカウントし、カウント値が予め設定さ
れた所定の値となるとパルス信号を発生するカウント手
段と、該カウント手段からのパルス信号を通過させる基
本経路と，複数の反転回路を縦続接続してなり該パルス
信号を所定の遅延時間だけ遅延して通過させる遅延経路
と，外部から入力されるデジタルデータに応じて上記基
本経路と遅延経路とのいずれか一方を入力信号の経路と
して選択するセレクタと、からなる複数の遅延段を縦続
接続し、上記発振器の発振パルスの時間間隔未満の遅延
時間だけ遅延させて遅延信号として出力する、当該遅延
時間をデジタルデータにより変更可能なプログラム可能
遅延線と、上記入力信号の遅延時間を表す所定ビットの
デジタル制御データを受け、該デジタル制御データの上
位ビットを上記カウント発生手段のカウント値として設
定し、該デジタル制御データの下位ビットを上記プログ
ラム可能遅延線に供給して上記プログラム可能遅延線の
遅延時間を設定する制御データ供給手段と、上記入力信
号を所定周期で発生して上記発振器を起動させ、上記プ
ログラム可能遅延線から遅延信号が出力されると上記発
振器を停止させると共に、上記入力信号の発生後、上記
プログラム可能遅延線から遅延信号が出力されるまでの
間、ハイレベルとなる出力信号を生成する出力手段と、
からなり、上記制御量を上記デジタル制御データとし、
上記制御量に応じたパルス幅を有する出力信号を上記制
御信号として出力するパルス幅変調回路を備え、該パル
ス幅変調回路が出力するパルス幅変調信号により上記通
電手段による上記センサエレメントへの通電時間を制御
することを特徴とする。

【００１６】また、請求項４に記載の発明は、請求項１
または請求項２に記載の物理量検出装置において、上記
制御手段は、上記デジタルデータと所定の基準データと
を大小比較する比較手段と、該比較手段の比較結果に基
づきカウント値を増減させ、該カウント値を上記制御量
として出力するアップダウンカウンタと、を備え、上記
アップダウンカウンタが出力するカウント値に応じた電
圧値により上記通電手段による上記センサエレメントへ
の通電量を制御することを特徴とする。

【００１７】次に、請求項５に記載の発明は、請求項３
に記載の物理量検出装置において、上記センサエレメン
トは、該センサエレメント本体に対して変位可能に形成
された可動部と、上記可動部あるいは上記センサエレメ
ント本体のいずれか一方に設けられた中心電極と、上記
可動部あるいは上記センサエレメント本体のうち、上記
中心電極が設けられていない側の上記中心電極近傍かつ
該中心電極の上記可動部変位方向両側に夫々設けられた
制御電極と、上記可動部の変位に応じた電気信号を出力
する変位検出手段と、からなり、上記変位検出手段の出
力が上記Ａ／Ｄ変換に入力されると共に、上記中心電極
及び上記各制御電極間への電圧印加により生じる静電気
力によって上記可動部の位置が調整可能なように構成さ
れ、上記通電手段は、上記中心電極及び上記各制御電極
により構成される２つの電極対に所定の駆動電圧を夫々
印加する一対のスイッチを有し、上記パルス幅変調回路
が出力するパルス幅変調信号の信号レベルに対応して交
互にオンオフされることを特徴とする。

【００１８】また、請求項６に記載の発明は、請求項４
に記載の物理量検出装置において、上記センサエレメン
トは、該センサエレメント本体に対して変位可能に形成
された可動部と、上記可動部あるいは上記センサエレメ
ント本体のいずれか一方に設けられた中心電極と、上記
可動部あるいは上記センサエレメント本体のうち、上記
中心電極が設けられていない側の上記中心電極近傍かつ
該中心電極の上記可動部変位方向両側に夫々設けられた
制御電極と、上記可動部の変位に応じた電気信号を出力
する変位検出手段と、からなり、上記変位検出手段の出
力が上記Ａ／Ｄ変換に入力されると共に、上記中心電極
及び上記各制御電極間への電圧印加により生じる静電気
力によって上記可動部の位置が調整可能なように構成さ
れ、上記通電手段は、上記アップダウンカウンタのカウ
ント値に応じた電位を上記中心電極に印加する中心電圧
印加手段と、上記各制御電極の電位を、上記中心電極に
対する極性が互いに異なり、上記中心電極との電位差が
周期的に同じ大きさだけ増減するように制御する制御電
圧印加手段と、により構成されていることを特徴とす
る。

【００１９】また次に、請求項７に記載の発明は、請求
項５または請求項６に記載の物理量検出装置において、
上記変位検出手段は、上記センサエレメントの中心電極
の電位を、上記可動部の変位を表す上記電気信号として
上記Ａ／Ｄ変換器に入力することを特徴とする。

【００２０】また、請求項８に記載の発明は、請求項５
または請求項６に記載の物理量検出装置において、上記
変位検出手段は、上記可動部に設けられた変位検出用可
動電極と、上記基板上かつ上記変位検出用可動電極の両
側に不純物拡散層を形成してなる変位検出用固定電極と
により構成され、上記変位検出用可動電極を可動ゲート
とするＭＩＳ型トランジスタからなり、上記可動部の変
位を、上記変位検出用固定電極間に流れる電流の変化か
ら検出することを特徴とする。

【００２１】

【作用および発明の効果】上記のように構成された請求
項１に記載の物理量検出装置においては、センサエレメ
ントが、所定の物理量に応じた電気信号を出力すると、
Ａ／Ｄ変換器が、センサエレメントが出力する電気信号
を数値化し、制御手段が、Ａ／Ｄ変換器により数値化さ
れたデジタルデータに基づき、センサエレメントが出力
する電気信号が所定の出力となるようにセンサエレメン
トを制御するための制御量を算出し、また、この制御量
に応じた制御信号を生成する。そして、この制御信号に
応じて通電手段が、センサエレメントを通電する。

【００２２】この時、制御量あるいは制御信号が物理量
を表す検出信号として当該物理量検出装置から出力され
る。このように、本発明の物理量検出装置によれば、Ａ
／Ｄ変換器を用いてセンサエレメントの出力を数値化
し、数値化されたデジタルデータにて処理が行われるた
め、センサエレメントを除く当該装置の略全ての部分を
デジタル回路にて構成することができる。そして、デジ
タル回路は、アナログ回路に比べて高集積化が可能なた
め、特に、当該物理量検出装置を全て同一基板上に一体
化する場合、装置全体の寸法を極めて小型にできる。し
かも、デジタル回路であれば、プロセスの加工精度の向
上に応じて、更なる高集積化が期待でき、延いては装置
寸法の更なる小型化を実現できる。

【００２３】また、本発明によれば、Ａ／Ｄ変換器によ
り、センサエレメントからの電圧信号を数値化し、デジ
タルデータの演算処理により制御量を設定するため、オ
フセットや感度の調整も演算処理により行われる。その
結果、アナログ回路における薄膜抵抗のトリミングとい
った高コストで時間のかかる調整が不要となるため、容
易に調整作業を行うことができる。

【００２４】また、本発明によれば、デジタルデータで
ある制御量が当該物理量検出装置の検出信号として出力
されるため、当該物理量検出装置を用いて検出した物理
量をＣＰＵ等に取り込み、この検出した物理量に基づき
各種被制御装置の制御を実行するシステムを構成する場
合に、当該物理量検出装置の検出信号を、改めてデジタ
ル化することなく直接ＣＰＵに取り込ませることができ
るため、システム構成を簡単なものにできる。

【００２５】次に、請求項２に記載の物理量検出装置に
おいては、Ａ／Ｄ変換器が、パルス周回回路、カウン
タ、周回位置検出手段、検出制御手段により構成されて
いる。そして、パルス周回回路では、起動反転回路が反
転動作を開始すると、パルス周回回路を構成する各反転
回路の出力が順次反転し、パルス周回回路を構成する反
転回路の連結段数ｘと各反転回路での反転動作時間Ｔｄ
にて決定される一定時間（ｘ・Ｔｄ）でパルス信号がパ
ルス周回回路上を周回する。

【００２６】一方、周回回路内の各反転回路の電源ライ
ンには、電圧信号入力端子を介して、Ａ／Ｄ変換すべき
電圧信号が各反転回路の電源電圧として印加されている
ため、この電圧信号の電圧レベルに応じて各反転回路の
反転動作時間Ｔｄが変化する。従って、パルス周回回路
内でのパルス信号の周回時間及び周回位置は、電圧信号
入力端子に入力される電圧信号により決定されることと
なる。

【００２７】そして、カウンタが、パルス周回回路内で
のパルス信号の周回回数をカウントして、そのカウント
結果を二進数デジタルデータとして出力すると共に、周
回位置検出手段が、各反転回路からの出力信号に基づき
パルス周回回路内でのパルス信号の周回位置を検出し
て、その周回位置に応じた二進数デジタルデータを発生
し、データ出力ラインが、周回位置検出手段からの二進
数デジタルデータを下位ビット、カウンタからの二進数
デジタルデータを上位ビットとする複数ビットのデジタ
ルデータをＡ／Ｄ変換結果として出力する。

【００２８】またパルス周回回路内での起動用反転回路
と周回位置検出手段の動作タイミングは、検出制御手段
により制御され、この検出制御手段により、パルス周回
回路の周回動作開始後、周回位置検出手段がパルス信号
の周回位置を検出するまでの時間（サンプリング時間）
が、所定時間に設定される。

【００２９】即ち、当該Ａ／Ｄ変換器においては、パル
ス周回回路内に設けられた反転回路の電源電圧としてＡ
／Ｄ変換の対象となる電圧信号を使用することにより、
パルス周回回路内でのパルス信号の周回時間を電圧信号
により変化させ、パルス周回回路が所定のサンプリング
時間周回動作する間の、パルス周回回路内でのパルス信
号の周回回数及び周回位置を検出することにより、電圧
信号をデジタルデータに変換するようにされている。

【００３０】このように本発明の物理量検出装置によれ
ば、Ａ／Ｄ変換器が、電圧信号の変動を反転回路の遅延
時間の変動に対応させてＡ／Ｄ変換を行うことにより、
アナログ回路を用いることなくデジタル回路のみにより
構成されているため、半導体基板上に集積した場合に小
型に構成でき、請求項１に記載の物理量検出装置と比べ
て、更に装置全体の小型化を図ることができる。また、
デジタル回路のみにより構成されたＡ／Ｄ変換器では、
周囲温度が高温であっても誤動作することなく安定した
Ａ／Ｄ変換が行われるため、これに基づきセンサエレメ
ントの制御を安定して行うことができ、延いては、安定
した物理量の検出を実現できる。

【００３１】また、本発明によれば、Ａ／Ｄ変換器が反
転回路の遅延時間を１単位として電圧信号を数値化する
ようにされているので、電圧信号の微少な変化を数値化
することができ、この数値化されたデジタルデータに基
づき制御部では、高精度な制御量や制御信号を設定，生
成することができる。

【００３２】次に、請求項３に記載の物理量検出装置に
おいては、制御手段が、制御量に応じたパルス幅を有す
るパルス幅変調信号を生成するパルス幅変調回路を備
え、このパルス幅変調回路が出力するパルス幅変調信号
により、通電手段によるセンサエレメントへの通電時間
を制御することにより、可動部の位置制御を実行する。

【００３３】そして、パルス幅変調回路では、制御デー
タ供給手段が、入力信号の遅延時間を表す所定ビットの
デジタル制御データを受けて、そのデジタル制御データ
の上位ビットをカウント発生手段のカウント値として設
定すると共に、そのデジタル制御データの下位ビットを
プログラム可能遅延線に供給することによりプログラム
可能遅延線の遅延時間を設定する。

【００３４】出力手段から発振器に入力信号が入力され
ると、起動用反転回路が起動され、リング状に連結され
た反転回路をパルス信号が周回することにより、発振器
から所定の時間間隔で発振パルスが出力される。する
と、カウント手段が、その発振パルスをカウントして、
そのカウント値が予め設定された所定の値となるとパル
ス信号を発生し、プログラム可能遅延線が、そのパルス
信号を、デジタルデータに応じて各遅延段毎に基本経路
または遅延経路のいずれかを順次通過させることによ
り、発振器の発振パルスの時間間隔未満の遅延時間だけ
遅延させる。

【００３５】ここで、出力手段は、入力信号を所定周期
で発生させ発振器を起動すると共に、上記プログラム可
能遅延線から遅延信号が出力されると上記発振器を停止
し、更に、入力信号の発生後、プログラム可能遅延線か
ら遅延信号が出力されるまでの間、ハイレベルとなる信
号を生成する。このデジタル制御データに応じたパルス
幅を有する信号が、パルス幅変調信号として出力され
る。

【００３６】このように本発明の物理量検出装置によれ
ば、センサエレメントの通電時間を制御するためのパル
ス幅変調信号を生成するパルス幅変調回路を、アナログ
回路を用いることなくデジタル回路のみにより構成でき
るため、半導体基板上に集積した場合に小型に構成でき
る。

【００３７】また、本発明によれば、パルス幅変調回路
が、プログラム可能遅延線を構成する反転回路の遅延時
間を１単位としてパルス幅を変調するようにされている
ので、センサエレメントへの通電量を細かく変化させる
ことができ、センサエレメントを高精度に制御できる。

【００３８】特に、請求項２に記載のＡ／Ｄ変換器と組
み合わせて使用される場合には、センサエレメントから
の電気信号の検出と、センサエレメントの制御とをいず
れも高精度に行うことができ、従って、物理量の検出を
極めて高精度に行うことができる。

【００３９】次に、請求項４に記載の物理量検出装置に
おいては、制御手段が、Ａ／Ｄ変換器からのデジタルデ
ータと所定の基準データとを大小比較する比較手段と、
この比較結果に基づき、カウント値を増減させ、このカ
ウント値を制御量として出力するアップダウンカウンタ
と、により構成されいる。

【００４０】そして、通電手段は、アップダウンカウン
タが出力するカウント値に応じた電圧値により、センサ
エレメントへの通電量を制御する。従って、本発明によ
れば、制御手段の回路構成をきわめて簡易なものとする
ことができる。

【００４１】次に、上記請求項３及び請求項４に記載の
物理量検出装置において、センサエレメントは、次のよ
うに構成されたものを使用することができる。即ち、セ
ンサエレメント本体に対して変位可能に形成された可動
部、及び可動部の変位に応じた電気信号を出力する変位
検出手段を有し、この変位検出手段からの電気信号をＡ
／Ｄ変換器に入力すると共に、センサエレメント本体，
及び可動部のうち、一方には中心電極、他方には、中心
電極の近傍かつ中心電極の可動部変位方向両側に夫々制
御電極が設けられ、これら中心電極および各制御電極間
への電圧印加により生じる静電気力により、可動部の位
置を調整可能に構成されている。

【００４２】このように構成されたセンサエレメントで
は、通電手段により、中心電極及び各制御電極により構
成される２つの電極対に夫々電圧を印加し、常に中心電
極が両制御電極の中心（中立位置）に位置するような静
電気力を生じさせれば、この静電気力が可動部を変位さ
せようとする外力と釣り合うことになる。

【００４３】そして、請求項５に記載の物理量検出装置
では、上述のセンサエレメントを適用した請求項３に記
載の物理量検出装置において可動部を位置制御するため
の静電気力を発生させるために、通電手段が、中心電極
及び各制御電極により構成される２つの電極対に、所定
の駆動電圧を夫々印加する一対のスイッチを有し、パル
ス幅変調回路が出力するパルス幅変調信号の信号レベル
に対応させて、一対のスイッチを交互にオンオフするよ
うに構成されている。

【００４４】このため、パルス幅変調信号のデューティ
比が５０％の時には、各電極対に、交互に同じ時間だけ
同じ大きさの電圧が印加されるため、時間的に平均すれ
ば、各電極対には同じ大きさの静電気力が働くことにな
り、中心電極にはいずれの方向にも力が作用しないこと
になる。

【００４５】一方、パルス幅変調信号のデューティ比が
５０％以外の時には、各電極対への電圧印加時間に差が
生じ、電圧印加時間の長い方の電極対に働く静電気力の
方が大きくなり、中心電極には、電圧印加時間の長い方
の電極対を構成する制御電極側に力が作用することにな
る。

【００４６】このように、パルス幅変調信号のデューテ
ィ比を制御することにより、中心電極（即ち、可動部）
を位置制御でき、中心電極が中立位置に保持された時の
パルス幅変調信号のデューティ比から可動部を変位させ
ようとする外力の大きさを検出できるのである。

【００４７】そして、本発明によれば、通電手段が、信
号レベルに応じてオンオフされるスイッチにて構成され
ており、パルス幅変調信号にて直接駆動が可能なため、
この通電手段をアナログ回路を用いることなく構成で
き、よりデジタル化された物理量検出装置を構成でき
る。

【００４８】また、請求項６に記載の物理量検出装置で
は、上述のセンサエレメントを適用した請求項４に記載
の物理量検出装置において可動部を位置制御するための
静電気力を発生させるために、通電手段が、アップダウ
ンカウンタのカウント値に応じた電位を中心電極に印加
する中心電圧印加手段と、各制御電極の電位を中心電極
に対する極性が互いに異なり、中心電極との電位差が周
期的に同じ大きさだけ増減するように制御する制御電圧
印加手段とを備え、中心電極の電位を制御することによ
り各電極対の静電気力を制御するように構成されてい
る。

【００４９】そして、中心電極が中立位置にあり、中心
電極の電位が、両制御電極の電位の中心（中心電位）に
あるときには、中心電極と各制御電極との間には同じ大
きさの静電気力が働くことになるため、中心電極には、
いずれの方向にも力が作用しないことになる。

【００５０】一方、中心電極の電位を中心電位から変化
させると、中心電極と各制御電極との電位差に差が生
じ、電位差が大きいほど静電気力は大きいので、中心電
極には、中心電極との電位差の大きい制御電極側に力が
作用することになる。このように、中心電極の電位を制
御することにより、中心電極を位置制御でき、中心電極
（即ち、可動部）が中立位置に保持された時の中心電極
の電位から、可動部を変位させようとする外力の大きさ
を検出できるのである。

【００５１】次に、請求項７に記載の物理量検出装置に
おいては、変位検出手段は、センサエレメントの中心電
極の電位を、可動部の変位を表す電気信号としてＡ／Ｄ
変換器に入力している。即ち、可動部が変位すると、中
心電極と各制御電極とで形成される差動容量コンデンサ
の容量が変化し、これに応じて中心電極の電位が変化す
るため、この中心電極の電位から可動部の変位を検出で
きるのである。

【００５２】このように、本発明によれば、可動部の位
置制御用の中心電極および制御電極を変位検出用にも兼
用しているので、変位検出用に新たな手段を追加する必
要がなく、装置構成を簡単にできる。次に、請求項８に
記載の物理量検出装置においては、変位検出手段は、可
動部に設けられた変位検出用可動電極と、基板上かつ変
位検出用可動電極の両側に不純物拡散層を形成してなる
変位検出用固定電極とにより構成されたＭＩＳ型トラン
ジスタからなる。

【００５３】このＭＩＳ型トランジスタは、変位検出用
可動電極を可動ゲート、変位検出用固定電極をソース及
びドレイン、これら変位検出用可動電極と、変位検出用
固定電極との空隙を絶縁層とする一種の電界効果トラン
ジスタであり、可動部が変位すると、変位検出用固定電
極と変位検出用可動電極との対向面積が変化し、変位検
出用固定電極間に形成されるチャネル幅が変化するた
め、変位検出用固定電極間に流れる電流が変化する。

【００５４】このように、本発明によれば、可動部の変
位の検出をＭＩＳ型トランジスタを用いて行っているた
め、中心電極及び両制御電極からなる差動容量コンデン
サの出力に比べ、大きな電流を流すことができる。その
結果、この可動部の変位を表す電気信号を取り込むＡ／
Ｄ変換器の入力インピーダンスを低くすることができ、
ノイズに強い装置を構成できる。

【００５５】

【実施例】以下に本発明の実施例を図面と共に説明す
る。図１は、本発明が適用された第１実施例の加速度セ
ンサの全体構成を表すブロック図である。

【００５６】図１に示すように、本実施例の加速度セン
サは、変位可能な中心電極１０，及び中心電極１０の両
側に夫々配設された制御電極１２，１４を有し、中心電
極１０と各制御電極１２，１４とからなる第１及び第２
のコンデンサＣ１，Ｃ２により差動容量コンデンサを形
成するセンサエレメント１６と、センサエレメント１６
の中心電極１０を表す電圧信号Ｖinを数値化し、デジタ
ルデータＤａにして出力するＡ／Ｄ変換器２０と、Ａ／
Ｄ変換器２０からのデジタルデータＤａに基づき、パル
ス幅変調（ＰＷＭ）信号ＰＴを生成する制御回路２２
と、制御回路２２が生成するＰＷＭ信号ＰＴに応じてセ
ンサエレメント１６の各制御電極１２，１４に、所定の
制御電圧Ｖ１，Ｖ２を印加するスイッチング回路１８
と、制御回路２２から出力されるＰＷＭ信号ＰＴから、
そのデューティ比に応じたアナログ電圧の検出信号Ｖｏ
を生成するためのローパスフィルタ（ＬＰＦ）２４と、
Ａ／Ｄ変換器２０及び制御回路２２を動作させるための
基準クロックＣＫ０，及び基準クロックＣＫ０を分周し
た分周クロックＣＫ１を生成するクロック発生器２６
と、により構成されている。なお、センサエレメント１
６の中心電極１０には、電流制限用の抵抗Ｒｂを介して
所定のバイアス電圧Ｖｂが印加されている。

【００５７】図２は、センサエレメント１６の全体構成
を示す斜視図である。図２に示すように、センサエレメ
ント１６は、両端がシリコン基板上に絶縁膜２８を介し
て夫々固定され、平行に配設された棒状の一対の梁部３
０ａ，３０ｂと、格子状に形成され各梁部３０ａ，３０
ｂを架橋する質量部３２と、梁部３０ａ，３０ｂ間の略
中央にて梁部３０ａ，３０ｂと平行に質量部３２の両側
から夫々突設された中心電極１０ａ，１０ｂと、シリコ
ン基板上に、各中心電極１０ａ，１０ｂを一定の距離を
隔てて挟むように夫々対向配設された制御電極１２ａ，
１４ａ，１２ｂ，１４ｂと、により構成されている。

【００５８】なお、梁部３０ａ，３０ｂ，質量部３２，
中心電極１０ａ，１０ｂを併せて可動部１６ａと呼び、
中心電極１０ａ，１０ｂ（以下、併せて単に中心電極１
０とする）は互いに導通している。また、中心電極１０
と梁部３０ａとの間に配設された制御電極１２ａ，１２
ｂ（以下、併せて単に制御電極１２とする）は、互いに
導通しており、中心電極１０と第１のコンデンサＣ１を
形成し、同様に、中心電極１０と梁部３０ｂとの間に配
設された制御電極１４ａ，１４ｂ（以下、併せて単に制
御電極１４とする）は、互いに導通しており、中心電極
１０と第２のコンデンサＣ２を形成する。

【００５９】このように構成されたセンサエレメント１
６では、外部より加速度が加えられる等して、可動部１
６ａが梁部３０ａ，３０ｂの長手方向と直交する方向に
変位すると、第１及び第２コンデンサＣ１，Ｃ２の静電
容量が変化する。即ち、例えば可動部１６ａが図２中Ｘ
方向に変位したとすると、中心電極１０と制御電極１２
との間隙が小さくなると共に、中心電極１０と制御電極
１４との間隙が大きくなり、その結果、第１のコンデン
サＣ１の静電容量が増大し、逆に、第２のコンデンサＣ
２の静電容量が減少する。なお、中心電極１０は、加速
度が加わっていない状態では、制御電極１２，１４の中
間（中立位置）に位置し、第１及び第２のコンデンサＣ
１，Ｃ２の静電容量は等しくなっている。

【００６０】また、センサエレメント１６では、中心電
極１０と制御電極１２との間，及び中心電極１０と制御
電極１４との間に夫々電圧印加すると、各電極間に発生
する静電気力に応じて中心電極１０の位置が変位する。
即ち、外部よりこの静電気力を制御することにより中心
電極１０を位置制御が可能なようにされている。

【００６１】次に、スイッチング回路１８は、図１に示
すように、各制御電極１２，１４に、夫々電源電圧ＶDD
或はバイアス電圧Ｖｂのいずれかを択一的に印加するス
イッチＳ１１，Ｓ１２を有している。このスイッチＳ１
１，Ｓ１２は、制御回路２２から出力される制御信号Ｐ
Ｔにより駆動され、ＰＷＭ信号ＰＴがHighレベルの時に
は、制御電極１２に電源電圧ＶDD，制御電極１４にバイ
アス電圧Ｖｂを、制御信号ＰＴがLow レベルの時には、
制御電極１２にバイアス電圧Ｖｂ，制御電極１４に電源
電圧ＶDDを印加するように動作する。

【００６２】つまり、制御電極１２，１４には、信号レ
ベルが電源電圧ＶDDとバイアス電圧Ｖｂとで交互に切り
換わる、互いに位相が反転した制御電圧Ｖ１，Ｖ２が夫
々印加される。そして、スイッチング回路１８により、
制御電極１２に電源電圧ＶDD，制御電極１４にバイアス
電圧Ｖｂが印加されると、第１のコンデンサＣ１では、
両電極１０，１２間に生じる電位差（ＶDD−Ｖｂ）によ
り電荷が充電されると共に、第２のコンデンサＣ２で
は、両電極１０，１４が同電位となることにより電荷が
放電される。また、スイッチング回路１８により制御電
極１２，１４への印加電圧が互いに切り換えられると、
今度は、第１のコンデンサＣ１では電荷が放電され第２
のコンデンサＣ２では電荷が充電される。このように、
スイッチング回路１８により制御電極１２，１４への印
加電圧が切り換えられる毎に、第１及び第２のコンデン
サＣ１，Ｃ２は電荷の充放電を交互に繰り返す。

【００６３】この時、第１及び第２のコンデンサＣ１，
Ｃ２の静電容量が等しければ、制御電極１２，１４への
印加電圧の切換時に、両コンデンサＣ１，Ｃ２が充放電
する電荷量は等しく、一方のコンデンサから放電された
電荷が、すべて他方のコンデンサに充電されるため、中
心電極１０の電位は、常にバイアス電圧Ｖｂに保たれ
る。

【００６４】一方、第１及び第２のコンデンサＣ１，Ｃ
２の静電容量が異なれば、両コンデンサＣ１，Ｃ２間で
同じ電位を発生させるための電荷量が異なるため、制御
電極１２，１４への印加電圧の切換時に、中心電極１０
には静電容量差に応じた電荷が、バイアス電圧Ｖｂを印
加する電源から充放電される。ところが、抵抗Ｒｂによ
り電流が制限されているため、短期的には中心電極１０
の電荷はほとんど移動せず、その結果、中心電極１０の
電位は、各コンデンサＣ１，Ｃ２間で充放電される電荷
量が等しくなるよう、即ち、静電容量が減少したコンデ
ンサの両極間の電位差が大きく、静電容量が増大したコ
ンデンサの両極間の電位差が小さくなるように変化す
る。

【００６５】例えば、第２のコンデンサＣ２に電源電圧
ＶDDが印加されている時に、中心電極１０が制御電極１
２側に変位し、第１のコンデンサＣ１の静電容量が大き
くなり、第２のコンデンサＣ２の静電容量が小さくなる
と、第２のコンデンサＣ２の電極間の電位差が大きくな
り、その結果、中心電極１０の電位がバイアス電圧Ｖｂ
より低くなる。その後、制御電極１２，１４への印加電
圧が切り換わり、第１のコンデンサＣ１に電源電圧ＶDD
が印加されると、第２のコンデンサＣ２の電荷が放電さ
れ第１のコンデンサＣ１に充電されるが、第１のコンデ
ンサＣ１は第２のコンデンサＣ２より静電容量が大きい
ため、第１のコンデンサＣ１の電極間に発生する電位差
は（ＶDD−Ｖｂ）より小さくなり、その結果、中心電極
１０の電位がバイアス電圧Ｖｂより高くなる。以後、両
コンデンサＣ１，Ｃ２間に静電容量差がある限り、同様
の動作を繰り返し、中心電極１０の電位はバイアス電圧
Ｖｂを中心に振動することになる。なお、中心電極１０
が制御電極１４側に変位し、第１のコンデンサＣ１が第
２のコンデンサＣ２より静電容量が小さい時には、当
然、中心電極１０の電位の変化が上述したものとは逆に
なる。

【００６６】また次に、スイッチング回路１８により電
源電圧ＶDDが印加された制御電極１２，１４とバイアス
電圧Ｖｂが印加された中心電極１０との間には、その電
位差（ＶDD−Ｖｂ）に応じた静電気力が働く。従って、
中心電極１０が中立位置にあり、スイッチング回路１８
を駆動するＰＷＭ信号のデューティが５０％であり、各
制御電極１２，１４への電源電圧ＶDDの印加時間比が均
等であれば、中心電極１０と各制御電極１２，１４との
間には平均的に同じ大きさの静電気力が生じ、互いに静
電気力を打ち消し合うため、中心電極１０に静電気力が
働かないのと等価となる。

【００６７】一方、ＰＷＭ信号のデューティが５０％で
なく、各制御電極１２，１４への電源電圧ＶDDの印加時
間比が均等でなければ、中心電極１０と各制御電極１
２，１４との間に働く平均的な静電気力に差が生じ、そ
の結果、中心電極１０には、この差分の静電気力が電源
電圧ＶDDの印加時間の長い制御電極方向に働くことにな
る。

【００６８】このように、本実施例のセンサエレメント
１６では、制御電極１２，１４への印加電圧の切換時に
生じる中心電極１０の電位の変化から、第１及び第２の
コンデンサＣ１，Ｃ２の容量変化（即ち、中心電極１０
の変位）を検出でき、また、スイッチング回路１８を駆
動するＰＷＭ信号ＰＴのデューティ比、即ち制御電極１
２，１４への電源電圧ＶDDの印加電圧時間比を制御する
ことにより、中心電極１０及び制御電極１２，１４間に
働く静電気力を、延いては、中心電極１０の位置を制御
できる。なお、ＰＷＭ信号ＰＴの周期は、印加電圧の切
り換えに応じて可動部が振動することがないように、可
動部１６ａが有する固有振動（数百Ｈｚ〜数ＫＨｚ程
度）の周期より十分に小さくなるように設定される。

【００６９】次に、制御回路２２について説明する。図
１に示すように、制御回路２２は、Ａ／Ｄ変換器２０か
ら出力される中心電極１０の電位を数値化したデジタル
データＤａを保持する第１レジスタ３４と、第１レジス
タ３４に格納されたデータが転送される第２レジスタ３
６と、第２レジスタ３６に格納されたデータと第１レジ
スタ３４に格納されたデータとの差分を演算する減算回
路３８と、減算回路３８の演算結果を格納する第３レジ
スタ４０と、第３レジスタ４０に格納されたデジタル値
Ｄｂに基づき、中心電極１０を中立位置に制御するため
の微分制御量△Ｄｏを設定する制御量設定部４２と、現
在の制御量Ｄｏを格納する第４レジスタ４６と、第４レ
ジスタ４６に格納された現在の制御量Ｄｏに制御量設定
部４２からの微分制御量△Ｄを加算する加算回路４４
と、第４レジスタ４６に格納された制御量Ｄｏに基づ
き、制御量Ｄｏが大きいほど広いパルス幅（Highレベル
値）のパルス幅変調（ＰＷＭ）信号ＰＴを生成するＰＷ
Ｍ回路４８と、により構成されている。なお、第４レジ
スタ４６の出力である制御量Ｄｏは、当該加速度センサ
のデジタル検出値として外部に出力される。また、各レ
ジスタ３４，３６，４０，４６及び制御量設定部４２
は、基準クロックＣＫ０に基づき、また、ＰＷＭ回路４
８は、分周クロックＣＫ１に基づき、全てが同期して動
作する。

【００７０】このように構成された制御回路２２におい
ては、第１レジスタ３４が基準クロックＣＫ０に基づく
所定のタイミングでＡ／Ｄ変換器２０からのデジタルデ
ータＤａを取り込み、次のタイミングで、減算回路３８
が第２レジスタ３６に格納された前回のデジタルデータ
から第１レジスタ３４に格納された今回のデジタルデー
タを減算する演算を実行し、その演算結果を第３レジス
タ４０が格納する。

【００７１】従って、第１及び第２のコンデンサＣ１，
Ｃ２の各静電容量が等しければ、中心電極１０の電位は
一定であり、これを数値化したデジタルデータＤａも一
定となるため、第３レジスタ４０に格納される演算値Ｄ
ｂは０となる。一方、第１及び第２のコンデンサＣ１，
Ｃ２の静電容量が等しくなければ、この静電容量差に応
じた演算値Ｄｂ（≠０）が第３レジスタ４０に格納され
ることになる。

【００７２】なお、中心電極１０の電位は、制御電圧Ｖ
１，Ｖ２に応じて振動するため、演算値Ｄｂは、その度
に符号が反転するが、第１のコンデンサＣ１に電圧印加
時のデジタルデータＤａから第２のコンデンサＣ２に電
圧印加時のデジタルデータＤａを差し引いた値を正転デ
ータ（ＳＴ＝０）とし、逆に第２のコンデンサＣ２に電
圧印加時のデジタルデータＤａから第１のコンデンサＣ
１に電圧印加時のデジタルデータＤａを差し引いた値を
反転データ（ＳＴ＝１）とする。

【００７３】ここで第３レジスタ４０の演算値Ｄｂに基
づき微分制御量△Ｄｏを設定する制御量設定部４２は、
論理回路の組み合わせにより簡単に構成されるものであ
るため、ここではその詳細な回路構成は省略し、制御量
設定部４２が実行する処理についてのみ図３に示すフロ
ーチャートに沿って説明する。

【００７４】即ち、Ｓ１００では、第３レジスタ４０に
格納された演算値Ｄｂが、正転データ（ＳＴ＝０）であ
るか否かを判断し、正転データであれば、Ｓ１１０に移
行して、演算値値Ｄｂをそのまま判定値Ｄｒとして設定
後、Ｓ１３０に進む。また、Ｓ１００にて、演算値Ｄｂ
が正転データではない、即ち反転データ（ＳＴ＝１）で
あると判断された場合は、Ｓ１２０に移行して、演算値
Ｄｂの符号を反転させた値を判定値Ｄｒとして設定後、
Ｓ１３０に進む。

【００７５】即ち、Ｓ１１０及びＳ１２０の処理によ
り、判定値Ｄｒは、第１のコンデンサＣ１が第２のコン
デンサＣ２より静電容量が大きい場合には、正値とな
り、逆に第１のコンデンサＣ１が第２のコンデンサＣ２
より静電容量が小さい場合には負値となり、各コンデン
サＣ１，Ｃ２の静電容量が等しければ０となる。

【００７６】Ｓ１３０では、判定値Ｄｒが０より大きい
か否かを判断し、０より大きければ、Ｓ１５０に移行
し、現在の制御量Ｄｏを補正するための微分制御量△Ｄ
ｏとして所定値Ｄｐを設定後、本処理を終了し、一方、
判定値Ｄｒが０以下であると判断されれた場合は、Ｓ１
４０に移行する。

【００７７】Ｓ１４０では、判定値Ｄｒが０であるか否
かを判断し、０であれば、Ｓ１６０に移行して微分制御
量△Ｄｏとして０を設定後、本処理を終了する。一方、
Ｓ１４０にて、判定値値Ｄｒが０より小さいと判断され
た場合は、Ｓ１７０に移行し、微分制御量△Ｄｏとして
所定値−Ｄｐを設定後、本処理を終了する。

【００７８】このように設定された微分制御量△Ｄｏ
を、加算回路４４が第４レジスタ４６に格納された制御
量Ｄｏに加算して制御量Ｄｏを更新し、この更新された
制御量ＤｏがＰＷＭ回路４８に入力される。そして、Ｐ
ＷＭ回路４８では、この制御量Ｄｏに応じたパルス幅を
有するＰＷＭ信号ＰＴを生成，出力する。

【００７９】つまり、第１のコンデンサＣ１が第２のコ
ンデンサＣ２より静電容量が大きい時には、制御量Ｄｏ
を所定値Ｄｐだけ増加させ、よりパルス幅の広い、即
ち、制御電極１２側の静電気力を増大させるようなＰＷ
Ｍ信号ＰＴを生成し、逆に第１のコンデンサＣ１が第２
のコンデンサＣ２より静電容量が小さい時には、制御量
Ｄｏを所定値Ｄｐだけ減少させ、よりパルス幅の狭い、
即ち制御電極１４側の静電気力が増大させるようなＰＷ
Ｍ信号ＰＴを生成し、また、両コンデンサＣ１，Ｃ２の
静電容量が同じ時には、現在の制御量Ｄｏを維持し、現
状を維持するＰＷＭ信号ＰＴを生成する。

【００８０】以上のように構成された第１実施例の加速
度センサの動作を図４に示すタイミング図に沿って説明
する。即ち、加速度センサに加速度が加えられていない
状態（Ｇ＝０）では、制御回路２２からは、デューティ
５０％のＰＷＭ信号が出力され、その結果、中心電極１
０と各制御電極１２，１４との間には、平均的に同じ大
きさの静電気力が働くため、中心電極は中立位置に保持
される。また、この時、第１及び第２のコンデンサＣ
１，Ｃ２の静電容量は等しいため、中心電極１０の電位
は、制御電極１２，１４への印加電圧の切換時に変動す
ることなく、常に一定（バイアス電圧Ｖｂ）に保たれ
る。

【００８１】次に、加速度センサに加速度が加えられ
（Ｇ≠０）、中心電極１０が制御電極１２との間隙が狭
くなる方向に変位し、第１のコンデンサＣ１が第２のコ
ンデンサＣ２より静電容量が大きくなると、中心電極１
０の電位は、制御電極１２，１４への印加電圧の切り換
えに応じて振動する。そして、制御回路２２が、Ａ／Ｄ
変換器２０の出力を演算することにより、この中心電極
１０の電位の変動を検出すると、中心電極１０を制御電
極１４側に引き付ける静電気力が大きくなるように、Hi
ghレベルの期間が短くLow レベルの期間が長くなるよう
に変化させたＰＷＭ信号ＰＴを出力する。その結果、中
心電極１０は制御電極１４側に引き付けられ、加速度に
よる力と静電気力とが釣り合う位置まで中心電極１０は
移動する。この動作が繰り返されることにより、中心電
極１０が中立位置に戻されると、第１及び第２のコンデ
ンサＣ１，Ｃ２の静電容量が等しくなり、中心電極１０
の電位が一定（バイアス電圧Ｖｂ）となり、以後、制御
回路２２からは、この時のデューティを保持したＰＷＭ
信号ＰＴが出力される。

【００８２】この時、加速度センサに加えられている加
速度による力と、中心電極１０に加えられている静電気
力とが釣り合っているため、この静電気力を発生させる
ための制御量ＤｏやＬＰＦ２４を介して得られるＰＷＭ
信号の平均電圧を示すアナログ検出値Ｖｏは、加速度に
応じた値となっている。

【００８３】なお、Ａ／Ｄ変換器２０は、ほぼ基準クロ
ックＣＫ０の立下がりのタイミングにて動作し、第１な
いし第４レジスタ３４，３６，４０，４４は、基準クロ
ックＣＫ０の立上がりタイミングにて動作するため、加
速度が変化してからＰＷＭ信号ＰＴのデューティ，延い
ては制御電極１２，１４に印加される電圧時間比が変化
するまでに、実際には、少なくとも３クロックは遅延す
るのであるが、図４では図を簡単化するため、２クロッ
ク遅延後にＰＷＭ信号ＰＴが変化を開始するように記述
されている。以下、図１１，図１４のタイミング図も同
様である。

【００８４】ここで、上記Ａ／Ｄ変換器２０及びＰＷＭ
回路４８について説明する。Ａ／Ｄ変換器２０及びＰＷ
Ｍ回路４８として、様々なものが適用可能であるが、本
実施例では、特に、アナログ回路を用いることなく次の
ように構成されている。なお、図５は、Ａ／Ｄ変換器２
０の詳細な構成を示す回路図、図６は、その動作を示す
タイミング図である。

【００８５】図５に示すように、Ａ／Ｄ変換器２０は、
入力パルスＰＡ，ＰＢの位相差を符号化するパルス位相
差符号化回路５０と、外部より入力される基準クロック
ＣＫ０に基づきパルス信号ＰＡ，ＰＢを発生する制御回
路５１とから構成され、更に、パルス位相差符号化回路
５０は、ナンドゲートＮＡＮＤ，及び偶数個のインバー
タＩＮＶをリング状に連結したパルス周回回路５２と、
カウンタ５４と、ラッチ回路５６と、パルスセレクタ５
８と、エンコーダ６０と、信号処理回路６２とにより構
成されている。

【００８６】このうちパルス位相差符号化回路５０は、
本願出願人が特願平４−５８０２７号にて先に提案した
回路であり、次のように動作する。即ち、パルス周回回
路５２では、制御回路５１から出力される否定論理積回
路ＮＡＮＤの入力端に与えられるパルス信号ＰＡがHigh
レベルになると、パルス信号の周回動作を開始し、パル
ス信号ＰＡがHighレベルである間パルス信号を周回させ
る。またその周回回数は、否定論理積回路ＮＡＮＤの前
段に接続されたインバータＩＮＶの出力の反転をカウン
トするカウンタ５４によりカウントされ、制御回路５１
から出力されるパルス信号ＰＢがHighレベルとなった時
点で、そのカウント結果がラッチ回路５６にラッチされ
る。一方、制御回路５１から出力されるパルス信号ＰＢ
がHighレベルになると、パルスセレクタ５８が、パルス
周回回路５２の各反転回路（否定論理積回路ＮＡＮＤ，
インバータＩＮＶ）の出力に基づき、パルス周回回路５
２内でのパルス信号の周回位置を検出し、エンコーダ６
０がその周回位置に対応した二進数デジタルデータを発
生する。すると信号処理回路６２が、エンコーダ６０か
らの二進数デジタルデータを下位ビット，ラッチ回路５
６にラッチされたデジタルデータを上位ビットとして、
パルス信号ＰＡの立上がりからパルス信号ＰＢの立上が
りまでの時間Ｔｃに対応した二進数のデジタルデータＤ
ａを生成し外部に出力する。

【００８７】そして、このＡ／Ｄ変換器２０では、パル
ス周回回路５２内の各反転回路（否定論理積回路ＮＡＮ
Ｄ，インバータＩＮＶ）に電源供給を行うための電源ラ
イン５２ａに、Ａ／Ｄ変換すべき電圧信号Ｖinの入力端
子２０ａが接続されており、各反転回路には電圧信号Ｖ
inが電源電圧として印加される。各反転回路の反転動作
時間は、電源電圧により変化するため、上記時間Ｔｃが
一定であれば、信号処理回路６２から出力されるデジタ
ルデータＤａは、電圧信号Ｖinの電圧レベルに応じたデ
ジタルデータＤａが出力されることとなる。

【００８８】そこで制御回路５１は、基準クロックＣＫ
０の立上がりを検出するエッジ検出回路と、検出された
エッジ信号をパルス信号ＰＡをHighレベルに保持すべき
期間だけ遅延させる遅延回路と、エッジ信号によりセッ
トされ、遅延信号によりリセットされるＲＳフリップフ
ロップとを備え、基準クロックＣＫ０と同周期のパルス
信号ＰＡを生成すると共に、同様の回路にて、エッジ検
出回路は、基準クロックＣＫ０の立下がりを検出し、遅
延回路は、パルス信号ＰＢをHighレベルに保持すべき期
間だけ遅延することにより、パルス信号Ａの立上がりか
ら所定時間Ｔｃ（基準クロックＣＫ０の半周期）だけ遅
れて立上がるパルス信号Ｂを生成するように構成されて
いる。

【００８９】この結果、図６に示すように、電圧信号Ｖ
inに対応したデジタルデータＤａがパルス位相差符号化
回路５０から出力されることとなり、しかもそのＡ／Ｄ
変換動作は、制御回路５１のパルス信号ＰＡ，ＰＢ、延
いては基準クロックＣＫ０の周期に対応して周期的に実
行されるため、デジタルデータＤａは、電圧信号Ｖinの
変化に対応して、値Ｄ０，Ｄ１，Ｄ２…として変化する
こととなる。

【００９０】尚、パルス位相差符号化回路５０について
は、特願平４−５８０２７号に詳述されているため、こ
れ以上の説明は省略する。このように、Ａ／Ｄ変換器２
０は、アナログ回路を用いることなく構成されいるだけ
でなく、電圧信号Ｖinの変化を反転回路の遅延時間の変
化に変換し、この反転回路の遅延を単位として数値化す
るため、電圧信号Ｖinの微少な変化も数値化でき、電圧
信号Ｖinに対応した高精度のデジタルデータＤａが得ら
れる。

【００９１】また次に、ＰＷＭ回路４８は、Ａ／Ｄ変換
器２０と同様に、アナログ回路を用いることなく、次の
ように構成されている。なお、図７は、ＰＷＭ回路４８
の全体構成を表すブロック図である。ＰＷＭ回路４８
は、図７に示すように、外部より入力される制御量Ｄｏ
をラッチし、その制御量Ｄｏを下位５ビットの下位ビッ
トデータＣＤＬと下位６ビットから上の上位ビットデー
タＣＤＨとに分けて出力するデータラッチ回路６４と、
外部から入力される制御パルスＰＴが、Highレベルであ
るとき、所定の時間間隔Ｔで発振パルスＣＫｒを出力す
る発振器６６と、発振器６６から出力される発振パルス
ＣＫｒをカウントし、そのカウント値がデータラッチ回
路６４から出力される上位ビットデータＣＤＨに対応し
た値となったときに検出信号ＴＣＰを出力するダウンカ
ウンタ６８と、ダウンカウンタ６８から検出信号ＴＣＰ
が出力されているときに発振パルスＣＫｒを取り込みパ
ルス信号ＤＩを出力するパルス発生回路７０と、パルス
発生回路７０からのパルス信号ＤＩをデータラッチ回路
６４から出力される下位ビットデータＣＤＬに対応した
遅延時間だけ遅延させるプログラム可能遅延線７２と、
外部から入力されるクロックＣＫ１の立上がりエッジを
検出するエッジ検出回路７４と、エッジ検出回路７４か
らのエッジ信号の入力時に制御パルスＰＴをHighレベル
として発振器６６の発振動作を開始させ、プログラム可
能遅延線７２から出力される遅延パルスＰＯを受けると
制御パルスＰＴをLow レベルとして発振器６６の発振動
作を停止させるＲＳフリップフロップ７６と、により構
成されている。そして、制御パルスＰＴがＰＷＭ信号と
して出力される。

【００９２】このうち発振器６６は、否定論理積回路と
複数個のインバータをリング状に連結したリングオシレ
ータを備え、否定論理積回路の一方の入力端にＲＳフリ
ップフロップ７６から出力される制御パルスＰＴが入力
されるように構成されている。そして、制御パルスＰＴ
がHighレベルの間、リングオシレータ内をパルス信号が
周回し、その周回周期に同期して所定のインバータから
発振パルスＣＫｒが出力され、しかも、発振パルスＣＫ
ｒの時間間隔Ｔは、インバータ３２段分（２5）の遅延
になるように設定されている。

【００９３】また、プログラム可能遅延線７２は、入力
信号を通過させる基本経路と、入力信号を基本経路に対
して所定の遅延時間だけ遅延して通過させる遅延経路
と、基本経路と遅延経路とのいずれか一方を入力信号の
経路として選択するマルチプレクサとからなる遅延段を
５つ縦続接続することにより構成されている。

【００９４】そして、１段目の遅延段は、基本経路と遅
延経路との入力信号の通過時間差が、発振器が発生する
発振パルスＣＫＯの時間間隔の半分になるように構成さ
れ、以下、２〜５段目の遅延段は、１／４，１／８，１
／１６，１／３２となるように、即ち、５段目は、イン
バータ１段分の遅延時間となるようにされている。な
お、これらの遅延は、リングオシレータを形成するイン
バータを縦続接続することにより構成される。つまり、
プログラム可能遅延線７２では、マルチプレクサにデジ
タル値の１が設定された場合に遅延経路を選択すること
により、遅延時間を、インバータの１段分の遅延時間を
単位として、下位データＣＤＬに応じて、３２段階に切
り換えることができるようにされている。

【００９５】なお、このように構成されたＰＷＭ回路４
８の主要部（データラッチ回路６４，発振器６６，ダウ
ンカウンタ６８，パルス発生回路７０，プログラム可能
遅延線７２）は、本願出願人が特願平４−２２７４９２
号にて先に提案した回路と同一であるので、これ以上の
詳細な説明は省略する。

【００９６】次に、このように構成されたＰＷＭ回路４
８の動作を、図８に示すタイミング図に沿って説明す
る。図８に示すように、分周クロックＣＫ１が立ち上が
ると、制御パルスＰＴがHighレベルとなり、発振器６６
のリングオシレータを周回することにより、発振器６６
からインバータ３２個分の遅延時間に相当する所定の時
間間隔で発振パルスＣＫｒが出力され、ダウンカウンタ
６８がこの発振パルスＣＫｒのダウンカウントを行う。

【００９７】そして、ダウンカウンタ６８は、上位ビッ
トデータＣＤＨ（＝ｍ）だけ発振器から発振パルスＣＫ
ｒが出力されたときに、検出信号ＴＣＰを出力し、この
検出信号ＴＣＰがパルス発生回路７０にて図中点線にて
示すように遅延されることにより、パルス発生回路７０
からは、その次に発振器６６から出力される発振パルス
ＣＫｒに同期したパルス信号ＤＩが出力される。なお、
ダウンカウンタ６８は、検出信号ＴＣＰ出力後の最初の
発振パルスＣＫＯによりプリセットされる。

【００９８】次に、パルス発生回路７０から出力された
パルス信号ＤＩは、プログラム可能遅延線７２にて、下
位ビットデータＣＤＬに応じた所定時間遅延されて遅延
パルスＰＯとして出力される。この遅延パルスＰＯは、
ＲＳフリップフロップ７６をリセットし、制御パルスＰ
ＴをLow レベルにするため、発振器６６の発振動作は停
止する。このため、制御パルスＰＴは、データラッチ回
路６４にラッチされた制御量Ｄｏに応じたパルス幅を有
するＰＷＭ信号となる。また、この遅延パルスＰＯはデ
ータラッチ回路６４にも入力されており、制御データＣ
ＤＩを更新する。

【００９９】このように、ＰＷＭ回路４８は、アナログ
回路を用いることなく構成されているだけでなく、反転
回路の遅延時間を単位としてパルス幅の設定が可能であ
るため、中心電極１０及び制御電極１２，１４間の静電
気力の微妙な制御を実現できる。

【０１００】以上説明したように本実施例の加速度セン
サによれば、センサエレメント１６以外の部分が、アナ
ログ回路を用いることなく、全てデジタル回路にて構成
されているため、加速度センサの全てを単一のシリコン
基板上に構成する場合に、センサエレメント以外の部分
を高集積化でき、当該加速度センサの素子サイズをきわ
めて小型に構成できる。

【０１０１】また、このようにデジタル回路にて構成さ
れているため、アナログ回路に比べて、対ノイズ性に優
れ、高温動作も可能であるため、様々な環境の元で、様
々な用途に使用できる。更に、本実施例によれば、Ａ／
Ｄ変換器２０により、センサエレメント１６の可動部１
６ａの変位を表す電圧信号Ｖinを数値化し、デジタル値
の演算処理により制御量Ｄｏを求めているため、オフセ
ットや感度の調整も演算処理により簡単にできる。

【０１０２】例えば、第３レジスタに格納されたデジタ
ルデータＤｂにオフセットデータを加算すれば、Ａ／Ｄ
変換器２０からのデジタルデータＤａに含まれる誤差を
除去でき、また、同じくデジタルデータＤｂを適当な倍
率で乗算したり、制御量設定部４２にて設定する微分制
御量△Ｄｏの値を変更するすることにより感度を調整で
きる。

【０１０３】また、本実施例の加速度センサによれば、
Ａ／Ｄ変換器２０では、電圧の変化をインバータの遅延
時間を単位として数値化し、また、ＰＷＭ回路４８で
は、インバータの遅延時間を単位としてパルス幅を変調
するようにされており、中心電極１０の微少な変化を検
出して数値化できる共に、静電気力を細かく調整できる
ため、可動部１６ａの位置を高精度に制御でき、延いて
は当該加速度センサに加えられる加速度を高精度に検出
できる。

【０１０４】また更に、本発明の加速度センサによれ
ば、当該加速度センサに加えられる加速度に応じた制御
量Ｄｏがデジタル値にて出力されるため、当該加速度セ
ンサの出力をＣＰＵ等に取り込み各種制御を行うシステ
ムを構成する場合に、加速度センサの出力を直接ＣＰＵ
に取り込ませることができるため、システム構成を簡単
なものにできる。

【０１０５】次に、第２実施例の加速度センサについて
説明する。なお、第１実施例では、中心電極１０の位置
制御のために、制御回路２２は、ＰＷＭ信号を生成し、
制御電極１２，１４への電圧印加時間を制御することに
より、中心電極１０及び各制御電極１２，１４間の静電
気力を制御していたが、本実施例では、制御電極１２，
１４には、中心電極１０の電位に対して互いに極性が反
対となる所定電圧を印加し、中心電極１０の電位を制御
することにより、静電気力を制御するようにされてい
る。

【０１０６】第２実施例の加速度センサは、図９に示す
ように、中心電極１０と制御電極１２，１４とからなる
第１及び第２のコンデンサＣ１，Ｃ２により差動容量コ
ンデンサを形成するセンサエレメント１６と、センサエ
レメント１６の各制御電極１２，１４に夫々所定の制御
電圧Ｖ１，Ｖ２を印加するスイッチング回路８０と、中
心電極１０からの電圧信号Ｖinを数値化し、デジタルデ
ータＤａにして出力するＡ／Ｄ変換器２０と、Ａ／Ｄ変
換器２０からのデジタルデータＤａに基づき、中心電極
１０の電位を制御量Ｄｏとして設定する制御回路８２
と、制御回路８２が出力する制御量Ｄｏに基づきバイア
ス電圧Ｖｂ生成するＤ／Ａ変換器８４と、基準クロック
ＣＫ０及び基準クロックＣＫ０を分周した分周クロック
ＣＫ１を生成するクロック発生器２６と、により構成さ
れている。そして、Ｄ／Ａ変換器８４にて生成されたバ
イアス電圧Ｖｂは、電流制限用の抵抗Ｒｂを介して中心
電極１０に印加されている。

【０１０７】なお、センサエレメント１６，Ａ／Ｄ変換
器２０，クロック発生器２６は、第１実施例と全く同じ
ものであるため、ここでは説明を省略する。まず、スイ
ッチング回路８０は、制御電極１２に第１の駆動電圧Ｖ
DD或は第２の駆動電圧ＶＨのいずれかを択一的に印加す
るスイッチＳ２１と、制御電極１４に第３の駆動電圧Ｖ
SS或は第４の駆動電圧ＶＬのいずれかを択一的に印加す
るスイッチＳ２２と、からなり、分周クロックＣＫ１に
より駆動され、各制御電極１２，１４に、分周クロック
ＣＫ１がHighレベルの時には第１及び第３の駆動電圧Ｖ
DD，ＶSSを、分周クロックＣＫ１がLow レベルの時に
は、第２及び第４の駆動電圧ＶＨ，ＶＬを印加するよう
に構成されている（図１１参照）。

【０１０８】なお、各駆動電圧ＶDD，ＶＨ，ＶSS，ＶＬ
は、次の（１）（２）式のような関係を有するように設
定されている。 ＶDD＞ＶＨ＞ＶＬ＞ＶSS （１） ＶDD−ＶＨ＝ＶＬ−ＶSS （２） また、Ｄ／Ａ変換器８４が制御量Ｄｏに応じて生成する
バイアス電圧Ｖｂは、第２の駆動電圧ＶＨ以下で第４の
駆動電圧以上（ＶＨ≧Ｖｂ≧ＶＬ）となるように生成さ
れ、電流制限用の抵抗Ｒｂを介して中心電極１０に印加
される。

【０１０９】つまり、各制御電極１２，１４には、中心
電極１０の電位に対する極性が互いに異なり、かつ、中
心電極１０との電位差が周期的に同じ大きさ（ＶDD−Ｖ
Ｈ，ＶＬ−ＶSS）だけ変化する制御電圧Ｖ１，Ｖ２が印
加されることなる。そして、このようなスイッチング回
路１８が接続されたセンサエレメント１６においては、
中心電極１０が中立位置にあり、中心電極１０の電位が
各制御電極１２，１４への印加電圧の中心電位Ｖｃ（＝
（ＶDD＋ＶSS）／２＝（ＶＨ＋ＶＬ）／２））にあれ
ば、中心電極１０，制御電極１２間、及び中心電極１
０，制御電極１４間の電位差はいずれも同じとなり、従
って、これら電極間に働く静電気力も同じ大きさとなる
ため、互いに静電気力を打ち消し合い、中心電極１０に
静電気力が働かないのと等価となる。

【０１１０】一方、中心電極１０の電位が中心電位Ｖｃ
になければ、中心電極１０と各制御電極１２，１４との
間の電位差は異なったものとなるため、中心電極１０に
は、電位差の大きい制御電極の方向に力が働くことにな
る。また、第１及び第２のコンデンサＣ１，Ｃ２では、
スイッチング回路８０による各制御電極１２，１４への
印加電圧の切換時に、充電電荷が変化するが、中心電極
１０では、抵抗Ｒｂの電流制限により中心電極１０の電
荷は短期的には変化しないため、極性の異なる同量の電
荷が互いに消滅／分極し合うだけであり、その結果、両
コンデンサＣ１，Ｃ２の充電電荷は、常に同量だけ増減
することになる。

【０１１１】そして、両コンデンサＣ１，Ｃ２の静電容
量が等しければ、各コンデンサＣ１，Ｃ２における両極
間の電位差の変化は同じであるため、中心電極１０の電
位は、印加電圧の切換前後で変化することなく、一定に
保持される。一方、両コンデンサＣ１，Ｃ２の静電容量
が異なれば、各コンデンサＣ１，Ｃ２における両極間の
電位差の変化も異なるため、中心電極１０の電位は印加
電圧の切換前後で変化し、しかも、印加電圧の切換は、
周期的に行われるため、中心電極１０の電位は、両コン
デンサＣ１，Ｃ２間の静電容量差がある限り振動するこ
とになる。

【０１１２】このように、本実施例のセンサエレメント
１６では、制御電極１２，１４への印加電圧の切換時に
生じる中心電極１０の電位の変化から、第１及び第２の
コンデンサＣ１，Ｃ２の容量変化（即ち、中心電極１０
の変位）を検出でき、また、中心電極１０の電位を制御
することにより、中心電極１０及び制御電極１２，１４
間に働く静電気力を、延いては、中心電極１０の位置を
制御できる。

【０１１３】次に、Ｄ／Ａ変換器８４にバイアス電圧Ｖ
ｂを生成させるための制御量Ｄｏを設定する制御回路８
２について説明する。図９に示すように、制御回路８２
は、第１実施例と同様に構成された第１ないし第３レジ
スタ３４，３６，４０及び減算回路３８と、カウント値
を、中心電極１０に印加すべきバイアス電圧Ｖｂを生成
するための制御量Ｄｏとして出力するアップダウンカウ
ンタ（Ｕ／Ｄカウンタ）８８と、第３レジスタ４０に格
納されたデジタルデータＤｂに基づき、Ｕ／Ｄカウンタ
８８のカウント値の増減を判定し、判定結果に従ってＵ
／Ｄカウンタ８８を操作するためのアップカウント信号
ＵＣ或はダウンカウント信号ＤＣを出力する判定部８６
と、により構成されている。

【０１１４】なお、第１ないし第３レジスタ３４，３
６，４０及び減算回路３８の動作については、第１実施
例と同じであるため説明を省略する。ここで、判定部８
６は、論理回路の組み合せにより簡単に構成されるもの
であるため、ここではその詳細な回路構成は省略し、判
定部が実行する処理についてのみ図１０に示すフローチ
ャートに沿って説明する。

【０１１５】まず、Ｓ２１０およびＳ２２０は、第１実
施例における制御量設定部４２の処理を表すフローチャ
ートのＳ１１０及びＳ１２０と同じであり、デジタルデ
ータＤｂに基づき判定値Ｄｒを設定後Ｓ２３０に進む。
但し、本実施例において、デジタル値Ｄｂは、各制御電
極１２，１４に第１及び第３の駆動電圧ＶDD，ＶSSを印
加時のＡ／Ｄ変換値から、第２及び第４の駆動電圧Ｖ
Ｈ，ＶＬを印加時のＡ／Ｄ変換値が差し引かれた値を正
転データ（ＳＴ＝０）とし、逆に第２及び第４の駆動電
圧ＶＨ，ＶＬを印加時のＡ／Ｄ変換値から、第１及び第
３の駆動電圧ＶDD，ＶSSを印加時のＡ／Ｄ変換値が差し
引かれた値を反転データ（ＳＴ＝１）とする。

【０１１６】そして、Ｓ２３０では、判定値Ｄｒが０で
あるか否かを判断し、０であればそのまま処理を終了
し、一方、デジタルデータＤｂが０でなければＳ２４０
に移行する。Ｓ２４０では、デジタルデータＤｂが０よ
り大きいか否かを判断し、０より大きければ、Ｓ２５０
に移行して、Ｕ／Ｄカウンタ８８をインクリメントする
アップカウント信号ＵＣを出力後、本処理を終了する。
一方、Ｓ２４０にてデジタル値Ｄｒが０より小さいと判
断された場合は、Ｓ２６０に移行し、Ｕ／Ｄカウンタ８
８をデクリメントするダウンカウント信号ＤＣを出力
後、本処理を終了する。

【０１１７】そして、Ｕ／Ｄカウンタ８８は、判定部８
６より出力されるアップカウント信号ＵＣ及びダウンカ
ウント信号ＤＣによりカウント値を増減される。即ち、
判定部８６は、第１のコンデンサＣ１が第２のコンデン
サＣ２より静電容量が大きい時には、カウント値（即
ち、制御量Ｄｏ）を増加させ、逆に第１のコンデンサＣ
１が第２のコンデンサＣ２より静電容量が小さい時に
は、制御量Ｄｏを減少させ、両コンデンサＣ１，Ｃ２の
静電容量が同じ時には、現在の制御量Ｄｏを維持するよ
うに動作する。

【０１１８】このようにして設定された制御量Ｄｏは、
Ｄ／Ａ変換器８４にて所定の電圧値に変換され、中心電
極１０にバイアス電圧Ｖｂとして印加される。以上のよ
うに構成された第２実施例の加速度センサの動作を、図
１１に示すタイミング図に沿って説明する。

【０１１９】即ち、加速度センサに加速度が加えられて
いない状態（Ｇ＝０）では、中心電極１０の電位は、Ｄ
／Ａ変換器８４により、中心電位Ｖｃにされている。そ
の結果、中心電極１０には、両制御電極１２，１４との
間に同じ大きさの静電気力が互いに逆方向に働くことに
なり、中心電極１０は中立位置に保持される。また、こ
の時、第１及び第２のコンデンサＣ１，Ｃ２の静電容量
は等しいため、制御電極１２，１４への印加電圧の切換
時に、中心電極１０の電位が変動することなく、一定
（中心電圧Ｖｃ）に保たれる。

【０１２０】次に、加速度センサに加速度が加えられ
（Ｇ≠０）、中心電極１０が制御電極１２との間隙が狭
くなる方向に変位し、第１のコンデンサＣ１が第２のコ
ンデンサＣ２より静電容量が大きくなると、中心電極１
０の電位は、中間電位Ｖｃより大きくなり、しかも、制
御電極１２，１４への印加電圧の切換に応じて振動す
る。そして、制御回路８２が、Ａ／Ｄ変換器２０の出力
を演算することにより、この中心電極１０の電位の変動
を検出すると、中心電極１０を制御電極１４側に引き付
ける静電気力が大きくなるように、Ｄ／Ａ変換器８４に
より高いバイアス電圧Ｖｂを発生させるための制御量Ｄ
ｏを出力し、この制御量Ｄｏに基づき、Ｄ／Ａ変換器８
４がバイアス電圧Ｖｂ（図１１中点線で示す）を生成し
て中心電極１０に印加する。すると、中心電極１０に
は、静電気力を発生させるための電荷が除々に充電さ
れ、中心電極１０は制御電極１４側に引き付けられ、こ
の静電気力と加速度による力とが釣り合う位置まで中心
電極１０は移動する。以上の動作が繰り返されることに
より、中心電極１０が中立位置に戻されると、第１及び
第２のコンデンサＣ１，Ｃ２の静電容量が等しくなり、
中心電極１０の電位は、Ｄ／Ａ変換器８４から出力され
るバイアス電圧Ｖｂと同じ一定値になる。

【０１２１】この時、加速度センサに加えられている加
速度による力と、中心電極１０に加えられている静電気
力とは釣り合っているため、この静電気力を発生させる
ための制御量Ｄｏや中心電極１０の電位Ｖｏ（＝Ｖin）
は、加速度に応じた値となっている。

【０１２２】以上説明したように、第２実施例の加速度
センサによれば、センサエレメント１６及びＤ／Ａ変換
器８４以外は全てデジタル回路により構成されるため、
第１実施例の加速度センサに準じた効果を得ることがで
きる。また、本実施例の加速度センサによれば、Ａ／Ｄ
変換器２０は、常に、一定時間間隔にて変化する信号を
Ａ／Ｄ変換すればよいため、第１実施例のようなデュー
ティが変化する信号を処理する場合に比べて処理時間に
余裕があり、Ａ／Ｄ変換器２０の設計を容易にできる。

【０１２３】なお、本実施例では、Ｕ／Ｄカウンタ８８
の出力をＤ／Ａ変換器８４により電圧値に変換して抵抗
を介して中心電極１０に印加しているが、第１実施例の
ように、制御量Ｄｏに応じてＰＷＭ信号を生成し、この
ＰＷＭ信号をローパスフィルタを通すことにより、アナ
ログ電圧を生成し、これを抵抗を介して中心電極１０に
印加するようにしてもよい。この場合、Ｄ／Ａ変換器８
４を使用することなく構成できるため、第１実施例の加
速度センサと同様の効果を得ることができる。

【０１２４】次に、上記第１及び第２実施例の加速度セ
ンサにおいて、センサエレメント１６は、中心電極１０
と制御電極１２，１４とにより、可動部の変位検出と可
動部の位置制御とをいずれも行っているが、図１２に示
すような、センサエレメント９０を使用し、可動部の変
位検出を別の手段にて行うことも可能である。

【０１２５】即ち、図１２に示すように、センサエレメ
ント９０は、第１実施例のセンサエレメント１６に、更
に、各梁部３０ａ，３０ｂの略中心から、質量部３２と
は反対方向に突設された可動電極（変位検出用可動電
極）Ｇと、可動電極Ｇ直下のシリコン基板上に可動電極
Ｇと平行且つ各可動電極Ｇを夫々挟むように形成された
不純物拡散層からなる固定電極（変位検出用固定電極）
Ｓ，Ｄとにより、可動電極Ｇを可動ゲート、固定電極
Ｓ，Ｄをソース及びドレインとし、可動電極Ｇ及び固定
電極Ｓ，Ｄ間の空隙を絶縁層としてなる一対のＭＩＳ
（Metal Insulator Semiconductor） 型トランジスタ９
２，９４を備えている。そして、可動電極Ｇと固定電極
Ｓ，Ｄとは、可動部Ｇが中立位置にある時に、その面積
の略半分が互いに対向し合うように形成されている。な
お、梁部３０ａ，３０ｂ、質量部３２、中心電極１０、
可動電極Ｇを併せて可動部９０ａと呼ぶ。

【０１２６】このように構成されたセンサエレメント９
０では、ＭＩＳ型トランジスタ９２，９４の可動電極Ｇ
に電圧が印加されると、固定電極Ｓ，Ｄ間の可動電極Ｇ
と対向した部分にチャネルが形成され、ドレイン電流が
流れる。そして、可動電極Ｇの変位に応じて、固定電極
Ｓ，Ｄ間に形成されるチャネル幅が変化し、ドレイン電
流が変調される。なお、各トランジスタ９２，９４の可
動電極Ｇは、可動部９０ａの変位方向に沿って互いに逆
向きに形成されているため、例えば、中心電極１０と制
御電極１２との間隙が狭くなる方向に可動部９０ａが変
位すると、ＭＩＳ型トランジスタ９２では、可動電極Ｇ
と固定電極Ｓ，Ｄとが互いに対向し合う面積が増大して
ドレイン電流が増大し、一方、ＭＩＳ型トランジスタ９
４では、逆にこの面積が減少してドレイン電流が減少す
る。

【０１２７】このように、センサエレメント９０におい
ては、中心電極１０及び制御電極１２は、可動部９０ａ
の位置制御にのみに使用され、可動部９０ａの変位検出
には、ＭＩＳ型トランジスタ９２，９４が使用される。

【０１２８】次に、このようなセンサエレメント９０を
用いて構成した第３実施例の加速度センサについて説明
する。本実施例の加速度センサは、図１３に示すよう
に、中心電極１０，制御電極１２，１４及びＭＩＳ型ト
ランジスタ９２，９４を備えたセンサエレメント９０
と、ＭＩＳ型トランジスタ９２，９４に夫々接続され、
各トランジスタ９２，９４のドレイン電流を電圧信号に
変換する抵抗９６，９８と、抵抗９６，９８により電圧
信号Ｖｘ，Ｖｙに変換されたセンサエレメント９０の出
力を夫々数値化し、デジタルデータＤｘ，Ｄｙにして出
力するＡ／Ｄ変換器２０ａ，２０ｂと、Ａ／Ｄ変換器２
０ａ，２０ｂからのデジタルデータＤｘ，Ｄｙに基づ
き、パルス幅変調信号ＰＴを生成する制御回路１００
と、第１実施例と同様に構成されたスイッチング回路１
８，ＬＰＦ２４，クロック発生器２６と、により構成さ
れている。そして、中心電極１０及びＭＩＳ型トランジ
スタ９２，９４の可動電極Ｇには、電源電圧ＶDDが印加
されており、中心電極１０は、制御電極１２，１４にバ
イアス電圧Ｖｂが印加された場合に静電気力が働くよう
にされている。

【０１２９】次に、制御回路１００について説明する。
第１実施例の制御回路２２では、第１レジスタ３４にて
今回のＡ／Ｄ変換値，第２レジスタ３６にて前回のＡ／
Ｄ変換値を保持し、減算回路３８にて第１レジスタ３４
に保持された今回のＡ／Ｄ変換値との差を算出して第３
レジスタ４０に保持するように構成されているが、本実
施例の制御回路１００では、第１及び第２レジスタ３４
ａ，３４ｂは各Ａ／Ｄ変換器２０ａ，２０ｂからの出力
を夫々保持し、減算回路３８は、第１レジスタ３４ａと
第２レジスタ３４ｂとの差分を演算し、その算出結果を
第３レジスタ４０に格納するように構成されている。

【０１３０】そして、ＭＩＳ型トランジスタ９２，９４
の出力は、単純に可動部９０ａの変位に応じた信号レベ
ルを有する信号となり、第１及び第２実施例のように、
第３レジスタ４０に格納されるデジタルデータＤｂを反
転する必要がなく、デジタルデータＤｂを、そのまま判
定値Ｄｒとして使用可能なため、制御量設定部４２の処
理は、Ｓ１００〜Ｓ１３０が省略される。

【０１３１】以下、制御量設定部４２が、判定値Ｄｒに
基づき微分制御量△Ｄｏを設定し、これを累積して制御
量Ｄｏを算出し、この制御量Ｄｏに基づきＰＷＭ回路４
８にてＰＷＭ信号を生成し、可動部９０ａの位置制御を
行う処理は、第１実施例と全く同様である。

【０１３２】以上説明したように、第３実施例の加速度
センサによれば、可動部９０ａの変位の検出をＭＩＳ型
トランジスタ９２，９４にて行っており、中心電極１０
及び制御電極１２，１４により構成される差動容量コン
デンサの出力に比べ、大きな電流を流すことができ、こ
の検出信号を取り込むＡ／Ｄ変換器２０ａ，２０ｂの入
力インピーダンスを低くすることができ、ノイズに強い
装置を構成できる。

【０１３３】また、本実施例において、ＭＩＳ型トラン
ジスタ９２，９４の出力は、単純に可動部９０ａの変位
に応じた信号レベルを有する信号となるため、第１及び
第２実施例のように、第３レジスタ４０に格納されるデ
ジタルデータＤｂを１クロック毎に反転させる必要がな
く、制御を簡単にできる。

【０１３４】なお、本実施例においては、Ａ／Ｄ変換器
２０ａ，２０ｂを２つ備えているが、これを一つにし
て、ＭＩＳ型トランジスタ９２，９４からの各出力を時
分割で交互に数値化するように構成してもよい。以上、
本発明の実施例について説明したが、本発明は上記実施
例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲において様々な態様にて実施できる。

【０１３５】例えば、上記実施例では、センサエレメン
ト１６（９０）において、中心電極１０を可動部１６ａ
（９０ａ）に、制御電極１２，１４を基板上に形成した
が、逆に、中心電極１０を基板上に、制御電極１２，１
４を可動部１６ａ（９０ａ）に形成してもよい。また、
中心電極１０及び制御電極１２，１４を質量部３２を挟
んで２箇所に設けたが、３箇所以上に設けてもよい。

【０１３６】また、第１及び第３実施例においては、ス
イッチング回路１８を駆動するために、ＰＷＭ信号を用
いているが、図１４に示すように、パルスの出力周期を
変化させるパルス密度変調信号を用いてもよい。

【図面の簡単な説明】

【図１】 第１実施例の加速度センサの全体構成を示す
ブロック図である。

【図２】 センサエレメント１６の全体構成を表す斜視
図である。

【図３】 制御量設定部４２にて実行される処理を説明
するフローチャートである。

【図４】 第１実施例の加速度センサの動作を表すタイ
ミング図である。

【図５】 Ａ／Ｄ変換器２０の詳細な構成を表す回路図
である。

【図６】 Ａ／Ｄ変換器２０の動作を表すタイミング図
である。

【図７】 ＰＷＭ回路４８の構成を表すブロック図であ
る。

【図８】 ＰＷＭ回路４８の動作を表すタイミング図で
ある。

【図９】 第２実施例の加速度センサの全体構成を表す
ブロック図である。

【図１０】 判定部８６にて実行される処理を説明する
フローチャートである。

【図１１】 第２実施例の加速度センサの動作を表すタ
イミング図である。

【図１２】 他のセンサエレメント９０の構成を表す斜
視図である。

【図１３】 第３実施例の加速度センサの全体構成を表
すブロック図である。

【図１４】 第１又は第３実施例にてスイッチング回路
１８をパルス周期変調信号にて制御する場合の動作を表
すタイミング図である。

【符号の説明】

１０…中心電極 １２，１４…制御電極 １６，９
０…センサエレメント １８，８０…スイッチング回路 ２０…Ａ／Ｄ変換器 ２２，８２，１００…制御回路 ２４…ＬＰＦ ２
６…クロック発生器 ２８…絶縁膜 ３０ａ，３０ｂ…梁部 ３２…質量
部 ３４，３６，４０，４６…レジスタ ３８…減算回路 ４２…制御量設定部 ４４…加算回路 ４８…ＰＷ
Ｍ回路 ５０…パルス位相差符号化回路 ５１…制御回路
５２…パルス周回回路 ５４…カウンタ ５６…ラッチ回路 ５８…パルス
セレクタ ６０…エンコーダ ６２…信号処理回路 ６４…デ
ータラッチ回路 ６６…発振器 ６８…ダウンカウンタ ７０…パル
ス発生回路 ７２…プログラム可能遅延線 ７４…エッジ検出回路 ７６…ＲＳフリップフロップ ８４…Ｄ／Ａ変換器
８６…判定部 ８８…Ｕ／Ｄカウンタ ９２，９４…ＭＩＳ型トラン
ジスタ ９６，９８…抵抗

Claims (8)

【特許請求の範囲】
1. 【請求項１】 通電により動作し、所定の物理量に応じ
   た電気信号を出力するセンサエレメントと、 該センサエレメントが出力する電気信号を数値化するＡ
   ／Ｄ変換器と、 該Ａ／Ｄ変換器により数値化されたデジタルデータに基
   づき、上記電気信号が所定の出力となるように上記セン
   サエレメントを制御するための制御量を算出し、該制御
   量に応じた制御信号を生成する制御手段と、 該制御手段からの制御信号に応じて上記センサエレメン
   トを通電する通電手段と、 を備え、上記制御量あるいは上記制御信号を上記物理量
   を表す検出信号として出力することを特徴とする物理量
   検出装置。
2. 【請求項２】 上記Ａ／Ｄ変換器は、 入力信号を反転して出力すると共に反転動作時間が電源
   電圧により変化する反転回路が奇数個リング状に連結さ
   れる共に、該反転回路の一つが反転動作を外部から制御
   可能な起動用反転回路として構成され、該起動用反転回
   路の動作開始に伴いパルス信号を周回させるパルス周回
   回路と、 上記パルス周回回路内での上記パルス信号の周回回数を
   カウントし、該カウント結果を二進数デジタルデータと
   して出力するカウンタと、 上記各反転回路からの出力信号に基づき上記パルス周回
   回路内での上記パルス信号の周回位置を検出し、該周回
   位置に応じた二進数デジタルデータを発生する周回位置
   検出手段と、 上記起動反転回路を動作させて上記パルス周回回路の周
   回動作を起動し、その後所定時間経過した時点で上記周
   回位置検出手段を動作させる検出制御手段と、 を備え、上記センサエレメントが出力する電気信号もし
   くは上記センサエレメントが出力する電気信号に応じて
   変化する電気信号を上記パルス周回回路の電源電圧と
   し、上記周回位置検出手段からの二進数デジタルデータ
   を下位ビット，上記カウンタからの二進数デジタルデー
   タを上位ビットとする複数ビットのデジタルデータをＡ
   ／Ｄ変換結果として出力することを特徴とする請求項１
   に記載の物理量検出装置。
3. 【請求項３】 上記制御手段は、 反転回路が奇数個リング状に連結される共に、該反転回
   路の一つが反転動作を外部から制御可能な起動用反転回
   路として構成され、入力信号により該起動用反転回路が
   起動されるとパルス信号を周回させ所定の時間間隔で発
   振パルスを出力する発振器と、 該発振器からの発振パルスをカウントし、カウント値が
   予め設定された所定の値となるとパルス信号を発生する
   カウント手段と、 該カウント手段からのパルス信号を通過させる基本経路
   と，複数の反転回路を縦続接続してなり該パルス信号を
   所定の遅延時間だけ遅延して通過させる遅延経路と，外
   部から入力されるデジタルデータに応じて上記基本経路
   と遅延経路とのいずれか一方を入力信号の経路として選
   択するセレクタと、からなる複数の遅延段を縦続接続
   し、上記発振器の発振パルスの時間間隔未満の遅延時間
   だけ遅延させて遅延信号として出力する、当該遅延時間
   をデジタルデータにより変更可能なプログラム可能遅延
   線と、 上記入力信号の遅延時間を表す所定ビットのデジタル制
   御データを受け、該デジタル制御データの上位ビットを
   上記カウント発生手段のカウント値として設定し、該デ
   ジタル制御データの下位ビットを上記プログラム可能遅
   延線に供給して上記プログラム可能遅延線の遅延時間を
   設定する制御データ供給手段と、 上記入力信号を所定周期で発生して上記発振器を起動さ
   せ、上記プログラム可能遅延線から遅延信号が出力され
   ると上記発振器を停止させると共に、上記入力信号の発
   生後、上記プログラム可能遅延線から遅延信号が出力さ
   れるまでの間、ハイレベルとなる出力信号を生成する出
   力手段と、 からなり、上記制御量を上記デジタル制御データとし、
   上記制御量に応じたパルス幅を有する出力信号を上記制
   御信号として出力するパルス幅変調回路を備え、該パル
   ス幅変調回路が出力するパルス幅変調信号により上記通
   電手段による上記センサエレメントへの通電時間を制御
   することを特徴とする請求項１または請求項２に記載の
   物理量検出装置。
4. 【請求項４】 上記制御手段は、 上記デジタルデータと所定の基準データとを大小比較す
   る比較手段と、 該比較手段の比較結果に基づきカウント値を増減させ、
   該カウント値を上記制御量として出力するアップダウン
   カウンタと、 を備え、上記アップダウンカウンタが出力するカウント
   値に応じた電圧値により上記通電手段による上記センサ
   エレメントへの通電量を制御することを特徴とする請求
   項１または請求項２に記載の物理量検出装置。
5. 【請求項５】 請求項３に記載の物理量検出装置におい
   て、 上記センサエレメントは、 該センサエレメント本体に対して変位可能に形成された
   可動部と、 上記可動部あるいは上記センサエレメント本体のいずれ
   か一方に設けられた中心電極と、 上記可動部あるいは上記センサエレメント本体のうち、
   上記中心電極が設けられていない側の上記中心電極近傍
   かつ該中心電極の上記可動部変位方向両側に夫々設けら
   れた制御電極と、 上記可動部の変位に応じた電気信号を出力する変位検出
   手段と、 からなり、上記変位検出手段の出力が上記Ａ／Ｄ変換に
   入力されると共に、上記中心電極及び上記各制御電極間
   への電圧印加により生じる静電気力によって上記可動部
   の位置が調整可能なように構成され、 上記通電手段は、上記中心電極及び上記各制御電極によ
   り構成される２つの電極対に所定の駆動電圧を夫々印加
   する一対のスイッチを有し、上記パルス幅変調回路が出
   力するパルス幅変調信号の信号レベルに対応して交互に
   オンオフされることを特徴とする物理量検出装置。
6. 【請求項６】 請求項４に記載の物理量検出装置におい
   て、 上記センサエレメントは、 該センサエレメント本体に対して変位可能に形成された
   可動部と、 上記可動部あるいは上記センサエレメント本体のいずれ
   か一方に設けられた中心電極と、 上記可動部あるいは上記センサエレメント本体のうち、
   上記中心電極が設けられていない側の上記中心電極近傍
   かつ該中心電極の上記可動部変位方向両側に夫々設けら
   れた制御電極と、 上記可動部の変位に応じた電気信号を出力する変位検出
   手段と、 からなり、上記変位検出手段の出力が上記Ａ／Ｄ変換に
   入力されると共に、上記中心電極及び上記各制御電極間
   への電圧印加により生じる静電気力によって上記可動部
   の位置が調整可能なように構成され、 上記通電手段は、 上記アップダウンカウンタのカウント値に応じた電位を
   上記中心電極に印加する中心電圧印加手段と、 上記各制御電極の電位を、上記中心電極に対する極性が
   互いに異なり、上記中心電極との電位差が周期的に同じ
   大きさだけ増減するように制御する制御電圧印加手段
   と、 により構成されていることを特徴とする物理量検出装
   置。
7. 【請求項７】 請求項５または請求項６に記載の物理量
   検出装置において、 上記変位検出手段は、上記センサエレメントの中心電極
   の電位を、上記可動部の変位を表す上記電気信号として
   上記Ａ／Ｄ変換器に入力することを特徴とする物理量検
   出装置。
8. 【請求項８】 請求項５または請求項６に記載の物理量
   検出装置において、 上記変位検出手段は、上記可動部に設けられた変位検出
   用可動電極と、上記基板上かつ上記変位検出用可動電極
   の両側に不純物拡散層を形成してなる変位検出用固定電
   極とにより構成され、上記変位検出用可動電極を可動ゲ
   ートとするＭＩＳ型トランジスタからなり、 上記可動部の変位を、上記変位検出用固定電極間に流れ
   る電流の変化から検出することを特徴とする物理量検出
   装置。