JP4641221B2

JP4641221B2 - 発振回路および電子機器

Info

Publication number: JP4641221B2
Application number: JP2005187442A
Authority: JP
Inventors: 清尚松井
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-06-27
Filing date: 2005-06-27
Publication date: 2011-03-02
Anticipated expiration: 2025-06-27
Also published as: JP2007006421A

Description

本発明は、所望の発振周波数で信号を出力させる発振回路に関し、特に、例えばクロック発振回路などのように、プロセスばらつきへの依存が抑制された安定した発振周波数が必要とされる発振回路および、この発振回路がクロック信号発生部に用いられた電子機器に関する。

例えば、音声録音再生装置などでは、録音処理および再生処理のために、ＣＲ発振回路やセラミック振動子を用いたクロック発振回路が使用されている。このような発振回路では、発振回路を構成する抵抗やコンデンサ、トランジスタなどの素子のプロセスばらつきによって発振周波数にばらつきが生じる。

また、マイクロコンピュータなどの半導体集積回路においては、リングオシレータなどの発振回路が使用されている。このような発振回路では、電圧変化や周囲の温度変化によって発振周波数にばらつきが生じる。

従来、発振周波数のばらつきを調整するために、例えば特許文献１には、外部から加えられるクロック信号を基準として自動的に発振周波数をトリミングすることが可能なクロック発振回路が開示されている。

この特許文献１のクロック発振回路では、ある一定期間だけ基準パルスを入力させて、その期間に発振されたクロック数をカウントし、そのカウントされたカウント数に応じて、ＣＲ発振回路内に設けられた抵抗アレイの抵抗値Ｒをスイッチアレイで切り替えることにより、発振周波数を調整して設定することができる。

また、特許文献２には、外部発振子を必要とせずに発振周波数を補正可能な発振回路が開示されている。

この特許文献２の発振回路では、自らが発振した周波数を検知する周波数検知回路を備えている。この周波数検知回路で検知された周波数に応じて、遅延量が異なる複数の遅延素子の一つをリングオシレータの構成素子として選択することにより、発振周波数を自己補正することができる。
特開２０００−３４１１１９号公報特開２００４−５６５６１号公報

しかしながら、上記特許文献１の従来のクロック発振回路では、発振周波数を調整するために抵抗アレイとスイッチアレイを設ける必要がある。

また、上記特許文献２の従来の発振回路では、周波数検知回路を設ける必要がある。このため、回路規模の増大化および回路構成の複雑化を招き、および低消費電力化が要求される音声録音再生装置や半導体集積回路などの電子機器に用いるためには適していない。

本発明は、上記従来の問題を解決するもので、回路規模の複雑化および増大化を招くことなく、プロセスばらつきや周囲温度に依存しない安定した発振周波数で信号を出力させることができる発振回路および、この発振回路がクロック信号発生部に用いられた電子機器を提供することを目的とする。

本発明の発振回路は、コンデンサ手段への充電電圧によりトランジスタ手段を駆動し、該トランジスタ手段からの駆動電圧を用いて所望の周波数で発振出力する発振部と、該コンデンサ手段に充電電流を供給可能とするバイアス回路とを有し、該発振部は該周波数が該トランジスタ手段のしきい値電圧に反比例する回路から構成され、該バイアス回路は、該充電電流が、該バイアス回路を構成する所定のトランジスタ手段のしきい値電圧に比例する回路から構成されており、該発振部は、該コンデンサ手段として二つのコンデンサが設けられ、該二つのコンデンサに対して該トランジスタ手段として各トランジスタがそれぞれ設けられ、該二つのコンデンサに充電される各充電電圧により該各トランジスタをそれぞれ駆動し、該各トランジスタからの各駆動電圧を用いて、ハイレベルとローレベルが相反するように所望の周波数の二つの発振信号をそれぞれ出力すると共に、該二つの発振信号を用いて該二つのコンデンサの充電電圧を交互にリセットするように構成し、該バイアス回路は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続された一方導電型第２１トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第２３トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続された一方導電型第２２トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続された他方導電型第２４トランジスタと抵抗とが該電源電圧と該接地電圧との間に直列に接続され、該第２１トランジスタの制御端と該第２２トランジスタの制御端とが接続されて該充電電流が出力され、該第２１トランジスタと該第２３トランジスタの接続部に該第２４トランジスタの制御端が接続され、該第２４トランジスタと該抵抗の接続部に該第２３トランジスタの制御端が接続されており、そのことにより上記目的が達成される。

さらに、好ましくは、本発明の発振回路における発振部は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、制御端に前記バイアス回路から充電電流が供給される一方導電型第１トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第３トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、該第１トランジスタと該第３トランジスタの接続部と接地電圧の出力端との間に、該第３トランジスタと第１コンデンサとが並列に接続された第１コンデンサ部と、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路から充電電流が供給される一方導電型第２トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続された他方導電型第４トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、該第２トランジスタと該第４トランジスタの接続部と該接地電圧の出力端との間に、該第４トランジスタと第２コンデンサとが並列に接続された第２コンデンサ部とを有し、前記コンデンサ手段は、該第１コンデンサと該第２コンデンサにより構成されており、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路からの充電電流が供給される一方導電型第７トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続され、制御端が該第１トランジスタと該第３トランジスタの接続部に接続された他方導電型第８トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路からの充電電流が供給される一方導電型第９トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続され、制御端が該第２トランジスタと該第４トランジスタの接続部に接続された他方導電型第１０トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続されて、前記トランジスタ手段が該第８トランジスタと該第１０トランジスタにより構成されており、該第７トランジスタと該第８トランジスタの接続部が一方の入力端に接続され、該第９トランジスタと該第１０トランジスタの接続部が他方の入力端に接続されて、二つの相反出力を出力可能とするラッチ部が設けられ、該二つの相反出力の一方が該第３トランジスタの制御端に接続され、該二つの相反出力の他方が該第４トランジスタの制御端に接続されている。

さらに、好ましくは、本発明の発振回路におけるラッチ部は、前記一方の入力端に接続されて前記二つの相反出力のうちの一方の出力信号を出力する第１ＮＡＮＤゲートと、前記他方の入力端に接続されて該二つの相反出力のうちの他方の出力信号を出力する第２ＮＡＮＤゲートとがフリップフロップ接続されて構成されている。

さらに、好ましくは、本発明の発振回路において、少なくとも前記第８トランジスタと前記第１０トランジスタとが同じトランジスタサイズに設定されている。

さらに、好ましくは、本発明の発振回路において、イネーブル信号とその反転信号を生成するイネーブル制御回路をさらに有する。

さらに、好ましくは、本発明の発振回路において、前記イネーブル信号とその反転信号によって前記発振部の発振出力のオンとオフが制御され、該イネーブル信号とその反転信号によって発振出力をオフさせたときに、該発振部と前記バイアス回路部がスタンバイモードとされるように構成されている。

さらに、好ましくは、本発明の発振回路において、前記イネーブル信号とその反転信号によって、前記発振出力のオンとオフを制御すると共に、該発振出力をオフさせたときに前記発振部をスタンバイモードにするために、該発振部は、一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が前記第１トランジスタと前記第３トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第５トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が前記第２トランジスタと前記第４トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第６トランジスタとを有し、一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、他方駆動端が前記第７トランジスタと前記第８トランジスタの接続部に接続され、制御端に該イネーブル信号が供給される一方導電型第１１トランジスタと、他方駆動端が前記第９トランジスタと前記第１０トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第１２トランジスタとを有する。

さらに、好ましくは、本発明の発振回路において、少なくとも前記第２１トランジスタと前記第２２トランジスタとが同じトランジスタサイズに設定されている。

さらに、好ましくは、本発明の発振回路において、前記イネーブル信号とその反転信号によって、前記発振出力のオンとオフを制御し、該発振出力をオフさせたときに前記バイアス回路をスタンバイモードにするために、前記バイアス回路は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、他方駆動端が前記第２１トランジスタと前記第２２トランジスタの制御端接続部に接続され、制御端に該イネーブル信号が供給される一方導電型第２５トランジスタと、基板電位の出力端が該電源電圧の出力端に接続され、一方駆動端が該第２１トランジスタと該第２２トランジスタの制御端接続部に接続され、他方駆動端が前記第２２トランジスタと前記第２４トランジスタの接続部に接続され、制御端に該反転信号が供給される一方導電型第２６トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が該第２１トランジスタと前記第２３トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第２７トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が該第２２トランジスタと前記第２４トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第２８トランジスタとを有する。

さらに、好ましくは、本発明の発振回路において、前記バイアス回路をスタートアップさせて早期に立ち上げて定常状態とするためのスタートアップ回路をさらに有する。

さらに、好ましくは、本発明の発振回路におけるスタートアップ回路は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、制御端に前記イネーブル信号が供給される一方導電型第３１トランジスタと、制御端に該イネーブル信号の反転信号が供給される一方導電型第３２トランジスタとが直列に接続され、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端が該第３１トランジスタと該第３２トランジスタの接続部に接続された一方導電型第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端が接続され、他方駆動端と制御端が接続され、基板電位の出力端が接地電圧の出力端に接続された他方導電型第３４トランジスタと、他方駆動端と制御端が接続され、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第３５トランジスタが、該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部と接地電圧の出力端との間に直列に接続され、一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、制御端に該反転信号が供給される他方導電型第３６トランジスタの他方駆動端が該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部に接続され、一方駆動端が電源電圧の出力端に接続され、基板電位の出力端が接地電圧の出力端に接続され、制御端が該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部に接続された他方導電型第３７トランジスタの他方駆動端が前記バイアス回路の前記第２１トランジスタと前記第２３トランジスタの接続部に接続されている。

さらに、好ましくは、本発明の発振回路における一方導電型のトランジスタはＰチャンネル型のＭＯＳトランジスタであり、前記他方導電型のトランジスタはＮチャンネル型ＭＯＳトランジスタである。

本発明の電子機器は、本発明の上記発振回路がクロック信号発生部に用いられており、そのことにより上記目的が達成される。

上記構成により、以下に、本発明の作用について説明する。

本発明にあっては、発振周波数が構成素子であるトランジスタ手段のしきい値電圧（Ｖｔｈ）に反比例する回路からなる発振部と、充電電流（バイアス電流）が構成素子のしきい値電圧に比例する回路からなるバイアス回路とが組み合わせられている。

トランジスタのしきい値電圧はプロセスばらつきによって変動するため、従来のように周波数を調整するための抵抗アレイやスイッチアレイ、周波数検知回路などを設けなくても、そのしきい値電圧のプロセスばらつきに依存する発振周波数のばらつきを相殺して、ばらつきが少ない安定した発振周波数で信号を出力させることが可能となる。

なお、トランジスタのしきい値電圧は周囲温度によっても変動するが、本発明では、しきい値電圧への依存性を抑制することにより、温度依存性も抑制することが可能となる。

さらに、イネーブル信号によって発振出力のオンとオフを制御可能とし、発振出力をオフさせたときに発振部とバイアス回路をスタンバイモードとすることによって、発振回路の消費電流を抑制することが可能となる。

以上により、本発明によれば、発振周波数が構成素子のしきい値電圧Ｖｔｈに反比例する発振部と、バイアス電流が構成素子のしきい値電圧に比例するバイアス回路によって発振回路を構成することにより、しきい値電圧のばらつきを相殺して、プロセスばらつきに依存しない、安定した発振周波数による発振出力信号を得ることができる。

また、しきい値電圧への依存性が少ない回路を構成することにより、温度依存性も抑制することができる。

さらに、イネーブル信号によって発振出力のオン、オフ制御ができて、オフ状態のときには発振部とバイアス回路をスタンバイモードとして、低消費電力化を図ることができる。

以下に、本発明の発振回路の実施形態について、図面を参照しながら説明する。
（実施形態１）
図１は本発明の実施形態に係る発振回路の要部構成例を示すブロック図である。

図１において、本実施形態の発振回路１０は、二つのコンデンサを周期的に繰り返して充放電させて、所望の発振周波数で信号を発振させる発振部１と、この発振部１の二つのコンデンサに充電電流を与えるためのバイアス回路２と、このバイアス回路２をスタートアップさせて早期に立ち上げて定常状態とするためのスタートアップ回路３と、外部から入力されるイネーブル信号によって発振出力のオン・オフを制御するためにイネーブル信号とその反転信号を生成するイネーブル制御回路４とを有している。

本実施形態の発振回路１０では、発振部１は、周波数が構成素子（トランジスタ；後述するＮチャンネル型第８ＭＯＳトランジスタＭ８とＮチャンネル型第１０ＭＯＳトランジスタＭ１０）のしきい値電圧に反比例する回路からなり、バイアス回路２は、バイアス電流（充電電流）が構成素子（トランジスタ；後述する）のしきい値電圧に比例する回路からなっている。

以下に、図１の各回路部分について、具体的な回路例を挙げて詳細に説明する。

図２は、図１の発振部１の構成例を示す回路図である。

図２において、発振部１は、周期的に繰り返して充放電される二つのコンデンサＣｘおよびＣｙが設けられた第１コンデンサ部および第２コンデンサ部と、出力信号ＣＫＯＵＴおよびＣＫＯＵＴＢを出力するＲＳラッチ部１１とを有している。

第１コンデンサ部は、一方駆動端としてのソースと基板電位が電源電圧の出力端に接続され、制御端としてのゲートにバイアス回路２から充電電流ＰＢＩＡＳが供給されるＰチャンネル型第１ＭＯＳトランジスタＭ１と、ソースと基板電位が接地電圧の出力端に接続されたＮチャンネル型第３ＭＯＳトランジスタＭ３とが電源電圧と接地電圧との各出力端間に直列に接続されている。第１ＭＯＳトランジスタＭ１と第３ＭＯＳトランジスタＭ３の接続部Ｘと接地電圧の出力端との間に、第３ＭＯＳトランジスタＭ３と第１コンデンサＣｘとが並列に接続されている。

第２コンデンサ部は、ソースと基板電位が電源電圧の出力端に接続され、ゲートにバイアス回路２から充電電流ＰＢＩＡＳが供給されるＰチャンネル型第２ＭＯＳトランジスタＭ２と、ソースと基板電位が接地電圧の出力端に接続されたＮチャンネル型第４ＭＯＳトランジスタＭ４とが電源電圧と接地電圧との各出力端間に直列に接続されている。第２ＭＯＳトランジスタＭ２と第４ＭＯＳトランジスタＭ４の接続部Ｙと接地電圧の出力端との間に、第４ＭＯＳトランジスタＭ４と第２コンデンサＣｙとが並列に接続されている。

第１コンデンサ部の後段には、ソースと基板電位が電源電圧の出力端に接続され、ゲートにバイアス回路２から充電電流ＰＢＩＡＳが供給されるＰチャンネル型第７ＭＯＳトランジスタＭ７と、ソースと基板電位の出力端が接地電圧の出力端に接続され、ゲートが第１ＭＯＳトランジスタＭ１と第３ＭＯＳトランジスタＭ３の接続部Ｘに接続されたＮチャンネル型第８ＭＯＳトランジスタＭ８とが電源電圧と接地電圧との各出力端間に直列に接続されている。

また、第２コンデンサ部の後段には、ソースと基板電位が電源電圧の出力端に接続され、ゲートにバイアス回路２から充電電流ＰＢＩＡＳが供給されるＰチャンネル型第９ＭＯＳトランジスタＭ９と、ソースと基板電位の出力端が接地電圧の出力端に接続され、ゲートが第２ＭＯＳトランジスタＭ２と第４ＭＯＳトランジスタＭ４の接続部Ｙに接続されたＮチャンネル型第１０ＭＯＳトランジスタＭ１０とが電源電圧の出力端と接地電圧の出力端との間に直列に接続されている。

ここで、第８ＭＯＳトランジスタＭ８と第１０ＭＯＳトランジスタＭ１０とは、同じトランジスタサイズに設定されている。

一方、ラッチ部１１は、出力信号ＣＫＯＵＴを出力する第１ＮＡＮＤゲート１１ａと、出力信号ＣＫＯＵＴＢを出力する第２ＮＡＮＤゲート１１ｂとがフリップフロップ接続されている。

第１ＮＡＮＤゲート１１ａの一方の入力部には、第７ＭＯＳトランジスタＭ７と第８ＭＯＳトランジスタＭ８の接続部が接続されている。また、第２ＮＡＮＤゲート１１ｂの一方の入力部には、第９ＭＯＳトランジスタＭ９と第１０ＭＯＳトランジスタＭ１０の接続部が接続されている。第１ＮＡＮＤゲート１１ａの出力部は、第３ＭＯＳトランジスタＭ３のゲートに接続され、第２ＮＡＮＤゲート１１ｂの出力部は、第４ＭＯＳトランジスタＭ４のゲートに接続されている。

さらに、発振部１には、ソースと基板電位が接地電圧に接続され、他方駆動端としてのドレインが第１ＭＯＳトランジスタＭ１と第３ＭＯＳトランジスタＭ３の接続部Ｘに接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第５ＭＯＳトランジスタＭ５と、ソースと基板電位が接地電圧に接続され、ドレインが第２ＭＯＳトランジスタＭ２と第４ＭＯＳトランジスタＭ４の接続部Ｙに接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第６ＭＯＳトランジスタＭ６とが設けられている。

さらに、発振部１には、ソースと基板電位が電源電圧に接続され、ドレインが第７ＭＯＳトランジスタＭ７と第８ＭＯＳトランジスタＭ８の接続部に接続され、ゲートにイネーブル信号ＥＮが供給されるＰチャンネル型第１１ＭＯＳトランジスタＭ１１と、ドレインが第９ＭＯＳトランジスタＭ９と第１０ＭＯＳトランジスタＭ１０の接続部に接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第１２ＭＯＳトランジスタＭ１２とが設けられている。

これらのトランジスタＭ５、Ｍ６、Ｍ１１およびＭ１２は、イネーブル制御回路４からのイネーブル信号によって導通状態（オン）と非導通状態（オフ）とが制御され、発振出力のオンとオフを制御するために用いられていると共に、イネーブル信号によって発振出力をオフさせたときに発振部１をスタンバイモードにするために用いられている。

次に、図１の各回路部分のうち、図１のバイアス回路２、スタートアップ回路３およびイネーブル制御回路４の各具体例について説明する。

図３は、図１に示すバイアス回路２、スタートアップ回路３およびイネーブル制御回路４の構成例を示す回路図である。

図３に示すように、バイアス回路２は、ソースと基板電位の出力端が電源電圧の出力端に接続されたＰチャンネル型第２１ＭＯＳトランジスタＭ２１と、ソースと基板電位が接地電圧に接続されたＮチャンネル型第２３ＭＯＳトランジスタＭ２３とが電源電圧の出力端と接地電圧の出力端との間に直列に接続されている。

また、ソースと基板電位の出力端が電源電圧の出力端に接続されたＰチャンネル型第２２ＭＯＳトランジスタＭ２２と、ソースと基板電位の出力端が接地電圧の出力端に接続されたＮチャンネル型第２４ＭＯＳトランジスタＭ２４と抵抗Ｒ（抵抗Ｒは、バイアス回路の外部に接続してもよい）とが電源電圧と接地電圧との各接続端間に直列に接続されている。

さらに、第２１ＭＯＳトランジスタＭ２１のゲートと第２２ＭＯＳトランジスタＭ２２のゲートとが接続され、第２１ＭＯＳトランジスタＭ２１と第２３ＭＯＳトランジスタＭ２３の接続部に第２４ＭＯＳトランジスタＭ２４のゲートが接続され、第２４ＭＯＳトランジスタＭ２４と抵抗Ｒの接続部に該第２３ＭＯＳトランジスタＭ２３のゲートが接続されている。

充電電流ＰＢＩＡＳは、第２１ＭＯＳトランジスタＭ２１のゲートと第２２ＭＯＳトランジスタＭ２２のゲートの接続部から発振部１に供給される。

ここで、第２１ＭＯＳトランジスタＭ２１と第２２ＭＯＳトランジスタＭ２２は、同じトランジスタサイズ（例えばゲート幅などに起因する電流容量など）に設定されている。

さらに、バイアス回路２には、ソースと基板電位が電源電圧の出力端に接続され、ドレインが第２１ＭＯＳトランジスタＭ２１と第２２ＭＯＳトランジスタＭ２２のゲート接続部に接続され、ゲートにイネーブル信号ＥＮが供給されるＰチャンネル型第２５ＭＯＳトランジスタＭ２５と、基板電位の出力端が電源電圧の出力端に接続され、ソースが第２１ＭＯＳトランジスタＭ２１と第２２ＭＯＳトランジスタＭ２２のゲート接続部に接続され、ドレインが第２２ＭＯＳトランジスタＭ２２と第４ＭＯＳトランジスタＭ２４の接続部に接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＰチャンネル型第２６ＭＯＳトランジスタＭ２６が設けられている。Ｐチャンネル型第２６ＭＯＳトランジスタＭ２６がオン時にカレントミラー回路が構成される。

さらに、バイアス回路２には、ソースと基板電位の出力端が接地電圧の出力端に接続され、ドレインが第２１ＭＯＳトランジスタＭ２１と第２３ＭＯＳトランジスタＭ２３の接続部に接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第２７ＭＯＳトランジスタＭ２７と、ソースと基板電位の出力端が接地電圧の出力端に接続され、ドレインが第２２ＭＯＳトランジスタＭ２２と第２４ＭＯＳトランジスタＭ２４の接続部に接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第２８ＭＯＳトランジスタＭ２８とが設けられている。

これらのトランジスタＭ２５〜Ｍ２８は、イネーブル制御回路４からのイネーブル信号によって導通状態（オン）と非導通状態（オフ）とが制御され、発振出力のオンとオフを制御するために用いられていると共に、イネーブル信号によって発振出力をオフさせたときにバイアス回路２をスタンバイモードにするために用いられている。

次に、図３に示すスタートアップ回路３は、ソースと基板電位の出力端が電源電圧の出力端に接続され、ゲートにイネーブル信号ＥＮが供給されるＰチャンネル型第３１ＭＯＳトランジスタＭ３１と、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＰチャンネル型第３２ＭＯＳトランジスタＭ３２とが直列に接続されている。

また、ソースと基板電位の出力端が電源電圧の出力端に接続され、ゲートが第３１ＭＯＳトランジスタＭ３１と第３２ＭＯＳトランジスタＭ３２の接続部に接続されたＰチャンネル型第３３ＭＯＳトランジスタＭ３３のドレインと第３２ＭＯＳトランジスタＭ３２のドレインとが接続されている。

さらに、ドレインとゲートが接続され、基板電位の出力端が接地電圧の出力端に接続されたＮチャンネル型第３４ＭＯＳトランジスタＭ３４と、ドレインとゲートが接続され、ソースと基板電位が接地電圧に接続されたＮチャンネル型第３５ＭＯＳトランジスタＭ３５とが、第３３ＭＯＳトランジスタＭ３３のドレインと第３２ＭＯＳトランジスタＭ３２のドレイン接続部と接地電圧の出力端との間に直列に接続されている。

さらに、ソースと基板電位の出力端が接地電圧の出力端に接続され、ゲートにイネーブル信号の反転信号ＥＮＢが供給されるＮチャンネル型第３６ＭＯＳトランジスタＭ３６のドレインが該第３３ＭＯＳトランジスタＭ３３のドレインと第３２ＭＯＳトランジスタＭ３２のドレイン接続部に接続されている。さらに、ソースが電源電圧の出力端に接続され、基板電位が接地電圧の出力端に接続され、ゲートが第３３ＭＯＳトランジスタＭ３３のドレインと第３２ＭＯＳトランジスタＭ３２のドレイン接続部に接続されたＮチャンネル型第３７ＭＯＳトランジスタＭ３７のドレインがバイアス回路２の第２１ＭＯＳトランジスタＭ２１と第２３ＭＯＳトランジスタＭ２３の接続部に接続されている。

このスタートアップ回路３は、イネーブル信号によって発振出力をオンさせるときにバイアス回路２を早期に立ち上げて定常状態にするために用いられている。

次に、図３に示すイネーブル制御回路４は、直列接続される二つのインバータ４１および４２を有し、入力される外部イネーブル信号ＥＮＡＢＬＥをインバータ４１によって反転させた反転イネーブル信号ＥＮＢを出力すると共に、そのＥＮＢをさらに反転させたＥＮＡＢＬＥ信号と同相のイネーブル信号ＥＮを生成して発振部１、バイアス回路２およびスタートアップ回路３の各部に供給している。

上記構成により、以下に、その動作を説明する。

まず、イネーブル制御回路４において、発振出力をオフ状態とするときにはＬレベルの外部イネーブル信号ＥＮＡＢＬＥが供給され、インバータ４２からイネーブル信号ＥＮがＬレベル、インバータ４１からイネーブル信号の反転信号ＥＮＢがＨレベルとして出力される。

スタートアップ回路３において、イネーブル信号ＥＮがＬレベル、イネーブル信号の反転信号ＥＮＢがＨレベルのときには、第３１ＭＯＳトランジスタＭ３１と第３６ＭＯＳトランジスタ３６がオン状態とされ、第３２ＭＯＳトランジスタＭ３２がオフ状態とされる。このとき、第３３ＭＯＳトランジスタＭ３３〜第３５ＭＯＳトランジスタＭ３５と第３７ＭＯＳトランジスタＭ３７はオフ状態とされて、スタートアップ回路３からバイアス回路２へは電流が流れない。

また、バイアス回路２において、イネーブル信号ＥＮがＬレベル、イネーブル信号の反転信号ＥＮＢがＨレベルのときには、第２５ＭＯＳトランジスタＭ２５と第２７ＭＯＳトランジスタＭ２７と第２８ＭＯＳトランジスタＭ２８がオン状態とされ、第２６ＭＯＳトランジスタＭ２６がオフ状態とされる。このとき、第２１ＭＯＳトランジスタＭ２１〜第２４ＭＯＳトランジスタＭ２４はオフ状態とされ、カレントミラー回路の両側のパスには電流Ｉｂが流れない。また、バイアス回路２の電源から第２５ＭＯＳトランジスタＭ２５を介して発振部１へバイアス電流ＰＢＩＡＳが流れる。

さらに、図２の発振部１において、イネーブル信号ＥＮがＬレベル、イネーブル信号の反転信号ＥＮＢがＨレベルのときには、第５ＭＯＳトランジスタＭ５と第６ＭＯＳトランジスタＭ６と第１１ＭＯＳトランジスタＭ１１と第１２ＭＯＳトランジスタＭ１２がオン状態とされる。また、バイアス回路２から発振部１にバイアス電流ＰＢＩＡＳが流れているため、第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２と第７ＭＯＳトランジスタＭ７〜第１０ＭＯＳトランジスタＭ１０はオフ状態とされる。このとき、第１ＮＡＮＤゲート１１ａの出力はＣＫＯＵＴ＝ＧＮＤレベル、第２ＮＡＮＤゲート１１ｂの出力はＣＫＯＵＴＢ＝ＶＤＤレベルとされる。第３ＭＯＳトランジスタＭ３はオフ状態、第４ＭＯＳトランジスタＭ４はオン状態とされる。

次に、図３のイネーブル制御回路４において、発振出力をオンさせるときにはＨレベルの外部イネーブル信号ＥＮＡＢＬＥが供給されて、インバータ４２からイネーブル信号ＥＮがＨレベル、インバータ４１からイネーブル信号の反転信号ＥＮＢがＬレベルとして出力される。

スタートアップ回路３において、イネーブル信号ＥＮがＨレベル、イネーブル信号の反転信号ＥＮＢがＬレベルになると、第３１ＭＯＳトランジスタＭ３１と第３６ＭＯＳトランジスタ３６がオフ状態とされ、第３２ＭＯＳトランジスタＭ３２がオン状態とされる。このとき、第３３ＭＯＳトランジスタＭ３３〜第３５ＭＯＳトランジスタＭ３５と第３７ＭＯＳトランジスタＭ３７はオン状態とされ、スタートアップ回路３の電源から第３７ＭＯＳトランジスタＭ３７を介してバイアス回路２へ電流が流れる。

また、バイアス回路２において、イネーブル信号ＥＮがＨレベル、イネーブル信号の反転信号ＥＮＢがＬレベルになると、第２５ＭＯＳトランジスタＭ２５と第２７ＭＯＳトランジスタＭ２７と第２８ＭＯＳトランジスタＭ２８がオフ状態とされ、第２６ＭＯＳトランジスタＭ２６がオン状態とされる。このとき、第２１ＭＯＳトランジスタＭ２１〜第２４ＭＯＳトランジスタＭ２４はオン状態とされ、カレントミラー回路の両側のパスには電流Ｉｂが流れる。また、バイアス回路２から発振部１へはバイアス電流ＰＢＩＡＳが流れない。

さらに、発振部１において、イネーブル信号ＥＮがＨレベル、イネーブル信号の反転信号ＥＮＢがＬレベルになると、第５ＭＯＳトランジスタＭ５と第６ＭＯＳトランジスタＭ６と第１１ＭＯＳトランジスタＭ１１と第１２ＭＯＳトランジスタＭ１２がオン状態とされる。また、バイアス回路２から発振部１にバイアス電流ＰＢＩＡＳが流れないため、第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２と第７ＭＯＳトランジスタＭ７と第９ＭＯＳトランジスタＭ９はオン状態とされる。

ここで、外部イネーブル信号ＥＮＡＢＬＥがＬレベルからＨレベルに切り替わり、イネーブル信号ＥＮがＬレベルからＨレベル、イネーブル信号の反転信号ＥＮＢがＨレベルからＬレベルに変化したときには、第１ＮＡＮＤゲート１１ａの出力はＣＫＯＵＴ＝ＧＮＤレベル、第２ＮＡＮＤゲート１１ｂの出力はＣＫＯＵＴＢ＝ＶＤＤレベルから始まり、第３ＭＯＳトランジスタＭ３はオフ状態、第４ＭＯＳトランジスタＭ４はオン状態である。

このとき、第４ＭＯＳトランジスタはオン状態であるため、第２コンデンサＣｙへの充電は行われない。また、第３ＭＯＳトランジスタＭ３はオフ状態であるため、第１コンデンサＣｘについては、電源から第１ＭＯＳトランジスタＭ１を介して定電流Ｉｘで充電が行われる。ノードＸの電圧が第８ＭＯＳトランジスタＭ８のしきい値電圧Ｖｔｈ（Ｍ８）まで上昇すると、第８ＭＯＳトランジスタＭ８がオン状態となり、第１ＮＡＮＤゲート１１ａの出力はＣＫＯＵＴ＝ＶＤＤレベル、第２ＮＡＮＤゲート１１ｂの出力はＣＫＯＵＴＢ＝ＧＮＤレベルとなる。第３ＭＯＳトランジスタＭ３はオン状態、第４ＭＯＳトランジスタＭ４はオフ状態となる。

このとき、第３ＭＯＳトランジスタＭ３はオン状態であるため、第１コンデンサＣｘへの充電は行われない。また、第４ＭＯＳトランジスタＭ４はオフ状態であるため、第２コンデンサＣｙについては、電源から第２ＭＯＳトランジスタＭ２を介して定電流Ｉｙで充電が行われる。ノードＹの電圧が第１０ＭＯＳトランジスタＭ１０のしきい値電圧Ｖｔｈ（Ｍ１０）まで上昇すると、第１０ＭＯＳトランジスタＭ１０がオン状態となり、第１ＮＡＮＤゲート１１ａの出力はＣＫＯＵＴ＝ＧＮＤレベル、第２ＮＡＮＤゲート１１ｂの出力はＣＫＯＵＴＢ＝ＶＤＤレベルとなる。第３ＭＯＳトランジスタＭ３はオフ状態、第４ＭＯＳトランジスタＭ４はオン状態となる。

以上の繰り返しによって、発振部１からは、その繰り返し周期のクロック信号が発振される。

外部イネーブル信号ＥＮＡＢＬＥがＨレベルからＬレベルに切り替わり、イネーブル信号ＥＮがＨレベルからＬレベル、イネーブル信号の反転信号ＥＮＢがＬレベルからＨレベルに変化したときには、図３のスタートアップ回路３およびバイアス回路２がスタンバイモードとなり、バイアス電流ＰＢＩＡＳによって図２の発振部１のＰチャンネル型ＭＯＳトランジスタ（第１ＭＯＳトランジスタＭ１と第２ＭＯＳトランジスタＭ２）がオフ状態とされて、発振部１が初期状態とされてスタンバイモードとなる。

次に、上記図２に示す発振部１において、発振周波数がトランジスタのしきい値電圧に比例する理由について説明する。

上記発振部１において、Ｘ側とＹ側のトランジスタサイズ（Ｍ８とＭ１０）を同じ大きさに揃えることにより、
Ｉｘ＝Ｉｙ＝Ｉ
Ｃｘ＝Ｃｙ＝Ｃ
Ｖｔｈ（Ｍ８）＝Ｖｔｈ（Ｍ１０）＝Ｖｔｈ（ｎ）
とすることが可能となる。

ここで、容量Ｃへの充電時間ｔを算出すると、

が得られる。これは、発振周波数の半周期分であるため、１周期分を考慮して周波数で表すと、

となる。

したがって、（２）式より、発振部１において、発振周波数ｆは、しきい値Ｖｔｈ（ｎ）と容量Ｃに反比例し、電流Ｉに比例する。

次に、上記図３に示すバイアス回路２において、バイアス電流がトランジスタのしきい値電圧に比例する理由について説明する。

上記バイアス回路２において、Ｖｔｈ（ｎ）をＮチャンネル型ＭＯＳトランジスタ（Ｍ２３とＭ２４）のしきい値電圧とし、発振部１のＮチャンネル型ＭＯＳトランジスタ（Ｍ８とＭ１０）と同様とする。

また、バイアス回路２において、第２１ＭＯＳトランジスタＭ２１と第２２ＭＯＳトランジスタＭ２２のトランジスタサイズを同じ大きさに揃えることにより、両側のパスの電流Ｉｂが等しい電流値となる。

ここで、第２３ＭＯＳトランジスタＭ２３は、飽和領域で動作しているため、電流Ｉｂは

によって表される。また、第２３ＭＯＳトランジスタＭ２３のゲート電位Ｖｇｓ_Ｍ２３は、
Ｖｇｓ_Ｍ２３＝Ｉｂ×Ｒ（４）式
によって与えられる。上記（３）式と（４）式から、電流Ｉは、

によって求められる。ここで、Ｋ_Ｍ２３を十分大きくすることによって、右辺第１項をほぼゼロと近似して、

と表すことができる。

Ｋ_Ｍ２３は、
と現される。

ここで、Ｗ：チャネル幅、Ｌチャネル長、εsi：シリコンの誘電率、tox：ゲート酸化膜の厚さ、μ：チャネル中のキャリアの移動度
トランジスターの能力は、通常εsi、tox、μは、プロセスで決まった定数であるため、チャネルＷとチャネル長Ｌにより、調整される。

チャネル長Ｌは、プロセスで定まった値以上に小さくできないため、チャネル長Ｗを大きくすることで、Ｋ_Ｍ２３を大きくすることができる。Ｋ_Ｍ２３が十分大きい場合とは、Ｉｂの電流が流せる十分大きなトランジスタである場合である。

したがって、バイアス回路２において、バイアス電流は、Ｖｔｈ（ｎ）に比例し、抵抗Ｒに反比例する。

上記発振部１の発振周波数を示す（２）式に、上記バイアス回路２のバイアス電流を示す（６）式を代入すると、得られる発振周波数は、

となる。したがって、発振周波数ｆは容量Ｃと抵抗Ｒのみに依存し、しきい値電圧Ｖｔｈ（ｎ）への発振周波数ｆの依存性を相殺することが可能となる。

以上のように、本実施形態の発振回路１０によれば、発振周波数がトランジスタのしきい値電圧（Ｖｔｈ）に反比例する回路からなる発振部１と、バイアス電流がトランジスタのしきい値電圧に比例する回路からなるバイアス回路２とを組み合わせることによって、従来のように周波数を調整するための抵抗アレイやスイッチアレイ、周波数検知回路などを設けることなく、しきい値電圧のプロセスばらつきに依存する発振周波数ｆのばらつきを相殺して、ばらつきが少ない安定した発振周波数で信号を出力させることができる。また、しきい値電圧への依存性を抑制することにより、温度依存性も抑制することができる。さらに、イネーブル信号によって発振出力のオンとオフを制御可能とし、発振出力をオフさせたときに発振部１とバイアス回路２をスタンバイモードとすることによって、発振回路１０の消費電流を抑制して低消費電力化を図ることができる。

なお、本発明の発振回路１０を構成する発振部１とバイアス回路２は、上述した回路構成に限らず、発振部の発振周波数ｆが構成素子のしきい値電圧に反比例し、バイアス回路のバイアス電流が構成素子のしきい値電圧に比例する回路構成であれば、他の回路構成であってもよい。

また、上記実施形態では、一方導電型のトランジスタはＰチャンネル型のＭＯＳトランジスタで構成し、他方導電型のトランジスタはＮチャンネル型ＭＯＳトランジスタで構成したが、これに限らず、一方導電型のトランジスタはＮチャンネル型ＭＯＳトランジスタで構成し、他方導電型のトランジスタはＰチャンネル型のＭＯＳトランジスタで構成してもよい。

さらに、上記実施形態では、特に説明しなかったが、本実施形態の発振回路１０は、低消費電力化が要求される音声録音再生装置や半導体集積回路などの電子機器のクロック信号発生部などの基準信号発生部に用いることができて、回路規模の複雑化および増大化を招くことなく、プロセスばらつきや周囲温度に依存しない安定した発振周波数で信号を出力させることができる本発明の効果を得ることができる。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

本発明は、所望の発振周波数で信号を出力させる発振回路、例えばクロック発振回路などのように、プロセスばらつきへの依存が抑制された安定した発振周波数が必要とされる発振回路の分野において、発振周波数ｆが構成素子のしきい値電圧Ｖｔｈに反比例する発振部と、バイアス電流が構成素子のしきい値電圧に比例するバイアス回路によって発振回路を構成することにより、しきい値電圧のばらつきを相殺して、プロセスばらつきに依存しない、安定した発振周波数による発振出力信号を得ることができる。また、しきい値電圧への依存性が少ない回路を構成することにより、温度依存性も抑制することができる。さらに、イネーブル信号によって発振出力のオン、オフ制御ができて、オフ状態のときには発振部とバイアス回路をスタンバイモードとして、低消費電力化を図ることができる。

本発明の実施形態に係る発振回路の要部構成例を示すブロック図である。図１の発振回路における発振部の構成例を示す回路図である。図１の発振回路におけるバイアス回路、スタートアップ回路およびイネーブル制御回路の各構成例を示す回路図である。

符号の説明

１発振部
２バイアス回路
３スタートアップ回路
４イネーブル制御回路
１０発振回路
１１ＲＳラッチ部
１１ａ、１１ｂＮＡＮＤゲート
４１、４２インバータ
Ｍ１〜Ｍ１２、Ｍ２１〜Ｍ２８、Ｍ３１〜Ｍ３７ＭＯＳトランジスタ
Ｒ抵抗
Ｃｘ、Ｃｙコンデンサ

Claims

コンデンサ手段への充電電圧によりトランジスタ手段を駆動し、該トランジスタ手段からの駆動電圧を用いて所望の周波数で発振出力する発振部と、該コンデンサ手段に充電電流を供給可能とするバイアス回路とを有し、
該発振部は該周波数が該トランジスタ手段のしきい値電圧に反比例する回路から構成され、該バイアス回路は、該充電電流が、該バイアス回路を構成する所定のトランジスタ手段のしきい値電圧に比例する回路から構成されており、
該発振部は、該コンデンサ手段として二つのコンデンサが設けられ、該二つのコンデンサに対して該トランジスタ手段として各トランジスタがそれぞれ設けられ、該二つのコンデンサに充電される各充電電圧により該各トランジスタをそれぞれ駆動し、該各トランジスタからの各駆動電圧を用いて、ハイレベルとローレベルが相反するように所望の周波数の二つの発振信号をそれぞれ出力すると共に、該二つの発振信号を用いて該二つのコンデンサの充電電圧を交互にリセットするように構成し、
該バイアス回路は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続された一方導電型第２１トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第２３トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、一方駆動端と基板電位の出力端が該電源電圧の出力端に接続された一方導電型第２２トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続された他方導電型第２４トランジスタと抵抗とが該電源電圧と該接地電圧との間に直列に接続され、該第２１トランジスタの制御端と該第２２トランジスタの制御端とが接続されて該充電電流が出力され、該第２１トランジスタと該第２３トランジスタの接続部に該第２４トランジスタの制御端が接続され、該第２４トランジスタと該抵抗の接続部に該第２３トランジスタの制御端が接続されている発振回路。
前記発振部は、一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、制御端に前記バイアス回路から充電電流が供給される一方導電型第１トランジスタと、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第３トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、該第１トランジスタと該第３トランジスタの接続部と接地電圧の出力端との間に、該第３トランジスタと第１コンデンサとが並列に接続された第１コンデンサ部と、
一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路から充電電流が供給される一方導電型第２トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続された他方導電型第４トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、該第２トランジスタと該第４トランジスタの接続部と該接地電圧の出力端との間に、該第４トランジスタと第２コンデンサとが並列に接続された第２コンデンサ部とを有し、前記コンデンサ手段は、該第１コンデンサと該第２コンデンサにより構成されており、
一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路からの充電電流が供給される一方導電型第７トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続され、制御端が該第１トランジスタと該第３トランジスタの接続部に接続された他方導電型第８トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続され、
一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端に該バイアス回路からの充電電流が供給される一方導電型第９トランジスタと、一方駆動端と基板電位の出力端が該接地電圧の出力端に接続され、制御端が該第２トランジスタと該第４トランジスタの接続部に接続された他方導電型第１０トランジスタとが該電源電圧の出力端と該接地電圧の出力端との間に直列に接続されて、前記トランジスタ手段が該第８トランジスタと該第１０トランジスタにより構成されており、
該第７トランジスタと該第８トランジスタの接続部が一方の入力端に接続され、該第９トランジスタと該第１０トランジスタの接続部が他方の入力端に接続されて、二つの相反出力を出力可能とするラッチ部が設けられ、
該二つの相反出力の一方が該第３トランジスタの制御端に接続され、該二つの相反出力の他方が該第４トランジスタの制御端に接続されている請求項１に記載の発振回路。
前記ラッチ部は、前記一方の入力端に接続されて前記二つの相反出力のうちの一方の出力信号を出力する第１ＮＡＮＤゲートと、前記他方の入力端に接続されて該二つの相反出力のうちの他方の出力信号を出力する第２ＮＡＮＤゲートとがフリップフロップ接続されて構成されている請求項２に記載の発振回路。
少なくとも前記第８トランジスタと前記第１０トランジスタとが同じトランジスタサイズに設定されている請求項２に記載の発振回路。
イネーブル信号とその反転信号を生成するイネーブル制御回路をさらに有する請求項１または２に記載の発振回路。
前記イネーブル信号とその反転信号によって前記発振部の発振出力のオンとオフが制御され、該イネーブル信号とその反転信号によって発振出力をオフさせたときに、該発振部と前記バイアス回路部がスタンバイモードとされるように構成されている請求項５に記載の発振回路。
前記イネーブル信号とその反転信号によって、前記発振出力のオンとオフを制御すると共に、該発振出力をオフさせたときに前記発振部をスタンバイモードにするために、
該発振部は、
一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が前記第１トランジスタと前記第３トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第５トランジスタと、
一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が前記第２トランジスタと前記第４トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第６トランジスタとを有し、
一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、他方駆動端が前記第７トランジスタと前記第８トランジスタの接続部に接続され、制御端に該イネーブル信号が供給される一方導電型第１１トランジスタと、
他方駆動端が前記第９トランジスタと前記第１０トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第１２トランジスタとを有する請求項５または６に記載の発振回路。
少なくとも前記第２１トランジスタと前記第２２トランジスタとが同じトランジスタサイズに設定されている請求項１に記載の発振回路。
前記イネーブル信号とその反転信号によって、前記発振出力のオンとオフを制御し、該発振出力をオフさせたときに前記バイアス回路をスタンバイモードにするために、
前記バイアス回路は、
一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、他方駆動端が前記第２１トランジスタと前記第２２トランジスタの制御端接続部に接続され、制御端に該イネーブル信号が供給される一方導電型第２５トランジスタと、
基板電位の出力端が該電源電圧の出力端に接続され、一方駆動端が該第２１トランジスタと該第２２トランジスタの制御端接続部に接続され、他方駆動端が前記第２２トランジスタと前記第２４トランジスタの接続部に接続され、制御端に該反転信号が供給される一方導電型第２６トランジスタと、
一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が該第２１トランジスタと前記第２３トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第２７トランジスタと、
一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、他方駆動端が該第２２トランジスタと前記第２４トランジスタの接続部に接続され、制御端に該反転信号が供給される他方導電型第２８トランジスタとを有する請求項１または８に記載の発振回路。
前記バイアス回路をスタートアップさせて早期に立ち上げて定常状態とするためのスタートアップ回路をさらに有する請求項１、８および９のいずれかに記載の発振回路。
前記スタートアップ回路は、
一方駆動端と基板電位の出力端が電源電圧の出力端に接続され、制御端に前記イネーブル信号が供給される一方導電型第３１トランジスタと、制御端に該イネーブル信号の反転信号が供給される一方導電型第３２トランジスタとが直列に接続され、
一方駆動端と基板電位の出力端が該電源電圧の出力端に接続され、制御端が該第３１トランジスタと該第３２トランジスタの接続部に接続された一方導電型第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端が接続され、
他方駆動端と制御端が接続され、基板電位の出力端が接地電圧の出力端に接続された他方導電型第３４トランジスタと、他方駆動端と制御端が接続され、一方駆動端と基板電位の出力端が接地電圧の出力端に接続された他方導電型第３５トランジスタが、該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部と接地電圧の出力端との間に直列に接続され、
一方駆動端と基板電位の出力端が接地電圧の出力端に接続され、制御端に該反転信号が供給される他方導電型第３６トランジスタの他方駆動端が該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部に接続され、
一方駆動端が電源電圧の出力端に接続され、基板電位の出力端が接地電圧の出力端に接続され、制御端が該第３３トランジスタの他方駆動端と該第３２トランジスタの他方駆動端接続部に接続された他方導電型第３７トランジスタの他方駆動端が前記バイアス回路の前記第２１トランジスタと前記第２３トランジスタの接続部に接続されている請求項１０に記載の発振回路。
前記一方導電型のトランジスタはＰチャンネル型のＭＯＳトランジスタであり、前記他方導電型のトランジスタはＮチャンネル型ＭＯＳトランジスタである請求項２、７〜９および１１のいずれかに記載の発振回路。
請求項１〜１２のいずれかに記載の発振回路がクロック信号発生部に用いられた電子機器。