JP2004247826A

JP2004247826A - レベルシフト回路

Info

Publication number: JP2004247826A
Application number: JP2003033590A
Authority: JP
Inventors: Naoo Okumura; 直雄奥村; Takuya Harada; 卓哉原田; Masumi Horie; 真清堀江
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2003-02-12
Filing date: 2003-02-12
Publication date: 2004-09-02
Anticipated expiration: 2023-02-12
Also published as: JP3945412B2

Abstract

【課題】入力電圧が負電圧であってもそれに対してシフト電圧分だけシフトした電圧を出力できるようにする。
【解決手段】オペアンプ２０は、入力電圧と同じ電圧をトランジスタ１０のドレインに出力する。トランジスタ１０は、ソースに定電流が供給され、ゲートとドレインに同電位が印加され、ソース電位を出力電圧として出力する、いわゆるソースフォロワ回路として構成されている。このトランジスタ１０のソースからゲ−トへの入力電圧に対してシフト電圧分だけレベルシフトした電圧が出力される。オペアンプ２０は、その負極電源が負電圧に固定され、入力電圧が負電圧のときでも入力電圧と同じ電圧がその出力端子から出力されるように構成されている。したがって、入力電圧が負電圧であっても、それに対してシフト電圧分だけシフトした電圧がトランジスタ１０のソースから出力される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、入力電圧をレベルシフトした電圧を出力するレベルシフト回路に関する。
【０００２】
【従来の技術】
従来より、半導体集積回路の１つとして、レベルシフト回路がある。図５に、従来のレベルシフト回路の構成を示す。レベルシフト回路は、オペアンプ（演算増幅器）２１、２２、Ｐチャネル型の電界効果トランジスタ１０、１１および抵抗３０〜３２により構成されている。
【０００３】
オペアンプ２１の非反転入力端子には、電源電圧ＶＤＤを抵抗３０、３１によって分圧された電位が入力される。この非反転入力端子の電位とオペアンプ２１の反転入力端子の電位は等しくなるため、抵抗３２には電源とオペアンプ２１の反転入力端子間の電位差に応じた定電流が流れる。このように、オペアンプ２１、トランジスタ１１、抵抗３０〜３２は、定電流を供給する定電流回路を構成している。
【０００４】
オペアンプ２２は、反転入力端子と出力端子間が接続され、ボルテージフォロアとして動作し、非反転入力端子に入力される電圧と同じ電圧を出力端子に出力する。トランジスタ１０は、ソースに定電流が供給され、ゲートとドレインに同電位が印加され、ソース電位を出力電圧として出力する、いわゆるソースフォロワ回路として構成されている。
【０００５】
トランジスタ１０のゲート−ソース間電圧Ｖｔは、トランジスタ１０のソースに供給される定電流に応じた一定値となり、トランジスタ１０のソースの電位は、ゲート−ソース間電圧（シフト電圧）Ｖｔ分だけトランジスタ１０のゲートの電位より高くなる。つまり、トランジスタ１０のゲートに入力される入力電圧に対してシフト電圧分だけレベルシフトした電圧が、トランジスタ１０のソースから出力される。例えば、シフト電圧が１．５Ｖとなるように構成されたレベルシフト回路では、入力電圧が１Ｖの場合、出力電圧は２．５Ｖとなる。
【０００６】
図６に、上記したレベルシフト回路の入力電圧に対するシフト電圧の特性を示す。シフト電圧は、Ａに示すように入力電圧に対して一定であるが、入力電圧が電源電圧ＶＤＤ付近まで上昇すると、トランジスタ１０のソース電位はクランプされるため、Ｂに示すように低下する。
【０００７】
【発明が解決しようとする課題】
上記したレベルシフト回路において、負電圧（接地レベルよりも低い電圧）がレベルシフト回路に入力されると、オペアンプ２２の負極電源の電圧は０Ｖとなっているため、オペアンプ２２の出力端子の電圧、すなわちトランジスタ１０のドレイン電圧は負電圧とはならない。
【０００８】
これは、図７に示すように、オペアンプ２２を構成するトランジスタが、半導体基板（Ｐ型基板）１０１のＮウェル１０２、Ｐウェル１０３等に形成されるが、オペアンプ２２の負極電源の電位に固定されるＰウェル１０３の電位がＰ型基板１０１と同じくアース電位に固定され、入力電圧が負電圧になっても出力電圧が０Ｖになってしまうからである。
【０００９】
このため、例えば、シフト電圧が１．５Ｖとなるように構成されたレベルシフト回路の場合、トランジスタ１０のゲートに−０．５Ｖの入力電圧が印加されると、トランジスタ１０のドレイン電圧は０Ｖとなり、ソ−ス−ドレイン間の電圧が十分にとれなくなる。定電流を一定にしようと、トランジスタ１０のＶｔが変化し、シフト電圧に誤差が生じる。トランジスタ１０のソースから１．５Ｖの電圧が出力されてしまい、その結果、本来出力されるべき１．０Ｖに対してワ−ストで０．５Ｖの誤差が発生してしまうことになる。
【００１０】
本発明は上記問題に鑑みたもので、入力電圧が負電圧であってもそれに対してシフト電圧分だけシフトした電圧を出力できるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、演算増幅器は、その負極電源の電位に固定される第１導電型のウェルに形成されたトランジスタを有し、第１導電型のウェルが、第２導電型のウェル内に形成されて半導体基板から分離された構成となっており、演算増幅器の負極電源を負電圧にすることにより入力電圧が負電圧のときでも入力電圧と同じ電圧が出力端子から出力されるようにしたことを特徴としている。
【００１２】
この発明によれば、入力電圧が負電圧のときでも、入力電圧と同じ電圧が演算増幅器の出力端子から出力されるので、入力電圧に対してシフト電圧分だけシフトした電圧を出力することができる。
【００１３】
【発明の実施の形態】
本発明の一実施形態に係るレベルシフト回路の構成を図１に示す。なお、上記した従来技術と同一部分には、同一符号を付して説明を省略し、以下異なる部分について説明する。
【００１４】
この実施形態では、図５に示したオペアンプ２２の代わりにオペアンプ２０が用いられている。このオペアンプ２０は、その負極電源の電圧を負電圧にして、入力電圧が負電圧であっても、入力電圧と同じ電圧が出力端子から出力できるように構成されている。このことにより、入力電圧が負電圧であっても、それに対してシフト電圧分だけシフトした電圧をトランジスタ１０のソースから出力させることができる。
【００１５】
以下、この実施形態におけるオペアンプ２０の構成について説明する。図２に、オペアンプ２０の回路構成を示す。図に示すように、オペアンプ２０は、Ｎチャネル型の電界効果トランジスタ２０１〜２０５およびＰチャネル型の電界効果トランジスタ２０６〜２１２を有している。この構成自体は、従来のものと同じである。このオペアンプ２０は、Ｎチャネル型の電界効果トランジスタ２０１〜２０５のソース側の負極電源を負電圧にすることにより、非反転入力端子の入力電圧が負電圧であっても、出力端子の電圧は非反転入力端子の電圧と同じ電圧となるように動作する。
【００１６】
このようにオペアンプ２０の負極電源を負電圧にするため、この実施形態では、図３に示すように、Ｎチャネル型の電界効果トランジスタ２０１〜２０５が形成されるＰウェル１０３をＮウェル１０４内に形成し、Ｐ型基板１０１からＰウェル１０３を分離した構成としている。すなわち、図３に示すようなトリプルウェル構造としてＰウェル１０３をＰ型基板１０１から分離した構成としている。このことにより、Ｐウェル１０３の電位をＰ型基板１０１と別電位とすることができるため、Ｐウェル１０３の電位を負電圧にして、オペアンプ２０の負極電源を負電圧にすることができる。
【００１７】
なお、実際には、オペアンプ２０では、図３に示したＮウェル１０２、Ｐウェル１０３／Ｎウェル１０４構造以外にも同様のものがＰ型基板１０１に複数形成されており、それらのＮウェル１０２、Ｐウェル１０３に、図２に示すＰチャネル型電界効果トランジスタ２０６〜２１２、Ｎチャネル型電界効果トランジスタ２０６〜２１２が形成されている。
【００１８】
図４に、上記した実施形態に係るレベルシフト回路の入力電圧に対するシフト電圧の特性を示す。図中のＡ、Ｂは、図６に示した特性と同じであるが、図中のＣに示すように、レベルシフト回路に負電圧が入力されても、シフト電圧は一定となる。そして、例えば、シフト電圧が１．５Ｖとなるように構成されたレベルシフト回路では、入力電圧が−０．５Ｖの場合、出力電圧は１．０Ｖとなる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るレベルシフト回路の構成を示す図である。
【図２】図１中のオペアンプ２０の回路構成を示す図である。
【図３】図１中のオペアンプ２０の断面構成を示す図である。
【図４】図１に示すレベルシフト回路のシフト電圧特性を示す図である。
【図５】従来のレベルシフト回路の構成を示す図である。
【図６】従来のレベルシフト回路のシフト電圧特性を示す図である。
【図７】従来のオペアンプ２２の断面構成を示す図である。
【符号の説明】
１０、１１…Ｐチャネル型電界効果トランジスタ、
２１、２２…オペアンプ、３０〜３２…抵抗、
１０１…Ｐ型基板、１０２、１０４…Ｎウェル、１０３…Ｐウェル。

Claims

定電流を供給する定電流回路と、前記定電流をソース側から受けるとともに、入力電圧がゲートに入力されるＰチャネル型の電界効果トランジスタと、出力端子が前記電界効果トランジスタのドレインに接続され、前記入力電圧と同じ電圧を前記出力端子に出力する演算増幅器と、を備え、前記入力電圧をレベルシフトした電圧を前記電界効果トランジスタのソースから出力するように構成されたレベルシフト回路において、
前記演算増幅器は、その負極電源の電位に固定される第１導電型のウェルに形成されたトランジスタを有し、前記第１導電型のウェルが、第２導電型のウェル内に形成されて半導体基板から分離された構成となっており、
前記演算増幅器の負極電源を負電圧にすることにより前記入力電圧が負電圧のときでも前記入力電圧と同じ電圧が前記出力端子から出力されるようにしたことを特徴とするレベルシフト回路。