JPS58125823A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58125823A
JPS58125823A JP759682A JP759682A JPS58125823A JP S58125823 A JPS58125823 A JP S58125823A JP 759682 A JP759682 A JP 759682A JP 759682 A JP759682 A JP 759682A JP S58125823 A JPS58125823 A JP S58125823A
Authority
JP
Japan
Prior art keywords
film
gallium
diffusion
substrate
implanted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP759682A
Other languages
English (en)
Inventor
Shizunori Ooyu
大湯 静憲
Masao Tamura
田村 誠男
Nobuyoshi Kashu
夏秋 信義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP759682A priority Critical patent/JPS58125823A/ja
Publication of JPS58125823A publication Critical patent/JPS58125823A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明は、ンリコン基板内にカリウムを導入して、p型
導電領域を形成することのできる、半導体装置の製造方
法に関するものである。
周知のように、シリコン基板にガリウムを導入してp型
導電領域を形成するためには、一般に熱拡散やイオン打
込与が行なわ扛ているが、下記のように多くの問題があ
る。
(1) イオン打込みを行なうと、活性化さ扛る不純物
の打込み瞳に対する比率が10%以下と極めて低い。
(2)  基板結晶かイオン打込みによって著るしく歪
み、この歪みを除去するための了ニールを行なうと、打
込ま扛タガリウムが外部へ拡散してしまう、いわゆる外
向拡散によってシリコン基板中のカリウム濃度が著しく
低下する。
(3)蒸気圧が低いため、通常の熱拡散法では高濃度の
領域を形成することは困難である。
そのため、従来は、シリコン基板を石英製アンプル中に
入れて排気(はぼ10−’トール)して封じた後、加熱
して拡散させるという方法が、一般に行なわnている。
この方法は、特性の良好な拡散領域を形成することが可
能であるが、アンプル中の拡散後のトリイブ拡散で外向
拡散による表面附近のガリウム濃度が低下するので、こ
nを補なうためのホウ素の熱拡散がさらに必要となるた
めp型領域形成のプロセスが複雑になる。
また、この方法では、装置やプロセスが複雑で量産性が
低く、さらに優れた方法が望まれている。
本発明は、従来の半導体装置の製造方法の有する上記問
題を解決し、単結晶基板に欠陥や歪みを生ずることなし
に、蒸気圧の低いガリウムであっても、容易に高い濃度
で拡散させp型導電領域を形成させることのできる、半
導体装置の製造方法を提供することを目的とする。
上記目的を連成するため、本発明は、ガリウムの拡散係
数の大きな二酸化シリコン膜をシリコン基板上に形成し
、さらにガリウムの拡散係数の小さな窒化シリコン膜を
形成したのち、殆んどのガリウムが二酸化シリコン膜中
に打込まれるように窒化シリコン膜を通してガリウムイ
オンの打込みを行ない、次いで不活性雰囲気中で熱処理
を行ない、二酸化シリコン膜中のガリウムをシリコン基
板に拡散させてp型導電領域を形成させるものである。
実施例 以下、本発明を実施例を参照して詳細に説明する。
まず、第1図に示すように、n型シリコン基板lの茨面
上に、厚さ0.8μmの二酸化シリコン膜(以下8IO
2膜とする)2を熱酸化法によって形成した。
次に、第2図に示すように、上記sIo、膜2上に、通
常の気相化学反応法によって窒化シリコン膜(以T S
 I s N4 J[(!: j ル) 37に0.0
2 p mノHさで全面に被着した後、通常のホトエツ
チングを用い、ガリウムの拡散を行なわない領域4上に
被着さnてめる上記Si、N、  膜3を除去した。
第3図に示すように、上記基板全面に、ガリウムイオン
5を打込みエネルギー8okevでl×1QIII イ
オン/cm”イオン打込みし、上記sho。
膜2の中にガリウムイオン打込み層6を形成した。
この時、ガリウムを拡散する領域7上のsio。
膜2中には、上記8i、N4 膜3を通してイオン打込
みされるので%Sj、N、ターゲットに対する5olc
evのガリウムイオンの射影飛程(0,031μm)お
よび簿準偏差(0,01μm)であるから、0.02μ
mの厚すノSi、N4  膜3中には約1,5X101
6 イオン/cm” のガリウムが打込まれるので、約
8.5 X 10” イオ7/cm”だけガリウム濃度
15がイオン打込みされている計算となる。
乾燥窒素雰囲気中において、1250tl”で2時間お
よび30時間の熱処理を行なって、5lIN4膜3が被
着されている8i0!膜2内に打込まれ念ガリウムをシ
リコン基板1内に拡散させ、第4図に示したように、ガ
リウム拡散領域81に形成した。
これによりsio、膜内にガリウムは拡散し、等しい濃
度の膜9が同時に形成さnる。
この際、SiO2内におけるガリウムの拡散係数は、は
ぼ1.7 X 10−・cm”7秒であって非常に大き
いので、厚さ0.8μm程度の5iotsは1秒以内で
通過して基板界面に運する。
sho、中のガリウムの拡散係数は、シリコン中のガリ
ウムの拡散係数(はぼI X、 10−” cm”7秒
)よりはるかに大きい。従って、上記基板内へのガリウ
ムの拡散は、基板内の拡散係数律速となり、sho!内
におけるガリウムの拡散速度には影響されない。
sho、膜内のガリウムは、S ’ S N4膜被着が
ある場合、下方の基板のみではなく、上方のSL、N。
膜にも到達することはいうまでもない。
しかし%  S”1N4  内におけるガリウムの拡散
係数はほぼ7X 10−” cm” 7秒と非常に小さ
いので、ガリウムはSL、N4膜内には殆んど入らず、
基板のみに入る。
すなわち、84.N4  膜は、外向拡散を防止するた
めのマスクとして有効に作用し、5101膜内に打込ま
れたガリウムは、外部へ失なわれることなしに、基板内
へ有効に拡散される。
−万、s;、N、膜被着がない場合、s t 01膜の
ガリウムは、sio、膜の表面側に打込まれているため
、熱処理雰囲気中に大部分が外向拡散するために、si
o、膜中のガリウムの11%1度は低下してしまう。ま
た、シリコン中よりもS10.中の方がガリウムが動き
易い念め、基板側に到達したガリウムは熱処理が経過す
るに従い、またs iot膜に拡散してしまい、結局、
完全に熱処理雰囲気中に外向拡散してしまうため、シリ
コン基板にはガリウムの拡散によるp型導電領域は形成
さnない。
このように選択的に形成されたガリウム拡散領域8は、
拡散されたガリウムがp型キャリヤとなるため、p型導
電領域となり、基板1との接合面でpn接合が形成され
る。
上記工程によって形成さ扛たp型領域におけるキャリヤ
の深さ方向における分布を第5図に示す。
第5図において、曲線lOは上記熱拡散を2時間行なっ
た場合のキャリヤ分布を示す。
この場合、シリコン基板表面におけるキャリヤ濃度は、
はぼI X 10” (Ml−”であり、基板表面から
pn接合筐での深さは、はぼ18.04μmでありた。
キャリヤの総数は4.86 X 10’ ” cm−”
であったが、この値はSI、N4 膜およびsio、膜
に打込まれたイオン打込み普(1x10+*イオy/l
yn” )のほぼ48.6%が、またsho、膜にのみ
打込ま1食イオン打込み量(大体8.5X10” イオ
ン/ffi”  )のほぼ57%が、シリコン基板に移
ってp型キャリヤとなったことを意味し、ガリウム拡散
領域の層抵抗を測定すると19Ω10でめった。
また・第5図曲線11は、上記熱拡散時間を30時間に
したときのキャリヤの深さ方向分布を示す。
熱拡散時間を長くすると、基板表面′m度は、はぼ4 
X 10” cm−”と2時間拡散に比べて低下してい
るがJ拡散領域内のキャリヤの総数は5.28 Xl 
0” cm−”  となり、全打込み菫のほぼ528%
、fi7t8i0.膜中に打込まγしたカリウムイオン
のほぼ62%が基板に移ってキャリヤとなっていること
が認めらnた。pn接合の深さも、はぼ13.1μmで
、上記の場合より深くなっており、熱拡散時間を延長す
ることは、キャリヤ総数の増加と接合深さを大きくする
上に、極めて有効である。
一方、基板に対して1接にイオン打込みを行なう従来の
方法の場合は、キャリヤに転化する活性化率は不発明よ
りはるかに低く、たとえば、イオン打込みを300ke
VでI X 10”  イオ7/cm”行なった後、上
記熱拡散を10時間行なった場合の活性化率は10%以
下にすぎなかった。
を九、従来のイオン打込み法では、格子欠陥がBi基板
内で増大するため、打込みの大電流化は困難であるが、
本発明ではイオン打込みをStO。
膜中に行なうのでシリコン基板に格子欠陥が形成される
恐nがないので、大電流化は容易である。
その他、外向拡散か生じない、深い拡散が可能でおる、
工程が極めて簡便である、選択拡散が可能でおるなど、
従来の方法に比べて多くの特長を有しており、イオン半
径が大きく、蒸気圧の低いガリウムの拡散によるp型導
電領域形成に極めて有効である。
不発明において、熱拡散時の温Ifは、はぼ1100C
〜125071’程度とすることか好ましい。はぼ10
0OIZ’以下の場合は、基板への拡散速度が非常に小
さくなり、はぼ1300t:’以上になると、他の部分
への好ましくない影響を与える恐れが生ずる。
stow膜は、イオンの拡散係数が大きいため、広い膜
厚範囲から選択することが可能であって、たとえば0.
1〜2μ−の膜を使用できる。
また、Sl、N、膜の膜厚は外向拡散を防止できるもの
であることが必要でちり、またイオン打込み時にできる
だけ多くのガリウムをS I Ot膜中に打込むために
、はぼ0.01〜0.02μmが適当である。
イオン打込みエネルギーは、打込まnftガリウムが充
−08iOt膜中に打込まれるように選は扛、はぼ、3
0〜go)cevですみ、大電流化が容易である。
上記説明から明らかなように、不発明は、従来の方法に
比べて多くの特長を有しており、たとえば、npn)う
/ジスタのベース領域やpnpトラ/ジスタのエミッタ
領域の形成、サイリスタの深い接合形成、各種集積回路
のアイソレーション領域の形成など、多くの用途に使用
することが可能である。
【図面の簡単な説明】
第1図乃至第4図は本発明の一実施例を示す工程図、第
5図は不発明の効果を示す曲線図である。 1・・・n型シリコン基板、2・・・二酸化シリコン膜
、3・・・窒化シリコン膜、4・・・拡散しない領域、
5・・・ガリウムイオン、6・・・打込み層、7・・・
拡散する領″!fJl   目 Y]4  聞 ′v5S図 1θV シリフシ暮1反表面か5のイエ()y=し少OQ−

Claims (1)

  1. 【特許請求の範囲】 1、ガリウムを拡散すべきn型シリコン基板上にガリウ
    ムの拡散係数が大きい二酸化シリコン膜を形成し、さら
    にガリウムの拡散係数が小さい窒化シリコン膜を形成し
    たのち、殆んどのガリウムが二酸化シリコン膜中に打込
    まれるように窒化シリコン膜を通してガリウムイオンを
    打込みを行ない、次いで不活性雰囲気中で熱処理を行な
    い二酸化シリコン膜中のガリウムをシリコン基板中に拡
    散させp型領域を形成することを特徴とする半導体装置
    の製造方法。 2、上記製造工程において、ガリウムのイオン打込み前
    またはイオン打込み後に、ガリウムを拡散させない領域
    の窒化シリコン膜を選択的に除去することにより、シリ
    コン基板に選択的にp型領域を形成することを特徴とす
    る半導体装置の製造方法。
JP759682A 1982-01-22 1982-01-22 半導体装置の製造方法 Pending JPS58125823A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP759682A JPS58125823A (ja) 1982-01-22 1982-01-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP759682A JPS58125823A (ja) 1982-01-22 1982-01-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58125823A true JPS58125823A (ja) 1983-07-27

Family

ID=11670179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP759682A Pending JPS58125823A (ja) 1982-01-22 1982-01-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS58125823A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795625A (en) * 1980-12-04 1982-06-14 Toshiba Corp Manufacture of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795625A (en) * 1980-12-04 1982-06-14 Toshiba Corp Manufacture of semiconductor device

Similar Documents

Publication Publication Date Title
EP0090940B1 (en) Method of forming emitter and intrinsic base regions of a bipolar transistor
JPH0473619B2 (ja)
JPS5917243A (ja) 半導体装置の製造方法
JPS58125823A (ja) 半導体装置の製造方法
JPS6262457B2 (ja)
JPS5917529B2 (ja) 半導体装置の製造方法
JPH03209816A (ja) 半導体装置の製造方法
RU845678C (ru) Способ изготовлени ВЧ р- @ -р транзисторов
JPS6386565A (ja) 半導体装置の製造方法
JPS63144567A (ja) 半導体装置の製造方法
JPH0227813B2 (ja) Handotaisochinoseizohoho
JPS5915499B2 (ja) 半導体装置およびその製造方法
JPH05121345A (ja) 半導体装置の製造方法
JPH0244732A (ja) 半導体装置の製造方法
JPH04168764A (ja) 半導体装置の製造方法
JPS58130543A (ja) 半導体装置の製造方法
JPS6085561A (ja) 半導体装置の製造方法
JPH0582743A (ja) 半導体素子の製造方法
JPH0250428A (ja) 半導体装置の製造方法
JPS60127741A (ja) 半導体装置の製法
JPS59152665A (ja) 半導体装置とその製造方法
JP2001297989A (ja) 半導体基板及びその製造方法並びに半導体装置及びその製造方法
JPS5615077A (en) Manufacture of semiconductor device
JPH04291729A (ja) 半導体装置の製造方法
JPH0479132B2 (ja)