JPH06503693A - 共集積薄膜共振器及び能動デバイスを含む高周波発振器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 共集積薄膜共振器及び能動デバイスを含む高周波発振器発朋二分野 本発明は、電子発振器に関し、より詳細には、非常に高い周波数において作動す ることができ且つ１つ又はそれ以上の薄膜共振器に相互接続された能動デバイス を組み込んでいる発振器に関する。

主型Ω背景 高周波発振器回路に積層結晶フィルタ等の薄膜共振器を周波数選択素子とじて能 動デバイスと共に利用することが提案されている。例えば、共通に譲り受けろれ たトンプソン他による米国特許出願第３５８．６２４号には、高周波における発 振のための増幅器回路におけるフィードバック素子として接続された積層結晶フ ィルタの形の薄膜共振器が開示されている。この特許出願に開示されている例示 の実施例は、マイクロストリップの実施であるが、共集積（ｃｏｉｎｔｅｇｒａ ｔｉｏｎ）のｌ７が銘記されている。

薄膜共振器および能動デバイスをモノリノ、り高周波発振器に共集積することシ こ伴う困難の１つは、能動デバイス及び薄膜共振器を製造する工程が全ての点で 両立すること：まないという事実である。高品質の高周波発振器を達成するため に、能動デバイスと１ｙ共振器の両方の特性を最通化しなければならず、これら のそれぞれのデバイスをそれらが両立できない程度に形成するための処理技術（ こより、両方の特性の最適化が阻止されてしまう。特定の非両立性も収率に有意 な負のインパクトを与える。

これとｉよ別に論しると、高周波（２ＧＨｚ以上）接合又は溝分離埋設接合トラ ン、゛メタ（ＢＪ丁）か周知である。薄膜共振器を形成するためにも種々の技術 が開発され公開さね、ているが、これろの技術はある欠点を有している。

基本的な１膜共振器技術は、誘電材料、好ましくは窒化アルミニウム（ＡＩＮ＞ 又は酸化亜鉛（ＺｎＯ）のＤＣマグネトロン　スバ、タリング高配向′ｉＲ膜を 用いている。

この誘；膜は、一対の、通常；よ薄膜アルミニウム電極である導電電極の間に庚 子され、これらの電極は電気的相互連結体ばかりでなく音響工矛ルギを誘電１膜 に導いて捕捉するための音響反射面としても作用する。共振器のための音響キー ビティは圧電ナイ素複合嗅構造によって画成される。この膜は高周波作動のため に低質量であるべきであり、これは通常、薄膜共振器の膜部分の下にあるＳ板材 料の除去を必要とする。これは、先ず半導体基板の上面の近くに濃くドーピング されたＰ″領域形成し、次にエンチング阻止として機能するＰ゛層に終端するア パーチュアを底面力鴨エンチングする。するとＰ″膜に薄膜共振器が形成される 。

薄膜共振器の形成の後、選択的なエツチング工程によりＰ″膜が除去され、共振 器が懸下された状態で残る。

二のデバイスを製造するためのエツチング工程は、薄膜共振器の最終エツチング に先立って能動デバイスの半導体部分を形成するには実用的でなかったようなも のである。斯くして、ウェハは、共集積半導体デバイスの形成の工程か始まる前 に薄膜共振器に対しで実質的に形成されなければならない。しかしながら、Ｐ− 膿を製造する工程とその直後のエツチング段階だけでなく、薄膜共振器の形成に 伴う段階も、欠点を半導体Ｓ板に伝える傾向があり、これにより、この基板に信 頼性の高い半導体チ′ハイスを形成する能力を制限してしまう、これらの理由だ けでなくＰ゛注入高周波トランジスタに必要なｎ型拡散と両立しないこと等の他 の種々の理由により、共集積は完全に実行不可能であった。実際、これらのデバ イスのハイブリッド特性は、２つの型式のデバイスを形成する工程の非両立性の 故に、例外というよりもむしろ伝統的なものであると信しられる。

発朋凹要約 前記に鑑みて、本発明の一般的な目的は、薄膜共振器及び１つ又はそれ以上の高 周波半導体能動デバイスを用いて共集積高周波発振器を製造する工程を提供する ことにあり、この工程において、これら両方の型式のデバイスは実質的に集積さ れている工程において同し半導体基板の上に近接して形成される。

この点に関して、本発明の目的は、共集積デバイスの薄膜共振器部分が、薄膜共 振器のためのメタライゼーションが行われる前に能動デバイスの実質的な完成を 可能する工程によって形成される共集積高周波発振器を提供することにある。

本発明の一般的な目的は、能動半導体デバイスを形成する工程段階を薄膜共振器 を形成するための工程段階と一体化することにより、比較的製造が単純で、従っ て大量生産において比較的安価な集積発振器を製造することにある。更に二の点 に関して、１つの目的は、３膜共振器のためのメタライゼーション層が形成され る前に基板の中に半導体領域の初期形成を可能にする工程技術及び条件を、１膿 共振器の形成と関連して利用することである。

本発明の１つの特定の特徴によると、１つの目的は、薄膜共振器デバイス及び能 動デバイス（抵抗、コンデンサ及び誘導子のような補助素子も）の両方を含む高 集積度のアブリケーノヨン・スペシフィック集積回路を形成すること、並びに、 妥当シこ安価なアブリケーノゴン・スペシフィック集積回路のためのメタライゼ ーション・パターンの画成による種々の集積発振器の経済的な画成を可能にする ために、高度に両立性があり且つ集積可能な１組の工程条件を用いて斯かるアブ リケーノぢノ　スペシフィック集積回路を形成することにある。

その結果の目的は、これまで単純で且つ効率的な方法で且つ唯１つの集積半導体 千ノブ上にかなりの設計努力を必要とした高周波発振器を達成することにある。

本発明の１つの特徴は、薄膜共振器の形成においてＰ゛膜の必要性なくして集積 発振器が形成されることであり、例えば工程の共振器形成部分が能動デノ＼イス を製造するための工程段階と完全に両立することである。

本発明の１つの特徴は、１つの見地によると、薄膜共振器及び１つ又はそれ以上 の能動デバイスが、能動デバイスと薄膜共振器の両方の素子であり、これらのデ バイスを集積する統一工程段階であるメタライゼーション層の１つの形成と同し 半導体基板上に集積されることである。この特徴によると、本発明は、能動デバ イスのドーピングされた領域の前形成と完全に両立する回路の薄膜共振器部分を 形成して、これにより能動デバイスのドーピングを薄膜共振器のメタライゼーノ ヨ〉・が開始する前に行うことができるようにする形成方法を提供する。

本発明の従属的な特徴によると、ハイブリット・デバイスによって通常供される 高周波範囲に后いて真に集積された発振器を提供するために、単純な相互連結を 多数の径路（アブリケーンヨン・スペシフィックに設計された相互連結メタライ ゼーション層）によって可能にする幾つかの薄膜共振器、比較的多数のトランジ スタ及び補助受動デバイスを含むアプリケ−ノヨン・スペシフィックＩＣ（ＡＳ ＩＣ）が提供される。

区厘の固単困説明 他の諸口的及び利点は図面と関連して論″−みれる時に以下の詳細な説明から明 白となるが、これらの図面において、 図１は、本発明を例示し且つ共集積発振器として接続することのできる薄膜共振 器及びトランジスタを含む共集積回路を略示する図であり、図２は、図１に類恨 の図であるが、積層結晶フィルタを薄膜共振器素子として示している図であり、 図３ａ　−３ｇは、本発明を例示する共集積発振器を形成するための工程段階を 順次に示しており、 図４は、本発明の実施例として構成され得るアブリケーンヨン・スペシフィック ＩＣ（ＡＳＩＣ）を示す図であり、そして図５は、共集積高周波発振器の形成に おける薄膜共振器と能動デバイスとの間の相互連結を示すブロフク図である。

本発明は特定の好ましい実施例に関して述べられるが、これらの実施例に本発明 を限定する意図はない、逆に、その意図は添付の請求の範囲によって規定された 本発明の精神及び範囲内に含まれる全ての代替、修正及び等漬物を網羅すること にある。

−しい　の量　なテ゛ ここで図面に移ると、図１は、集積発振器を形成するための能動デバイス及び薄 膜共振器の共集積を略示する図である。この集積デバイスは全体的に平面であり 且つ平行な互いに対向している上面２１及び下面２２を有している半導体基板２ ０に基づいている。基板２０上に形成されている第１領域２４は、図示の実施例 においては溝分離埋設接合トランジスタ（ｔｒｅｎｃｈ　１ｓｏｌａｔｅｄ　ｂ ｕｒｉｅｄ　ｊｕｎｃｔｉｏｎ　ｔｒａｎｓｉｓｔｏｒ）２５である能動デバイ スの形成に用いられる。この型式のトランジスタは特に高周波応用に適しており 、従って能動デバイスの現在の好ましい形である。巳かしながら、池の型式の能 動トランジスタ型のデバイスも必要な場合に利用することができる。トランジス タ２５には、薄膜共振器２７の形成のための領域として作用する第２？ＩＮ域２ ６が並置されている。’ｉＲＨ共振器２７の下に形成されているアバーチ島−２ ８は、３膜共振器が基本モードで作動することができるように音響振動のための 膜部分１９を自由にしている。基本モード以外の作動が必要な時は、半導体基板 あるいはその諸部分は除去する必要がない。

トランジスタ２５についてより詳細に述べると、能動デバイスを基板の中のドー ピングされたＦｉ３１に形成されたデバイスの残部から分離するための一対の溝 ３０が配設されているのが判る。トランジスタ２５は、デバイスの中心に定位さ れているエミ７・夕３２を形成している付加的なパターン化されたトープ領域（ ｄｏｐｅｄ　ｒｅｇｉｏｎ）、中間ヘース３３、及びトープ層（ｄｏｐｅｄ　１ ａｙｅｒ）３１の下部に形成されているコレクタ３４を含んでいる。トランジス タを形成する方法は以下により詳細に述べられる。

当面は、ヘース、エミ、・夕支びコレクタを形成する添加不純物が、拡散又はイ オン注入等の従来の技術によって基板の表面にあるいは基板の表面のＥにエピタ キノセル的に成長されて形成された層等の層に注入されることを述べておけば十 分である。不純物領域が基板の第１面と関連していることが本明細書で述べられ る時は、意図されるものは、それがエビタキンセル成長層を含むか否かに拘らず 、且つどんな手段が半導体デバイスのｎ型又はｐ型ドープ領域を構成するパター ン化されたドープ領域の形成に用いられてもその表面における能動半導体デバイ スの形成の広範囲な説明である。

薄膜共振器乙こ移ると、図１は下部金属電極３６、及び中間薄膜圧電層３日を挟 んでいる上部金属を極３７を示していることが判る。これらの金属ｔＦｉ３６， ３７は以下により詳細に述べられるように、スパッタリング又は電子ビームＴ着 によって菓子された薄＠電極であるのが通常である。金属電極３６を形成してい る金属層は平滑で薄く且つ連続であり且つ圧電材料から成る高度に配向された薄 膜を受けるための平滑面を提供することが重要である。圧電薄膜層３８は上部電 極３７がその後に蒸着されるＤＣマグネトロン・スパッタリング法によって蒸着 される。本発明の特定の特徴を実施するにあたり、下部金属電極３６をトランジ スタ２５によって表わされる能動デバイスへの相互連結の１つとして利用するこ とが有効であり、斯くしてメタライゼーション１３６は通常能動デバイスにおけ る電極の１つに延設し且つ接触する。しかしながら本発明の特定の他の実施例で ：よ、例えば個別素子の相互連結の柔軟性を与えるアブリケンヨン・スペシフィ ックＩＣを提供する実施例においては、共振器及び能動デバイスは形成段階にお いて相互連結しなくてもよい。

３膜共振器２７及びトランジスタ２５等の能動デバイスを図１に示すように接近 １本発明を実施する際、且つ図３に関連して一層詳細に述べられるように、能動 デバイス２５を形成するための不純物層が先ず半導体基板の上面に形成される。

これに続いて、薄膜共振器のだめの第４メタライゼーシヨンが形成され、これに 続いて圧電層並びに薄膜共振器のための付加的な電極を形成するための後続の段 階が続く。薄膜共振器は、基板が強固で且つ前記の素子の形成のための種々の工 程に耐えられる時に１度に基板上に形成される。二のように薄膜共振器、能動デ バイス、接触のためのメタライゼーション及び所望に応して相互連結を形成する と、部分的に形成されたデバイスは次に、３膿共振器の膜部分を下から基板材料 の全て又は少なくとも一部分を除去するエツチング段階に処せられる０本発明に よると、このエツチング段階は基板の純粋なケイ素を選択的に蝕刻するように適 応されているが、デバイスの上面に形成されている材料、例えばメタライゼーシ ョン及び上面に露出されている誘電体に対しては比較的非反応的である。斯くし て、これらの工程段階は添加不純物を形成するのに必要な多くの段階の間に比較 的こわれにくいウェハを与え、リソグラフィ段階、エツチング段階、スパッタリ ング段階等を行い、次にこれらの段階の大部分が完了した後の工程の後の方で、 必要な材料を蝕刻して共振器を残すが、敏感で且つ前に形成された共振器及び能 動デバイスが破壊されないような方法でエツチング段階を達成する。これを達成 する能力は、共振器の下から除去されなければなるないケイ素の質量を、保護さ れなければならないデバイスの諸部分の比較的小さな質量及び寸法を比較すると 特に有意である。

図２に移ると、積層水晶フィルタ３０を薄膜共振器として組み込んでいる図４の 積層デバイスの代替形が示されている。周知のように、積層結晶フィルタは下部 電極３１及び第１圧ｔＦ！膜３２、中間電極３３、第２圧！薄膜３４、及び上部 電極３５を含んでいる。発振器の応用の場合、電極３１．３３及び３５の全てを 導電性パッド（ＡＳＩＣにおける応用のための導電性バット等）まで延ばし、こ れにより、これらのボートの１つ、即ち、電極３１と３３の間に存在している共 振器が入力ポートとして作用し、一方、第２の結合されたポート、即ち電極３３ と３５の間に存在している共振器が出力ボートとして機能するようにすることが しばしば望ましい。

専用の集積回路において、電ｆｉ３１．３３及び３５はトランジスタ２５によっ て代表される能動デバイスにおける特定の端子に接続される。専用の集積回路に おいて、トランジスタ２５によって代表される能動デバイスは実際にこのトラン ジスタによって代表されるだけであること、及び通常多数のトランジスタ及び他 のデバイスを含むより複雑な増幅器が用いられることも了解されよう。しばしば 、積層水晶フィルタによって代表される薄膜共振器は増幅器のフィードバック径 路において接続され、これにより発振器を形成する。斯かる増幅器に対する回路 相互連結の詳細については、上記のトンプソン他による特許出願を参照のこと。

ここで図３ａ−３ｇについて説明すると、一連の工程段階及び半導体基板の材料 から始まり共集積発振器の製造まで段階から段階に進む時のデバイスの形成の状 態が示されている。これらの工程段階は、より広い範囲の薄膜共振器を代表して いるが本例においては二電極デバイスである単一の薄膜共振器、並びにこれもよ り複雑な能動回路を代表している単一のトランジスタの形成に関するものである ことが了解される。斯くして、マスキングは必要な複雑性を有するデバイスの形 成にとってはより複雑であるが、これらの工程段階のシーケンスは寞質的に同一 であり続ける。

加うるに、能動デバイスを形成するための工程段階は、上記で述べたように、高 周波デバイスの現在の好ましい形である溝分離埋設接合トランジスタの形成と関 連して用いられる工程段階である。し力吃ながら、本発明はこの型式のデバイス の使用に限定されるように考慮されるべきではなく、溝分離埋設接合トランジス タの形成のための詳細な段階の説明は、単に従来の集積回路工程段階と薄膜共振 器の形成のための段階の両立性を説明することを意図している。

これを念願に図３ａに移ると、実瞥的に平行な上部平面４１及び下部平面４２を 有する半導体基数４０か示されている。基板４０は本図においては両側が研磨さ れた、厚さが約＋００　墳のｐ型ノ”７１コン・ウェハであることが好ましい。

ｎ°拡散層（ｓｐｒｅａｄｅｒｉａｙｅｒ）４３及びｎ−型トリット層４４が基 板の上面４１にエピタキシふル成長されている。埋設接合トランジスタと関連し て用いられると、ｎ°層４３はコレクタとして機能し、ベース及びエミ２・夕は ｎ一層４４の中に形成される。

このように基板４０の上面４１の上にトープｌ！４３．４４を形成すると、上面 （エピタキシセル成長層の上）は例えぼフォトリソグラフィによってマスクされ あるいはパターン化され、これにより、図３ｂに示されているようにトランジス タ、抵抗及びコンデンサの全てを分離する溝４５を画成する。次いで、溝形成が 従来の反応性イオンエツチング（ＲＩＥ）技術によって実行される。

これらの溝の形成の後、これらの溝は次に充填されて表面平面性を与える。溝充 填は、熱成長二酸化ケイ素を用いて、あるいはポリシリコン及び熱二酸化ケイ素 溝充填法を利用することにより達成される。ポリシリコン充填法は、所望の熱処 理の全体的な度合を最少限にするために好ましい。ポリシリコンはエピタキシャ ル反応器の中での化学蒸着によって蒸着される。表面平面性を回復すると、マス クがフォトリソグラフィによって上面に形成されパターン化され、これによりノ ンカー（ｓｉｎｋｅｒ）アバ−チー−４８を画成する（図３ｂ参照）。これらの シンカー４日は、例えば従来の液相エピタキシによって、トランジスタのコレク タとして作用する層４３への低抵抗接続を行うように意図されたｎ°材料によっ て充填される。

次に図３０は、トランジスタのベース領域にガード・リング５０を形成する後続 の段階を示している。ガード・リングは周知のように、この型式のデバイスにお ける高周波作動を向上する。これらのリング５０は、ｐ型材料を基板に適切に画 成されたマスクを通して拡散することにより形成される。低抵抗へ−大領域５２ も、図３ｄに示されるようにガード・リングにおけるよりも濃度の高いｐ型材料 をベース領域５２に拡散することにより配設される。図３０に示されるようなガ ード・リング拡散のためのマスク及び図３ｄに示されるような主ベース拡散は１ ４９しており、共通の部分がリングの外側の外部を画成し、中間の中心部分がガ ード・リングの画成のために存在しており、次に主ベース拡散の期間に除去され る。

このように図３ｃ及び３ｄに示されるベース及びガート・リング構造体が形成さ れると、エミッタ拡散が図３ｄに更に説明されるように実行される。絶縁体層５ ３に形成されている適切なマスクは、ベース領域５２の中心部分及びマスクされ ない中心部分Ｑこ拡散されたｎ型添加不純吻を露出させ、これによりｎ型エミッ タ碩域５４を前に形成さＨｊｊｐ型ヘースベーの中心に形成するために利用され る。エミッタ拡散は、約０２５ミクロン以下のエミッタ領域より小さな能動ベー ス領域の厚さを与えるためにかなり浅いことが好ましい。

図３ｄにもＬされろように、１ミ７・り５４を形成するためにパターン化されて いる絶縁体層５３は史；こぐターン化されエツチングされて、−・−大領域５２ との電気的接触を行うへ、−ス・ハ１″ア（ｂａｓｅν１ａ）３６を形成する。

斯くして、図３ｈに部分的に完成したデバイスか存在すると、半導体のためのパ ターン化された領域の全てに、適切な導電率の不純物かトービン・力゛され、こ のデバイスは、図示の実施例で；まトランジスタのベース、エミ７・夕及びコレ クタである能動デバイスの種々の電極に対する接続のためのメタライセーノヨン を受けるように準備される。斯くして、エミッタ５４はエミ・り拡散を行−、た 絶縁体５３におけるアバー千ニアを通して露出される。ベースは絶縁体層５３に 形成されたバイア５６を通して露出される。そじてコレクタはノンカー　コンタ クト４８を介して露出される。

本発明によると、次シこ補足的な工程段階が用いられて薄膜共振器を部分的に形 成された能動半導体デバイスに並置して形成する。斯くして、図３の例示り程に δいて、図３ｅは図示の実施例に５いては薄膜共振器の下部電極としてばかりで なく能動デバイスの相互接続メタライゼーションとして作用する第１導電層６０ ０法着を示り、ている。斯くして、層６０は薄膜共振器が形成されるであろう領 域６２に付着され、シンカー４８との電気的接触を形成するように延び、斯く巳 で能動デバイスのコレクタと；気的接触の状態にあることが判る。コレクタへの 接続は例示のみであり、図３は特定の構成二こおいて；ま相互接続される必要の ある特定の端子てハナ＜、デバイスを相互接続する能力を説明することを書画し ていることが銘記される。例えば適切な空気ブリ、ヂ技術により、メタライゼー シヨン６０は必要に１’、：ｚ、　！−てトラン７：メタのベース又；よエミ７ ・夕・コンタクトのどれかに接続さｎ７得ることが明白となろう。

金属層６０を薄膜共振器の電極ばかりでなく半導体デバイスに接続された導線と −で利用する際に、ノ“Ｊコンをトープさ机たアルミニウム（＋＝−２χ）を利 用して導線の接触金属としての機能を向上せしめることが望ましい。この金属層 はＲＦスパッタリング又は電子ビームγ着法Ｑこよって蒸着されるのか好ましい 。ＲＦスパッタ１１ング法は、半導体デバイスの能動領域に対して良好な接触を 達成するために望ましい。

このようにしてメタライゼーシヨン６０を芸子すると、次に金属はフォトレジス トで被覆され、パターン化され、エツチングされて金属層を望ましいパターンに 形成する。望ましいパターン１ヨ蕩膜共振器の共振器部分としての比較的大きな 領域（例えば４００　ｘ４００ミクロン四辺形領域）だけでなく、能動デノ＜４ スに対する薄い相互接続導線を含む。ＡＳＩＣとして形成されると、メタライゼ ーシヨンは従来の接触パットを含んでもよい。

フォトレジストが図３ｅに示される状態においてデノ＼イスから剥離された後、 工程は薄膜圧電層６２の形成を含む図３ｒに示される段階に進む。圧電層６２は ＤＣスノぐツタリング法によって配向されたフィルムに層着された／Ｍ２Ｎかみ なることが好ましい。Ａ　ｎ　Ｎ層を下部メタライゼーシヨン６０の上にパター ン化するための使用可能な技術は、固定されたマスクを通してスパッタリングす ることにより行われる。

しかしながら、本発明の実施する際、Ａｌ２Ｎ圧電層のパターン化のために誘電 リフトオフ法を用いることが現在では好ましい。

誘電リフトオフ法を利用するにあたり、誘電リフトオフ法において犠牲層として 作用する初期層が先ず芸子される。酸化亜鉛を犠牲層として利用し且つこの材料 をＤＣマグネトロンを用いるスバ、り層着により層着するのが現在好ましい。酸 素プラズマ中で亜鉛ターゲットを利用し、ＺｎＯ層をデノ＼イスの全上面の上に 好ましく１１約５ミクロンの厚さで７着する。次に亜鉛ターゲットが除去され、 ノリコン・ターゲットがその代わりに置かれてＺｎＯ層の上に約１０００人の二 酸化ケイ素を付着させる。次にフォトレジストの層が二酸化ケイ素の上に展開さ れ、フォトリソグラフ的にパターン化されてこれにより窒化アルミニウムが形成 されるウィンドウを形成する。次に二酸化ケイ素が、緩衝剤処理されたフッ化水 素溶液を用Ｕ＼てエツチングされる。二酸化ケイ素におけるウィンドウのエツチ ングに続き、二酸化亜鉛が塩酸を用いてエツチングされる。この二重エンチング により、二酸化亜鉛層の下のアルミニウムを露出させるＺｎ０４こおけるキャビ ティの上に二酸化ケイ素の欄が残される。

斯くして圧電共振器材料が付着されるべき領域においてアルミニウムの上にウィ ンドウが開かれると、デバイスはＤＣマグネトロンに戻される。高純度のアルミ ニウム・ターゲノ）　（９９，９９９χの純度）を窒素雲囲気中で用いて、厚み が約５ミクロンの極めて高純度の薄く平滑な窒化アルミニウムの層が付着される 。

窒化アルミニウム膜の蒸着の後、ウェハはＺｎＯを溶解する傾向のある稀塩酸に 浸漬される。この工程は従来から誘電リフトオフ法として知られている０本例で は、ウィンドウ以外の領域における窒化アルミニウムが除去され、ウィンドウに よって画成された領域におけるアルミニウムの上に且つこれと密接して蒸着され た窒化アルミニウム薄膜を残す。この段階において部分的に完成したデバイスが 図３ｆに示されている。

次に、このデバイスは上部電極６４の形成のための更なるフォトリソグラフィ法 に戻される０図３ｆはまた、窒化アルミニウム圧ｔｌｉ６２の上に蒸着された状 態の上部電極を示しているが、能動デバイスへの相互接続のためのメタライゼー ションの如何なる延長も示していない、しかしながら、上部電極は、製造されて いる発振器の特定の回路構成によって決定されるように、能動デバイスとの接触 （図示せず）又は相互接続に導かれることが明白である６図３ｒの図示は、その 形の詳細ではなく、単に土部電極６４及び圧電層６２を形成するための工程段階 を示すことに意図されている。

上部痕着屡の形成はりフトオフ法によって行うのが好ましい。このように誘電ｌ をパターン化し付着すると、上部メタライゼーションは電子ビーム莫着法等の適 切な工程によって蒸着される。上部メタライゼーションが蒸着されたウエノ＼は 次にアセトン浴に浸漬されてフォトレノストを溶解し、所望の領域を除く全ての 領域の金属を剥す。

図３０：、この段階のウェハを示し、トランジスタによって代表される能動デノ λイス、薄膜共振器によって代表される共振器デノλイス、及び相互接続の特定 の部分を含んでいる。

本発明によると、薄膜共振器形成段階６２に膜を必要とすると、この膜はノリコ ン基板を選択的に除去するが、能動デバイス、ＩＩＩ！Ｊ共振器、又は相互接続 メタライゼーションを攻撃しない後続の工程段階によって形成される。図３ｇ： ま、基板４０の第２表面４２上のアパーチュア６６のパターン化及び領域６２に おける該アパーチュアの工、チングを示している。二のエツチングは、下部アル ミニウム層６０に到達するまで進行し、アルミニウム層６０はエツチング材阻止 として作用してメタライゼーション層及び中間窒化アルミニウム膜を含む薄い膿 ６７を画成して、これにより薄膜共振器の共振デバイスを形成することが判る９ 本発明の実施をよりよく説明するために、このエツチング材程のより詳細な説明 が（圧電膜のスパッタリングに関する付加的な詳細な説明も含めて）以下に与え られている。しかしながらこの時点において、集積発振器に必要な素子が同じ半 導体基板上に近接並置して、集積された工程において形成されていることが銘記 されよう。それぞれのデバイスを形成する工程段階においては、これらのデバイ スの間の大きな分離を特徴とする請求が殆んどな（、従って集積デバイスに対し て２つのミクロ設計規則の使用が可能となる。高周波トランジスタに必要な拡散 プロフィールは、先行技術による薄膜共振器の形成に必要なＰ゛膜がないために 、図示された工程において比較的容易に得られる０図３の考察から了解されるよ うに、この工程フローにおいて、実質的に全てのデバイス処理は、薄膜共振器形 成段階が開始される前に、メタライゼーションを画成する上側の回路を除いて完 了する。

図４は、能動デバイスを薄膜共振器と共集積するための本発明に係る工程から形 成されたアブリケーシゴン・スペシフインク集積回路（ＡＳＩＣ）バレット又は チップ１００を示す図である。

ＡＳＩＣチップ１００は幾つかの薄膜共振器１０１、部分１１ｎｐｎ　トランジ スタ１０２、及び抵抗１０３を含んでいる。　ＡＳＩＣチップ１００はまた、必 要に応してチューニングのための溶融可能なリンクを有するデジタル的にスケー リングされた一ＯＳコンデンサ１０４　、ｐｎｐ　）ランジメタ１０５、及び誘 導子１０６を含んでいる。　ＡＳ［Ｃチップ１００上の残りの要素は、ＡＳＩＣ チップ１００の要素に種々の試験を実行するのに用いられる一連のテスト・パタ ーンを構成している。これらのテスト・パターンは詳細には図示されていないが 、ＡＳＩＣの領域１０７は斯かるテスト・パターンに準備されているように示さ れている。

図４に示されているＡＳＩＣ千ノブ１００は、唯１つのＡＳＩＣ千ノブを用いる ことにより広範囲の種々の共集積発振器、帯域増幅器、又は高周波で作動可能な 他のデバイスを設計することができるように比較的大きな数の要素を含んでいる 。ＡＳＩＣチップ１００は高度に多用性であり、多くの高周波デバイスを設計し 製造するに必要な要素の全てを提供し、従って特定の設計を完成するために付加 的なマイクロエレクトロニック・千ノブの必要性を無くす。斯くして、ＡＳＩＣ チップ１００　：；：同調可能性、安定性、及び電力出力等の変化する特性を必 要とする発振器及び増幅器を設計するのに用いることができる。特定の共集積発 振器又は他のデバイスは、ＡＳＩＣチップ上にわたって上部メタライゼーション 層をマスキング巳で特定の設計に必要な種々の要素を相互接続することシこより 、ＡＳＩＣチップ１００で簡単に実現することができる。

図５は、基本的な発振器構成１３０を示すブロック図である。図５は、ＡＳＩＣ チノ１°１００の多用性を説明するために、且つ、これが高周波発振器、増幅器 又は他のデバイスのための広範囲の設計を含むのに用いることができることを説 明するｆこめに含まｎている。例えば、発振器構成１３０（よ、直列共振がＡＳ ＩＣチップ１００によって実現できることを証明する様式で接続されている能動 デフ１イス１３１及び、薄膜共振器１０１の少なくとも１つを含んでいるフィー ドバック・ブロック１３２を含んでいる。更に、フィードバック　ブロック１３ ３は、並列共振もＡＳＩＣチップ１００で実現できることを証明する様式に接続 されている。発振器構成１３０はまた、ＡＳＩＣチ、ブ１００から可能な多用性 を更に説明するためにフィードバック・ブロック１３４及び１３５、並びに負荷 ブロック１３６を含んでいる。

図５はまた、ＡＳＩＣチップ１００が特定の共集積高周波発振器を完成するのに 必要な要素の全てを含んでいることを示している。種々の能動デバイス、薄膜共 振器、及び抵（冗、コンデンサ及び誘導子等の補助デバイスの近接集積及び並置 の故に、特定の設計に必要な諸要素を相互接続するメタライゼ−ション１をＡＳ ＩＣチップ１００上己こ７着することができる。例えば図５において、能動デバ イス１３１はＡＳＩＣチップ１００の幾つかのトランジスタのどれかを表わして いる。更に、能動デバイス１３１に並列接続された状態に示されているフィード バック・ブロック１３３：よ、共集積発振器の特定の設計を完成するのに必要な 任意の必要な補助テ′］＼イスと相互接続されているＡＳＩＣチ、ブ１００の薄 膜共振器の１つによって提供することができる。

ここでハイブリット回路によって前に実施された技術にＡＳＩＣを配設する意義 を了解すべきである。過去において、薄膜共振器は通常、高周波発振器をノ＼イ ブリッド・デバイスとして形成することを要求する別の工程で形成されていた。

本発明によると、能動デバイス及び薄膜共振器を形成するための工程段階は、増 幅器及び薄膜共振器を含む専用の集積回路の形成を許容するだけではなく、多数 の斯かるデバイスを含むＡＳＩＣを提供することまでに及ぶ十分な両立性が与え られる。

斯くして、図４のデバイスは複数のトランジスタ及び他の補助デバイスと集積さ れている複数の薄膜共振器を示しており、これによりこの技術をこれら２つの型 式のデバイスを結合させるハイブリッド回路のこれまでの能力をはるかに超えて 有意に進歩せしめている。斯くして、必要な高周波水晶制御された安定性を与え るために以前はハイブリット回路が必要であった所では、図４のＡＳＩＣを用い て１つの共集積回路の設計要件を与えるたけでなく、広範囲の電気的時性を、次 に相互接続マスク層を単に設計することによって集積される回路に設計する能力 を提供することが可能となる。

図３ａ　−３ｇの工程の説明において、薄膜共振器の膜の下から基板材料を除去 するための選択的エツチング段階について、そして薄膜共振器の誘電層をパター ン化することに関連する誘電リフトオフのための工程段階について特に述べてき た。

ここで、これら２つの工程段階について付加的な情報が与えられる。

薄膜共振器の膜の下から基板材料を除去するにあたり、第１金属層６０をエツチ ング材阻止として作用させ、後面４２から（１１１）結晶軸に沿ってエツチング する異方性エツチング材程が用いられる。基板の後面４２は標準的技術を用いて 適切にパターン化された二酸化ケイ素層等の適宜の材料によってマスキングされ 、膜が形成されるべき領域にウィンドウを形成する。これらのウィンドウは、例 えば赤外整合列技術によって、上面４１に形成されているデバイスと整列させる ことができる。

窒化アルミニウム及びアルミニウムメタライゼーンヨンに対して実質的に非反応 的であるがケイ素に対して選択的であると判っているエツチング７８１Ｆ！！、 は、以下に説明するように処理されたヒドラジンとキノザリンの７８液である。

望ましい溶液は、約８５０ミリリツトルのヒドラジン・ハイドレイト（８５重量 ％溶液）、６５０ミリリツトルのイオン除去水及び酸化物汚染物を除去するよう 真空ｆ留された約１グラムのキノザリンを含む比率からなっている。この溶液は その沸点である約１０８°Ｃの反応温度に加熱される。反応器がその温度になる と、シリコン・ウェハを例えば約５分といった短い期間にわたって浸漬すること により予処理が開始される。次にウェハが取り除かれ、溶液は少なくとも３時間 の期間にわたって予調整される。Ｐ調整の期間の長さは３時間に限定されず、実 際は７８ｍ、を用いてシリコン上の集積デバイスをエツチングすると、予調整は 溶液がシリコンに対して選択性を保持する状態で実質的に３時間を超えて延びて もよい。

シリコンによる処理及びエージングによりエツチング／８液を予調整すると、図 ３ｊに図示の型式はウェハはエンチングのために加熱された溶液に浸漬される。

この溶液はシリコンに対して選択的であり、斯くしてウィンドウにより画成され た領域６６におけるシリコン基板を除去するが、デバイスの上面のメタライゼ− ７テンあるいは誘電層を攻撃しない。場合によっては、エツチング液に対して反 応的でない二酸化ケイ素等の材料によって上面をパンノヘートするのが望ましい こともある。エツチング液が非反応性を示し従ってエツチング液阻止として作用 するアルミニウム１１６０にエンチングが到達した時に決定されるように、エツ チングが完了すると、ウェハはエツチング溶液から取り除かれ、イオン除去され た水によって洗浄され、例えば窒素ガス流の中で乾燥される。

上記のエツチング液程の意義は、以前に所定位！に置かれ且つデバイスを工程す る素子を攻撃することなく膿を形成するようにシリコンを除去する選択的エツチ ングプロセスによって薄膜共振器膜を形成する後続のエツチング段階がその後に 続く通常の半導体製造工程の流れにおいて容易に取り扱うことのできるウェハ上 に半導体デバイスと薄膜共振器との両方の形成を可能にする機構が提供されると いう点にある。

Ｌ記に述べたように、窒化アルミニウム膜はスパンタ茎着によって形成された高 度に配向され且つ非常に純粋な膿である。この咬を形成するにあたり、必要な比 較的長い展着時間を考慮するために特定の技術を利用することが望ましいことが 見い出されている。これらの技術は、１つの實施例においては１．８００ワツト 、６００ボルトＤＣ’ｔＪ！を電流源として用いるＤＣマグネトロン反応性スパ ッタリング・システムの利用を含んでいる。典型的な動作パラメータは５ミリメ ートルの圧力及び０．５アンペアの電流であって、窒素プラズマでの電圧降下は 約３５０ボルトである。半導体基（反は非常に純度の高い（９９，９９９χ）ア ルミニウム・ターゲットに対向して置かれる。基板とターゲットとの間に置かれ たリングが窒素プラズマを包含し巨つ安定化させるのを助ける陽極として作用す る。このリングは通常約４０ボルトの電位をＮｕている。プラズマは、ターゲッ トに加速されてアルミニウムの自由な原子を攻撃する多数の正に帯電されたイオ ンを含んでいる。これらのアルミニウム原子は次にチャンバを移動して利用可能 な表面に堆積する。窒素等の反応性ガスの存在下で堆積している時、アルミニウ ム原子は本例においては窒化アルミニウムである化合物を形成する。

上記に述べたように、窒化アルミニウム膜は、約Ｉ　ＧＨｚにおいて共振器応答 特性を与えるために厚さが約５ミクロンであることが好ましい。最適な蒸着パラ メータにおいて、約４時間の厚着が必要となる。加うるに、結晶粒子の成長は良 好な圧電応答特性を与えるために配向されなければならない。

これらの比較的長い痕着時間を用いて、マグネトロンのチャンバは電気的に絶縁 され、これにより不純物がチャンバから除去され半導体基板の上に形成されてい る窒化アルミニウム膜に堆積され得る。

本発明のこの特徴によると、比較的長い蒸着手順において、チャン／Ｎ上に構成 された窒化アルミニウム上にアルミニウム金属の層が周期的に蒸着され、これに より半導体基板上に７着されているＡＩＮ膜の汚染を防止している。これは、チ ャンバ中の反応性ガスを短期間にわたって窒素の代わりにアルゴンに変えること により達成される。ウェハがこの周期的な「洗浄」工程の期間中にアルミニウム によって被覆されないようにするために、シャ、夕が遮蔽として作用するために 基板上に置かれる。斯くして、窒化アルミニウムの厚着の期間中、例えば約３０ 分の周期的間隔でツヤツタが閉じら娠窒素雰囲気がアルゴンと置換されて、壁及 び反応器の他の素子をアルミニウム膜で被覆する。次にアルゴンが除去され、窒 素雰囲気が戻されて、この後シャッタが開き窒化アルミニウム厚着が継続し、こ れは所要厚さが構成されるまで続（、ＡＩＮとＡｌ厚着の交互（ＡＩ蒸着の間は ツヤツタが閉している）は、所要量のＡＩＮが半導体基板上に蒸着されるまで反 復される。

この手順は、従来のスパッタリング技術を用いて得られるよりもかなり純度の高 い膜を製造することが見い出されている。

この開示は、能動半導体デバイスと薄膜共振器デバイスの形成に利用される幾つ かの関連工程についてかなり詳細に述べてきた。この工程の詳細は重要であるが 、これらの工程が能動素子及び１つ以上のＦ！膜共振器を必然的に含んでいる集 積発振器デバイスの形成二ことって全て共集頃可能であることが特に重要である 。

薄膜共振器の形成に対ソで独特な工程段階は、高品賞共振器を形成し、これによ り振動のために膜を解放するようにされており、集積された工程において形成さ れる能動半導体デバイスと完全に両立し且つこの能動半導体デノ＼イスを破壊し ない様式で全て行われる。

斯くして、提供されているものは、共振器と能動デバイスの両方を含む高周波発 振器を形成のための集積された工程、及びその結果得られるデバイスであること が了解されよう。

ｎ ＦＩＧ、４ 手続補正書

Claims (10)

【特許請求の範囲】
1. １．互いに対向した第１及び第２の実質的に平らな面を有する半導体基板と、上 記基板の第１の面に関連付けられ、増幅器として作用するように相互接続可能な 少なくとも１つの能動デバイスを形成するようにパターン化されてた不純物領域 と、 上記能動デバイスに密接して上記基板の第１の面に支持された薄膜共振器であっ て、上記半導体基板の上に直接付着されている下部導電電極を有する薄膜共振器 と、 上記能動デバイスと上記薄膜共振器とを、上記薄膜共振器が発振器のための周波 数選択素子として作用するように接続されるように相互接続すると共に、上記薄 膜共振器の電極の１つとして作用するメタライゼーションと、を具備することを 特徴とする共集積発振器。
2. ２．上記薄膜共振器が共振器、及び上記共振膜を発振のために解放するべく上記 基板の第２の面に形成され且つ上記共振膜へ入り込むアバーチャーを含むことを 特徴とする請求項１に記載の組合せ。
3. ３．上記薄膜共振器が下部導電電極、第１圧電膜及び中間電極を含む第１ポート 、並びに上記中間電極、第２圧電膜、及び上部電極を含む第２ポートを有する積 層水晶フィルタであることを特徴とする請求項２に記載の組合せ。
4. ４．上記積層水晶フィルタが上記共集積発振器の周波数選択素子として作用する ように上記増幅器のフィードバック径路に接続されていることを特徴とする請求 項３に記載の組合せ。
5. ５．上記アパーチャーが上記薄膜共振器と能動デバイスが処せられる単一選択的 エッチング工程において形成される蝕刻アバーチャーであることを特徴とする請 求項２に記載の組合せ。
6. ６．周波数選択素子として増幅器に接続された薄膜共振器を有する共集積高周波 発振器において、 一対の互いに対向した全体的に平らで平行な面を有する半導体基板と、上記半導 体基板の第１の面に形成された上記増幅器を含む能動デバイスであって、上記能 動デバイスとして機能するように配置された添加不純物のパターン化された領域 を有する能動デバイスと、 上記能動デバイスに相互接続され上記半導体基板の第１の面の上に導電パターン を形成している第１メタライゼーション層であって、上記薄膜共振器の電極とし て作用する電極部分を有する第１メタライゼーション層と、土記薄膜共振器の圧 電素子として作用するように上記導電パターンの電極部分に付着された薄い配向 された圧電膜と、上記薄膜共振器の第２電極として作用するように上記圧電膜の 上に付着されたメタライゼーション層であって、上記増幅器及び上記薄膜共振器 の回路相互関係において高周波発振器として機能させるように上記能動デバイス に相互接続されている第２メタライゼーション層と、 を具備し、 上記薄膜共振器及び能動デバイスが上記半導体基板上で並置され、これにより、 上記薄膜共振器と上記能動デバイスとの間の相互接続の全てが集積された第２メ タライゼーション層によって達成されることを特徴とする共集積高周波発振器。
7. ７．上記薄膜共振器が更に、上記基板の第２の面を貫通し且つ上記電極部分の下 の第１メタライゼーション層に到達している上記半導体基板にエッチングされた 凹所を含み、上記基板のアパーチャーが上記薄膜共振器を振動のために解放する ように作用することを特徴とする請求項６に記載の組合せ。
8. ８．上記第２メタライゼーション層の上に付着された第２圧電膜、及び上記第２ 圧電膜の上に付着された第３メタライゼーション層を更に含み、該第３メタライ ゼーション層が上記第１乃至第３メタライゼーション層及び上記第１及び第２圧 電膜を含む積層水晶フィルタにおける第３電極として作用し、これにより上記薄 膜共振器が積層水晶フィルタとして構成されることを特徴とする請求項７に記載 の組合せ。
9. ９．上記アバーチャーが、上記能動デバイス及び薄膜共振器が耐性を有する選択 的エッチング工程によって形成された蝕刻アパーチャーであることを特徴とする 請求項７に記載の組合せ。
10. １０．上記積層水晶フィルタが上記増幅器のフィードバック径路に接続されてい ることを特徴とする請求項８に記載の組合せ。