JP2919668B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP2919668B2 JP2919668B2 JP16917892A JP16917892A JP2919668B2 JP 2919668 B2 JP2919668 B2 JP 2919668B2 JP 16917892 A JP16917892 A JP 16917892A JP 16917892 A JP16917892 A JP 16917892A JP 2919668 B2 JP2919668 B2 JP 2919668B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- electrode material
- oxide film
- integrated circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、微細化コンタクトホー
ルにおいて、コンタクト抵抗を下げることが可能な半導
体集積回路の製造方法に関する。
ルにおいて、コンタクト抵抗を下げることが可能な半導
体集積回路の製造方法に関する。
【０００２】
【従来の技術】図８はバイポーラＩＣの主体となるＮＰ
Ｎトランジスタを示す断面図である。基板（１）上のエ
ピタキシャル層（２）が Ｐ+分離領域（３）によって島
状に分離され、エピタキシャル層（２）の表面にＰ型ベ
ース領域（４）、Ｎ+型エミッタ領域（５）、およびＮ+
型コレクタ領域（６）を拡散してＮＰＮトランジスタと
し、エピタキシャル層（２）表面を被覆する酸化膜
（７）にコンタクトホールを開孔してＡｌ電極（８）を
配置したものである。このＡｌ電極（８）によって同一
基板上に多数形成された素子が接続され、様々な回路を
実現することになる。尚、（９）はＮ+埋め込み層であ
る。
Ｎトランジスタを示す断面図である。基板（１）上のエ
ピタキシャル層（２）が Ｐ+分離領域（３）によって島
状に分離され、エピタキシャル層（２）の表面にＰ型ベ
ース領域（４）、Ｎ+型エミッタ領域（５）、およびＮ+
型コレクタ領域（６）を拡散してＮＰＮトランジスタと
し、エピタキシャル層（２）表面を被覆する酸化膜
（７）にコンタクトホールを開孔してＡｌ電極（８）を
配置したものである。このＡｌ電極（８）によって同一
基板上に多数形成された素子が接続され、様々な回路を
実現することになる。尚、（９）はＮ+埋め込み層であ
る。
【０００３】斯る装置において、コンタクトホール形成
後の水洗処理等でシリコン表面に自然酸化膜が形成され
ることが周知である。通常は電極材料をデポジットする
前にＨＦ系エッチャントで除去するが、これとてエッチ
後の水洗と乾燥処理で再び自然酸化膜が生じてしまう。
特に近年の微細化に伴いコンタクトホールが小さくなっ
てくると、前記自然酸化膜によって良好なオーミックコ
ンタクトが得られなくなる（例えば、特開昭６２−１８
５３１４号）。
後の水洗処理等でシリコン表面に自然酸化膜が形成され
ることが周知である。通常は電極材料をデポジットする
前にＨＦ系エッチャントで除去するが、これとてエッチ
後の水洗と乾燥処理で再び自然酸化膜が生じてしまう。
特に近年の微細化に伴いコンタクトホールが小さくなっ
てくると、前記自然酸化膜によって良好なオーミックコ
ンタクトが得られなくなる（例えば、特開昭６２−１８
５３１４号）。
【０００４】前記自然酸化膜を除去する別の手法とし
て、電極材料を堆積するスパッタ装置内において、図９
に示すように堆積の前処理として不活性ガス（Ａｒ等）
の逆スパッタによりコンタクトホール（１０）内の自然
酸化膜（１１）を除去し、ウェハを装置内に保持したま
ま連続してＡｌ−Ｓｉを堆積するという手法が考案され
た。この手法では、ウェハを真空中に保持したままで連
続処理できるので、自然酸化膜のない、清浄なＡｌ−Ｓ
ｉ／Ｓｉ界面が得られる。
て、電極材料を堆積するスパッタ装置内において、図９
に示すように堆積の前処理として不活性ガス（Ａｒ等）
の逆スパッタによりコンタクトホール（１０）内の自然
酸化膜（１１）を除去し、ウェハを装置内に保持したま
ま連続してＡｌ−Ｓｉを堆積するという手法が考案され
た。この手法では、ウェハを真空中に保持したままで連
続処理できるので、自然酸化膜のない、清浄なＡｌ−Ｓ
ｉ／Ｓｉ界面が得られる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記別
の手法は逆スパッタ処理によってアルゴンイオン（Ａｒ
+）がシリコン中に注入されてしまい、このダメージに
よってコンタクト抵抗が逆に大幅に増大してしまう欠点
があった。
の手法は逆スパッタ処理によってアルゴンイオン（Ａｒ
+）がシリコン中に注入されてしまい、このダメージに
よってコンタクト抵抗が逆に大幅に増大してしまう欠点
があった。
【０００６】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、自然酸化膜の生じたコンタクトホ
ールに先ず薄いＡｌ−Ｓｉを堆積し、Ａｌ−Ｓｉの上か
ら逆スパッタ処理を行い、次いで厚いＡｌ−Ｓｉを堆積
することにより、Ａｒイオンのダメージを回避しつつ、
コンタクト抵抗を大幅に改善できる半導体集積回路の製
造方法を提供するものである。
鑑み成されたもので、自然酸化膜の生じたコンタクトホ
ールに先ず薄いＡｌ−Ｓｉを堆積し、Ａｌ−Ｓｉの上か
ら逆スパッタ処理を行い、次いで厚いＡｌ−Ｓｉを堆積
することにより、Ａｒイオンのダメージを回避しつつ、
コンタクト抵抗を大幅に改善できる半導体集積回路の製
造方法を提供するものである。
【０００７】
【作用】本発明によれば、第１のＡｌ−Ｓｉ層（２４）
の上からＡｒイオンが衝突し、ノックオン現象によって
第１のＡｌ−Ｓｉ層（２４）からＡｌ原子が自然酸化膜
（２３）を付き破る。この付き破った部分でシリコンと
第１のＡｌ−Ｓｉ層（２４）とが良好なるオーミックコ
ンタクトを形成し、Ａｒイオンは第１のＡｌ−Ｓｉ層
（２４）にブロックされるのでシリコン中へは注入され
ない。
の上からＡｒイオンが衝突し、ノックオン現象によって
第１のＡｌ−Ｓｉ層（２４）からＡｌ原子が自然酸化膜
（２３）を付き破る。この付き破った部分でシリコンと
第１のＡｌ−Ｓｉ層（２４）とが良好なるオーミックコ
ンタクトを形成し、Ａｒイオンは第１のＡｌ−Ｓｉ層
（２４）にブロックされるのでシリコン中へは注入され
ない。
【０００８】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１〜図５は本発明による製造方法
を工程順に示す断面図である。先ず図１を参照して、Ｐ
又はＮ型の拡散領域を形成したシリコン基板の表面をシ
リコン酸化膜（２１）で覆い、この酸化膜（２１）をＨ
Ｆエッチャントでホトエッチングしてコンタクトホール
（２２）を形成する。コンタクトホール（２２）内はエ
ッチング後の水洗、乾燥処理によって膜厚が数十Åの自
然酸化膜（２３）で被覆される。この自然酸化膜（２
３）はウェハを空気中に放置した時間に応じて膜厚が増
大する。そこで念のために、Ａｌ−Ｓｉスパッタ直前に
ＨＦエッチャントでエッチング処理してコンタクトホー
ル（２２）内の自然酸化膜（２３）を一担除去する。但
し、この処理の水洗及び乾燥処理で再度薄い（数十Å）
自然酸化膜（２３）が形成される。
ら詳細に説明する。図１〜図５は本発明による製造方法
を工程順に示す断面図である。先ず図１を参照して、Ｐ
又はＮ型の拡散領域を形成したシリコン基板の表面をシ
リコン酸化膜（２１）で覆い、この酸化膜（２１）をＨ
Ｆエッチャントでホトエッチングしてコンタクトホール
（２２）を形成する。コンタクトホール（２２）内はエ
ッチング後の水洗、乾燥処理によって膜厚が数十Åの自
然酸化膜（２３）で被覆される。この自然酸化膜（２
３）はウェハを空気中に放置した時間に応じて膜厚が増
大する。そこで念のために、Ａｌ−Ｓｉスパッタ直前に
ＨＦエッチャントでエッチング処理してコンタクトホー
ル（２２）内の自然酸化膜（２３）を一担除去する。但
し、この処理の水洗及び乾燥処理で再度薄い（数十Å）
自然酸化膜（２３）が形成される。
【０００９】図２を参照して、コンタクトホール（２
２）の上に膜厚１０００Å〜５０００Å程度の第１のＡ
ｌ−Ｓｉ層（２４）をスパッタ法により形成する。スパ
ッタは、図６に示すようなスパッタチャンバを有する装
置にて行なわれる。即ち、真空チャンバ（３１）内に陰
極（３２）と陽極（３３）とが対向配置され、陰極板
（３２）と陽極板（３３）との間に高圧電源（３４）が
接続されたものである。そして、陰極板（３２）にＡｌ
−Ｓｉ素材から成るターゲット板を固定し、陽極板（３
３）によりウェハを固定してから、陰極板（３２）に陽
極板（３３）間に電圧を与えることにより、ウェハのコ
ンタクトホール（２２）が形成された面の全面に第１の
Ａｌ−Ｓｉ層（２４）を被着させるものである。雰囲気
は真空である。
２）の上に膜厚１０００Å〜５０００Å程度の第１のＡ
ｌ−Ｓｉ層（２４）をスパッタ法により形成する。スパ
ッタは、図６に示すようなスパッタチャンバを有する装
置にて行なわれる。即ち、真空チャンバ（３１）内に陰
極（３２）と陽極（３３）とが対向配置され、陰極板
（３２）と陽極板（３３）との間に高圧電源（３４）が
接続されたものである。そして、陰極板（３２）にＡｌ
−Ｓｉ素材から成るターゲット板を固定し、陽極板（３
３）によりウェハを固定してから、陰極板（３２）に陽
極板（３３）間に電圧を与えることにより、ウェハのコ
ンタクトホール（２２）が形成された面の全面に第１の
Ａｌ−Ｓｉ層（２４）を被着させるものである。雰囲気
は真空である。
【００１０】図３を参照して、ウェハを上記装置に一体
化された別のチャンバ内に移送し、対向配置された基板
ホルダと対向電極の基板ホルダにウェハを固定し、チャ
ンバ内にＡｒ等の不活性ガスを供給すると共に、基板ホ
ルダと対向電極との間に高周波電圧を印加することによ
り、Ａｒイオンを第１のＡｌ−Ｓｉ層（２４）表面に衝
突させて逆スパッタ処理を行う。この逆スパッタはシリ
コン酸化膜を６０〜１００Å除去する程度の出力で（２
００〜３００Ｗ，３０〜６０ｓｅｃ）行なわれる。Ａｒ
イオン（２５）が第１のＡｌ−Ｓｉ層（２４）の表面に
衝突すると、衝突した時のエネルギーによって第１のＡ
ｌ−Ｓｉ層（２４）中のＡｌ原子（２６）が押し出され
（ノックオン現象）、押し出されたＡｌ原子（２６）が
自然酸化膜（２３）を突き破って破壊する。尚、逆スパ
ッタによって第１のＡｌ−Ｓｉ層（２４）自体も若干エ
ッチングされるので、第１のＡｌ−Ｓｉ層（２４）の膜
厚は逆スパッタに耐えられるだけの膜厚を持たせる必要
がある。また、上記スパッタ処理をしたチャンバと上記
逆スパッタ処理をしたチャンバとは同じ装置に一体化さ
れており、ウェハが往復できるような移送装置が設けら
れていると同時に、両者間に各チャンバを機密できるゲ
ートが設けられ、該ゲートの開閉によってウェハを真空
内に保ったままで移送できるようになっている。
化された別のチャンバ内に移送し、対向配置された基板
ホルダと対向電極の基板ホルダにウェハを固定し、チャ
ンバ内にＡｒ等の不活性ガスを供給すると共に、基板ホ
ルダと対向電極との間に高周波電圧を印加することによ
り、Ａｒイオンを第１のＡｌ−Ｓｉ層（２４）表面に衝
突させて逆スパッタ処理を行う。この逆スパッタはシリ
コン酸化膜を６０〜１００Å除去する程度の出力で（２
００〜３００Ｗ，３０〜６０ｓｅｃ）行なわれる。Ａｒ
イオン（２５）が第１のＡｌ−Ｓｉ層（２４）の表面に
衝突すると、衝突した時のエネルギーによって第１のＡ
ｌ−Ｓｉ層（２４）中のＡｌ原子（２６）が押し出され
（ノックオン現象）、押し出されたＡｌ原子（２６）が
自然酸化膜（２３）を突き破って破壊する。尚、逆スパ
ッタによって第１のＡｌ−Ｓｉ層（２４）自体も若干エ
ッチングされるので、第１のＡｌ−Ｓｉ層（２４）の膜
厚は逆スパッタに耐えられるだけの膜厚を持たせる必要
がある。また、上記スパッタ処理をしたチャンバと上記
逆スパッタ処理をしたチャンバとは同じ装置に一体化さ
れており、ウェハが往復できるような移送装置が設けら
れていると同時に、両者間に各チャンバを機密できるゲ
ートが設けられ、該ゲートの開閉によってウェハを真空
内に保ったままで移送できるようになっている。
【００１１】図４を参照して、ウェハを再びスパッタ用
のチャンバに移送し、スパッタ処理を行うことにより第
１のＡｌ−Ｓｉ層（２４）の上に膜厚が５０００〜９０
００Åの第２のＡｌ−Ｓｉ層（２７）を形成する。図５
を参照して、ウェハを真空チャンバ（３１）から取り出
し、通常のリソグラフィー技術によって第１と第２のＡ
ｌ−Ｓｉ層（２４）（２７）を同時にホトエッチングし
て電極を形成する。その後、ウェハ全体にアロイ処理を
処して図８と同等の電極構造を得る。
のチャンバに移送し、スパッタ処理を行うことにより第
１のＡｌ−Ｓｉ層（２４）の上に膜厚が５０００〜９０
００Åの第２のＡｌ−Ｓｉ層（２７）を形成する。図５
を参照して、ウェハを真空チャンバ（３１）から取り出
し、通常のリソグラフィー技術によって第１と第２のＡ
ｌ−Ｓｉ層（２４）（２７）を同時にホトエッチングし
て電極を形成する。その後、ウェハ全体にアロイ処理を
処して図８と同等の電極構造を得る。
【００１２】以上に説明した製造方法によれば、Ａｒガ
スによる逆スパッタ処理によって自然酸化膜（２３）を
破壊するので、Ｐ型、Ｎ型共に良好なオーミックコンタ
クトをとることができる。しかも薄い第１のＡｌ−Ｓｉ
層（２４）の上から逆スパッタ処理を行うので、Ａｒイ
オン（２５）がシリコン中へ注入されることがなく、ダ
メージが全くない。そのためコンタクト抵抗の増大がな
い。この効果を図７に示す。従来例１はスパッタ直前の
ＨＦ除去のみ、従来例２はシリコン表面を直に逆スパッ
タ処理した例である。ベースコンタクトはＰ型ベース領
域（４）に対するコンタクト抵抗、エミッタコンタクト
はＮ+型エミッタ領域（５）に対するコンタクト抵抗で
ある。従来例２ではＰ型Ｎ型共にコンタクト抵抗が大で
Ｖ−Ｉ特性がショットキー的になる非オーミック接続で
あったのに対し、本願では両者共に良好なるオーミック
性が得られ、しかも従来例１に比べてＮ型コンタクト抵
抗が約半分になることが確認された。ベースコンタクト
は僅かしか減少がみられないものの、Ａｌがシリコンに
対してＰ性の性質を有することから、この程度の値で十
分である。尚、図７の値は２×２μの大きさのコンタク
トホール（２２）で測定した。さらに、コンタクト抵抗
のばらつき（δ／Ｘ）も、従来例１に比べてエミッタコ
ンタクトで１／３に減少できる。
スによる逆スパッタ処理によって自然酸化膜（２３）を
破壊するので、Ｐ型、Ｎ型共に良好なオーミックコンタ
クトをとることができる。しかも薄い第１のＡｌ−Ｓｉ
層（２４）の上から逆スパッタ処理を行うので、Ａｒイ
オン（２５）がシリコン中へ注入されることがなく、ダ
メージが全くない。そのためコンタクト抵抗の増大がな
い。この効果を図７に示す。従来例１はスパッタ直前の
ＨＦ除去のみ、従来例２はシリコン表面を直に逆スパッ
タ処理した例である。ベースコンタクトはＰ型ベース領
域（４）に対するコンタクト抵抗、エミッタコンタクト
はＮ+型エミッタ領域（５）に対するコンタクト抵抗で
ある。従来例２ではＰ型Ｎ型共にコンタクト抵抗が大で
Ｖ−Ｉ特性がショットキー的になる非オーミック接続で
あったのに対し、本願では両者共に良好なるオーミック
性が得られ、しかも従来例１に比べてＮ型コンタクト抵
抗が約半分になることが確認された。ベースコンタクト
は僅かしか減少がみられないものの、Ａｌがシリコンに
対してＰ性の性質を有することから、この程度の値で十
分である。尚、図７の値は２×２μの大きさのコンタク
トホール（２２）で測定した。さらに、コンタクト抵抗
のばらつき（δ／Ｘ）も、従来例１に比べてエミッタコ
ンタクトで１／３に減少できる。
【００１３】
【発明の効果】以上に説明した通り、本発明によればシ
リコン表面へのダメージを回避しつつ自然酸化膜（２
３）を破壊して良好なるオーミックコンタクトが得ら
れ、且つコンタクト抵抗も低減できるという利点を有す
る。さらに、スパッタ−逆スパッタ−スパッタを同一装
置内で連続処理できるので、工程を簡略化できる利点を
も有する。
リコン表面へのダメージを回避しつつ自然酸化膜（２
３）を破壊して良好なるオーミックコンタクトが得ら
れ、且つコンタクト抵抗も低減できるという利点を有す
る。さらに、スパッタ−逆スパッタ−スパッタを同一装
置内で連続処理できるので、工程を簡略化できる利点を
も有する。
【図１】本発明の製造方法を説明するための第１の断面
図である。
図である。
【図２】本発明の製造方法を説明するための第２の断面
図である。
図である。
【図３】本発明の製造方法を説明するための第３の断面
図である。
図である。
【図４】本発明の製造方法を説明するための第４の断面
図である。
図である。
【図５】本発明の製造方法を説明するための第５の断面
図である。
図である。
【図６】スパッタ装置の概略を示す図である。
【図７】本発明の効果を示すための図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768
Claims (2)
- 【請求項１】 半導体領域の表面を被覆する絶縁膜にコ
ンタクトホールを形成する工程と、 前記コンタクトホール内に露出した半導体領域の表面
を、膜厚が１０００Å〜５０００Åの第１の電極材料で
被覆する工程と、 前記第１の電極材料を付着した状態で逆スパッタ処理を
行って、前記第１の電極材料を介して前記半導体領域表
面の自然酸化膜を破壊する工程と、 前記第１の電極材料の上に第２の電極材料を形成する工
程とを具備することを特徴とする半導体集積回路の製造
方法。 - 【請求項２】 前記第１の電極材料の形成から第２の電
極材料の形成までを同一スパッタ装置内で一括処理する
ことを特徴とする請求項１記載の半導体集積回路の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16917892A JP2919668B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16917892A JP2919668B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613338A JPH0613338A (ja) | 1994-01-21 |
| JP2919668B2 true JP2919668B2 (ja) | 1999-07-12 |
Family
ID=15881695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16917892A Expired - Fee Related JP2919668B2 (ja) | 1992-06-26 | 1992-06-26 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2919668B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776199B2 (ja) * | 2004-09-30 | 2011-09-21 | 株式会社リコー | 半導体装置の製造方法 |
| JP2019106419A (ja) * | 2017-12-11 | 2019-06-27 | 三菱電機株式会社 | 半導体装置 |
-
1992
- 1992-06-26 JP JP16917892A patent/JP2919668B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613338A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0063916B1 (en) | Semiconductor intregrated circuits and manufacturing process thereof | |
| US4590666A (en) | Method for producing a bipolar transistor having a reduced base region | |
| JPH02256267A (ja) | 薄膜ｓｏｉ ｃ―ｍｏｓ素子及びその製造方法 | |
| JPS6057952A (ja) | 半導体装置の製造方法 | |
| US4425379A (en) | Polycrystalline silicon Schottky diode array | |
| EP0239746A2 (en) | Method for manufacturing a semiconductor device | |
| US6417030B1 (en) | Leaky lower interface for reduction of floating body effect in SOI devices | |
| US6638816B2 (en) | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same | |
| JP2919668B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| US3615874A (en) | Method for producing passivated pn junctions by ion beam implantation | |
| JP3037000B2 (ja) | 半導体集積回路の製造方法 | |
| JPS60187055A (ja) | 半導体集積回路装置 | |
| KR100268776B1 (ko) | 반도체 소자 제조방법 | |
| EP0191841A1 (en) | Mos transistors having schottky layer electrode regions and method of their production | |
| JP3463456B2 (ja) | プロセス評価素子 | |
| KR100252769B1 (ko) | 반도체소자의전도층형성방법 | |
| KR0157855B1 (ko) | 반도체소자의 게이트 형성방법 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| US20030077869A1 (en) | Semiconductor device and a method of masking | |
| JPH02244626A (ja) | 半導体装置及びその製造方法 | |
| JPH0817912A (ja) | 半導体装置及び素子分離領域の作製方法 | |
| JPH03109738A (ja) | 半導体装置の製造方法 | |
| JPS62111459A (ja) | 半導体装置の製造方法 | |
| JPH06120217A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100423 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20120423 |
|
| LAPS | Cancellation because of no payment of annual fees |