JPH06120217A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06120217A JPH06120217A JP27006092A JP27006092A JPH06120217A JP H06120217 A JPH06120217 A JP H06120217A JP 27006092 A JP27006092 A JP 27006092A JP 27006092 A JP27006092 A JP 27006092A JP H06120217 A JPH06120217 A JP H06120217A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer wiring
- insulating film
- lower layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】接続孔開口時のＲＦスパッタにより、層間膜材
が付着することを最小限に抑制する。 【構成】下層配線を構成するＡｌ膜３上に、アルミニウ
ムよりも酸化物の生成エネルギーが小さなＷ膜４を形成
する。次で酸化シリコン膜６を形成したのちパターニン
グし、接続孔５を形成する。次で上層のＡｌ配線７を形
成する。
が付着することを最小限に抑制する。 【構成】下層配線を構成するＡｌ膜３上に、アルミニウ
ムよりも酸化物の生成エネルギーが小さなＷ膜４を形成
する。次で酸化シリコン膜６を形成したのちパターニン
グし、接続孔５を形成する。次で上層のＡｌ配線７を形
成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に多層配線を有する半導体装置およ
びその製造方法に関する。
製造方法に関し、特に多層配線を有する半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】従来の多層アルミ配線を有する半導体装
置の製造方法について図面を用いて説明する。
置の製造方法について図面を用いて説明する。
【０００３】まず図２（ａ）に示すように、シリコン基
板１上にＣＶＤ法により酸化シリコン膜２を形成する。
次でアルミニウム（Ａｌ）膜３Ａを形成したのちフォト
レジスト膜をマスクに選択的に除去し下層のＡｌ配線を
形成する。
板１上にＣＶＤ法により酸化シリコン膜２を形成する。
次でアルミニウム（Ａｌ）膜３Ａを形成したのちフォト
レジスト膜をマスクに選択的に除去し下層のＡｌ配線を
形成する。
【０００４】次に図２（ｂ）に示すように、層間絶縁膜
としてＣＶＤ法により酸化シリコン膜６を成長させたの
ちパターニングし、接続孔５を設ける。この時にＡｌ膜
３Ａ上に生ずる酸化アルミニウム層を除去するため、不
活性ガスイオンによるＲＦスパッタをおこなう。この条
件としては、アルゴンガスをもちいて圧力は４ｍＴｏｒ
ｒ、ＲＦパワー３００Ｗ、ＲＦ周波数は１３．５６ＭＨ
ｚ、エッチング時間１分程度である。
としてＣＶＤ法により酸化シリコン膜６を成長させたの
ちパターニングし、接続孔５を設ける。この時にＡｌ膜
３Ａ上に生ずる酸化アルミニウム層を除去するため、不
活性ガスイオンによるＲＦスパッタをおこなう。この条
件としては、アルゴンガスをもちいて圧力は４ｍＴｏｒ
ｒ、ＲＦパワー３００Ｗ、ＲＦ周波数は１３．５６ＭＨ
ｚ、エッチング時間１分程度である。
【０００５】次に図２（ｃ）に示すように、全面にＡｌ
膜を形成したのちパターニングし、下層のＡｌ配線に接
続する上層のＡｌ配線７を形成する。
膜を形成したのちパターニングし、下層のＡｌ配線に接
続する上層のＡｌ配線７を形成する。
【０００６】
【発明が解決しようとする課題】前述の従来の多層配線
の形成方法では、接続孔形成後のＲＦスパッタの条件が
適切でない場合には、接続孔５内のＡｌ膜３Ａ上にＲＦ
スパッタによって酸化シリコン膜などの絶縁層材がスパ
ッタされて付着し、下層配線と上層配線間の電気抵抗が
増大するという問題があった。
の形成方法では、接続孔形成後のＲＦスパッタの条件が
適切でない場合には、接続孔５内のＡｌ膜３Ａ上にＲＦ
スパッタによって酸化シリコン膜などの絶縁層材がスパ
ッタされて付着し、下層配線と上層配線間の電気抵抗が
増大するという問題があった。
【０００７】
【課題を解決するための手段】第１の発明の半導体装置
は、半導体基板上に形成された絶縁膜と、この絶縁膜上
に順次形成されたアルミニウム膜と酸化物の生成エネル
ギーがアルミニウムより大きな導電性膜とからなる下層
配線と、この下層配線上に形成された層間絶縁膜と、こ
の層間絶縁膜上に形成され接続孔を介して前記下層配線
に接続する上層配線とを含むものである。
は、半導体基板上に形成された絶縁膜と、この絶縁膜上
に順次形成されたアルミニウム膜と酸化物の生成エネル
ギーがアルミニウムより大きな導電性膜とからなる下層
配線と、この下層配線上に形成された層間絶縁膜と、こ
の層間絶縁膜上に形成され接続孔を介して前記下層配線
に接続する上層配線とを含むものである。
【０００８】第２の発明の半導体装置の製造方法は、半
導体基板上に絶縁膜を形成したのちアルミニウム膜とア
ルミニウムより酸化物の生成エネルギーが大きな導電性
膜とを順次形成する工程と、この導電性膜とアルミニウ
ム膜とをパターニングし下層配線を形成する工程と、こ
の下層配線を含む全面に層間絶縁膜を形成したのちパタ
ーニングし接続孔を形成する工程と、この接続孔を含む
全面にアルミニウム膜を形成したのちパターニングし前
記下層配線に接続する上層配線を形成する工程とを含む
ものである。
導体基板上に絶縁膜を形成したのちアルミニウム膜とア
ルミニウムより酸化物の生成エネルギーが大きな導電性
膜とを順次形成する工程と、この導電性膜とアルミニウ
ム膜とをパターニングし下層配線を形成する工程と、こ
の下層配線を含む全面に層間絶縁膜を形成したのちパタ
ーニングし接続孔を形成する工程と、この接続孔を含む
全面にアルミニウム膜を形成したのちパターニングし前
記下層配線に接続する上層配線を形成する工程とを含む
ものである。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
る。図１（ａ）〜（ｃ）は本発明の一実施例を説明する
ための半導体チップの断面図である。
【００１０】まず図１（ａ）に示すように、シリコン基
板１上にＣＶＤ法により酸化シリコン膜２を形成する。
次で厚さ約０．８μｍのＡｌ膜３と厚さ約０．１μｍの
タングステン（Ｗ）膜４を形成したのち異方性エッチン
グ法によりパターニングし下層配線を形成する。
板１上にＣＶＤ法により酸化シリコン膜２を形成する。
次で厚さ約０．８μｍのＡｌ膜３と厚さ約０．１μｍの
タングステン（Ｗ）膜４を形成したのち異方性エッチン
グ法によりパターニングし下層配線を形成する。
【００１１】次に図１（ｂ）に示すように、ＣＶＤ法に
より層間絶縁膜として酸化シリコン膜６を形成した後、
異方性ドライエッチングによりパターニングし、酸化シ
リコン膜６に接続孔５を形成する。このとき、Ａｌ膜３
の表面がＷ膜４で覆われているため、Ａｌ膜３の表面は
接続孔形成時のエッチングにさらされることはない。酸
化アルミニウムの標準自由エネルギーは常温付近で約−
１１１７ｋｊｍｏｌ-1であるのに対し、酸化タングステ
ンのそれは約−５４８ｋｊｍｏｌ-1であり、タングステ
ンのほうが耐酸化性があることがわかる。したがって、
このとき形成される酸化タングステン膜の膜厚は、Ａｌ
が露出し酸化アルミニウムが形成される場合に比べ薄く
なる。接続孔５の形成後、不活性ガスイオンによるＲＦ
スパッタを行う。このときＲＦパワー２００Ｗ、エッチ
ング時間３０秒程度の条件で十分酸化タングステン膜が
除去される。
より層間絶縁膜として酸化シリコン膜６を形成した後、
異方性ドライエッチングによりパターニングし、酸化シ
リコン膜６に接続孔５を形成する。このとき、Ａｌ膜３
の表面がＷ膜４で覆われているため、Ａｌ膜３の表面は
接続孔形成時のエッチングにさらされることはない。酸
化アルミニウムの標準自由エネルギーは常温付近で約−
１１１７ｋｊｍｏｌ-1であるのに対し、酸化タングステ
ンのそれは約−５４８ｋｊｍｏｌ-1であり、タングステ
ンのほうが耐酸化性があることがわかる。したがって、
このとき形成される酸化タングステン膜の膜厚は、Ａｌ
が露出し酸化アルミニウムが形成される場合に比べ薄く
なる。接続孔５の形成後、不活性ガスイオンによるＲＦ
スパッタを行う。このときＲＦパワー２００Ｗ、エッチ
ング時間３０秒程度の条件で十分酸化タングステン膜が
除去される。
【００１２】次に図１（ｃ）に示すように、全面にＡｌ
膜を形成したのち、フォトレジスト膜をマスクに異方性
エッチングを行い、上層のＡｌ配線７を形成する。
膜を形成したのち、フォトレジスト膜をマスクに異方性
エッチングを行い、上層のＡｌ配線７を形成する。
【００１３】このように本実施例によれば、下層配線を
構成するＡｌ膜３上にＷ膜４を形成しているため、酸化
シリコン膜６に接続孔５を形成する時にＷ膜表面に形成
される酸化膜は薄くなる。この薄い酸化膜の除去はＲＦ
スパッタで容易であるため、ＲＦスパッタによる絶縁層
材の付着が少くなり、上層配線と下層配線間の電気抵抗
は従来のように増大することはない。
構成するＡｌ膜３上にＷ膜４を形成しているため、酸化
シリコン膜６に接続孔５を形成する時にＷ膜表面に形成
される酸化膜は薄くなる。この薄い酸化膜の除去はＲＦ
スパッタで容易であるため、ＲＦスパッタによる絶縁層
材の付着が少くなり、上層配線と下層配線間の電気抵抗
は従来のように増大することはない。
【００１４】上記実施例ではアルミニウムより酸化物の
生成エネルギーが大きい導電性膜としてＷを用いた場合
について説明したが、モリブデン（Ｍｏ）を用いてもよ
い。Ｍｏの酸化物の標準生成自由エネルギーは常温付近
で約−５８０ｋｊｍｏｌ-1であるので、Ｗ同様ＭｏもＡ
ｌよりも耐酸化性がある。
生成エネルギーが大きい導電性膜としてＷを用いた場合
について説明したが、モリブデン（Ｍｏ）を用いてもよ
い。Ｍｏの酸化物の標準生成自由エネルギーは常温付近
で約−５８０ｋｊｍｏｌ-1であるので、Ｗ同様ＭｏもＡ
ｌよりも耐酸化性がある。
【００１５】
【発明の効果】以上説明したように本発明は、下層配線
を構成するアルミニウム膜上に、酸化物の生成エネルギ
ーがアルミニウムより大きな導電性膜を形成することに
より、その上の絶縁膜に接続孔を形成する場合、接続孔
内に露出する下層配線表面の酸化物の形成を抑えること
ができるため、ＲＦスパッタの必要性を軽減させ、過剰
なＲＦスパッタで形成される下層配線と上層配線間の異
物によって生ずる電気抵抗の増大を防止できる。
を構成するアルミニウム膜上に、酸化物の生成エネルギ
ーがアルミニウムより大きな導電性膜を形成することに
より、その上の絶縁膜に接続孔を形成する場合、接続孔
内に露出する下層配線表面の酸化物の形成を抑えること
ができるため、ＲＦスパッタの必要性を軽減させ、過剰
なＲＦスパッタで形成される下層配線と上層配線間の異
物によって生ずる電気抵抗の増大を防止できる。
【図１】本発明の一実施例を説明するための半導体チッ
プの断面図。
プの断面図。
【図２】従来例を説明するための半導体チップの断面
図。
図。
１ シリコン基板 ２，６ 酸化シリコン膜 ３，３Ａ Ａｌ膜 ４ Ｗ膜 ５ 接続孔 ７ Ａｌ配線
Claims (2)
- 【請求項１】 半導体基板上に形成された絶縁膜と、こ
の絶縁膜上に順次形成されたアルミニウム膜と酸化物の
生成エネルギーがアルミニウムより大きな導電性膜とか
らなる下層配線と、この下層配線上に形成された層間絶
縁膜と、この層間絶縁膜上に形成され接続孔を介して前
記下層配線に接続する上層配線とを含むことを特徴とす
る半導体装置。 - 【請求項２】 半導体基板上に絶縁膜を形成したのちア
ルミニウム膜とアルミニウムより酸化物の生成エネルギ
ーが大きな導電性膜とを順次形成する工程と、この導電
性膜とアルミニウム膜とをパターニングし下層配線を形
成する工程と、この下層配線を含む全面に層間絶縁膜を
形成したのちパターニングし接続孔を形成する工程と、
この接続孔を含む全面にアルミニウム膜を形成したのち
パターニングし前記下層配線に接続する上層配線を形成
する工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27006092A JPH06120217A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27006092A JPH06120217A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06120217A true JPH06120217A (ja) | 1994-04-28 |
Family
ID=17480965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27006092A Pending JPH06120217A (ja) | 1992-10-08 | 1992-10-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06120217A (ja) |
-
1992
- 1992-10-08 JP JP27006092A patent/JPH06120217A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3202657B2 (ja) | 半導体装置の製造方法 | |
| JP2587335B2 (ja) | 金属薄膜の平坦化形成方法 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPH06120217A (ja) | 半導体装置およびその製造方法 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| JP2995905B2 (ja) | 半導体装置の製造方法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| JPH07176531A (ja) | 配線構造、及び配線構造の形成方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JPH05121403A (ja) | 半導体装置の製造方法 | |
| JPH0344931A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0613338A (ja) | 半導体集積回路の製造方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH0149025B2 (ja) | ||
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0521379A (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990622 |