JPS61280634A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS61280634A JPS61280634A JP12149185A JP12149185A JPS61280634A JP S61280634 A JPS61280634 A JP S61280634A JP 12149185 A JP12149185 A JP 12149185A JP 12149185 A JP12149185 A JP 12149185A JP S61280634 A JPS61280634 A JP S61280634A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- metal film
- film
- photoresist pattern
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線の形成方法、特に層間配線間の電気的
接触が改善された多層配線の形成方法に関する。
接触が改善された多層配線の形成方法に関する。
近年、集積回路（ＩＣ）の大規模化は目醒ましいものが
あり、チップ上に数百万素子も搭載された超大規模ＩＣ
（ＵＬＳＩ）も実用化されようとしている。このような
ＩＣの大規模化を可能とした技術の１つとして、微細多
層配線技術が挙げられる。このような意味からＩＣの大
規模化の歴史は配線の微細化の歴史と言っても過言では
ない。
あり、チップ上に数百万素子も搭載された超大規模ＩＣ
（ＵＬＳＩ）も実用化されようとしている。このような
ＩＣの大規模化を可能とした技術の１つとして、微細多
層配線技術が挙げられる。このような意味からＩＣの大
規模化の歴史は配線の微細化の歴史と言っても過言では
ない。
今後更に配線の微細化は進められようが、その場合の最
大の技術的課題は層間絶縁膜の貫通孔（スルーホール）
部における電気的接触の確保である。
大の技術的課題は層間絶縁膜の貫通孔（スルーホール）
部における電気的接触の確保である。
スルーホール部における段差部での配線切れを防ぐ方法
として従来多くの技術が提案され実用化されている。
として従来多くの技術が提案され実用化されている。
それらのうちで最も斬新な技術の１つを第２図に基づい
て説明する。この方法に於ては、基板２１上に第１層配
線２２および層間絶縁膜２３を形成した後、第２層配線
との接続部にスルーホール２４が形成され〔第２図（Ａ
））、続いてバイアス・スパッタ法、すなわち通常のス
パッタ蒸着と不活性イオン（Ａｒ“）によるウェーハ表
面の直流スパッタリングを共存させた方法により、第２
層配線２５がウェーハ全面に被着される〔第２図（Ｂ）
〕。
て説明する。この方法に於ては、基板２１上に第１層配
線２２および層間絶縁膜２３を形成した後、第２層配線
との接続部にスルーホール２４が形成され〔第２図（Ａ
））、続いてバイアス・スパッタ法、すなわち通常のス
パッタ蒸着と不活性イオン（Ａｒ“）によるウェーハ表
面の直流スパッタリングを共存させた方法により、第２
層配線２５がウェーハ全面に被着される〔第２図（Ｂ）
〕。
この方法の原理は第２層配線金属をスパッタ蒸着しつつ
かつそれを適当な速さでスパッタエツチングし、スパッ
タされた第２層配線金属をスルーホール壁面に再付着せ
しめることにより、スルーホール壁面での段切れを防止
するものである。
かつそれを適当な速さでスパッタエツチングし、スパッ
タされた第２層配線金属をスルーホール壁面に再付着せ
しめることにより、スルーホール壁面での段切れを防止
するものである。
この方法の欠点は以下の２点である。すなわちスパッタ
エツチングは被着金属厚が非常に薄い状態でも行われる
ため、下地（第１層配線、電極）への衝撃（ダメージ）
が入り、電気的特性の劣化を招くこと、およびバイアス
・スパッタ装置として特別に設計された装置を要するこ
とである。
エツチングは被着金属厚が非常に薄い状態でも行われる
ため、下地（第１層配線、電極）への衝撃（ダメージ）
が入り、電気的特性の劣化を招くこと、およびバイアス
・スパッタ装置として特別に設計された装置を要するこ
とである。
本発明の目的はスルーホール部での段切れが防止できる
と共に、下地への衝撃を与えず、かつ通常の装置を用い
て行うことのできる新しい多層配線技術すなわち多層配
線形成方法を提供することにある。
と共に、下地への衝撃を与えず、かつ通常の装置を用い
て行うことのできる新しい多層配線技術すなわち多層配
線形成方法を提供することにある。
本発明の多層配線形成方法は、下層配線上に層間絶縁膜
を形成する工程と、ホトレジストパターンをマスクとし
てホトレジストパターンがオーバハングになるように所
定の位置にスルーホールを形成する工程と、前記ホトレ
ジストパターン上に、および前記スルーホール内の下層
配線上にスルーホール壁面との間に前記オーバハングの
ために隙間を残して金属膜を被着する工程と、前記ホト
レジストパターンを除去してホトレジストパターン上に
被着された金属膜をリフトオフし、前記スルーホール内
のみに金属膜を残置せしめる工程と、以上のようにして
形成されたウェハーを自転させつつ、かつウェーハの法
線に対し斜め方向から不活性ガスイオンを用いて全体を
スパッタリングして金属をスルーホール壁面に再付着せ
しめることにより前記隙間を金属膜で埋める工程とを含
むことを特徴としている。
を形成する工程と、ホトレジストパターンをマスクとし
てホトレジストパターンがオーバハングになるように所
定の位置にスルーホールを形成する工程と、前記ホトレ
ジストパターン上に、および前記スルーホール内の下層
配線上にスルーホール壁面との間に前記オーバハングの
ために隙間を残して金属膜を被着する工程と、前記ホト
レジストパターンを除去してホトレジストパターン上に
被着された金属膜をリフトオフし、前記スルーホール内
のみに金属膜を残置せしめる工程と、以上のようにして
形成されたウェハーを自転させつつ、かつウェーハの法
線に対し斜め方向から不活性ガスイオンを用いて全体を
スパッタリングして金属をスルーホール壁面に再付着せ
しめることにより前記隙間を金属膜で埋める工程とを含
むことを特徴としている。
ホトレジストパターン上の金属膜をリフトオフする場合
にリフトオフを支障なく行うためには、ホトレジストパ
ターン上に被着された金属膜とスルーホール内に埋込ま
れた金属膜とが連続しないことが必要である。このため
には、ホトレジストパターンを用いてスルーホール形成
するときにホトレジストパターンが若干オーバハングに
なるように加工すればよい。しかし、このオーバーハン
グのために金属膜の被着時にスルーホール内に埋込まれ
る金属膜とスルーホール壁面との間に隙間ができる。ホ
トレジストパターン上の金属膜をリフトオフ除去した後
には、スルーホール内に残置された金属膜とスルーホー
ル壁面との間には前記隙間が存在するため、この状態で
゛上層配線金属を被着するとスルーホールでの段切れを
起こすことになる。これを防止するため、本発明ではウ
ェーハを自転させつつ、ウェーハの法線に対して斜め方
向から不活性ガスイオンを入射させてスパッタリングを
行い、スルーホール壁面に金属膜の金属原子を再付着せ
しめて、隙間を金属膜で埋めるようにする。これにより
、上層配線金属の被着時にスルーホールでの段切れを防
止することが可能となる。
にリフトオフを支障なく行うためには、ホトレジストパ
ターン上に被着された金属膜とスルーホール内に埋込ま
れた金属膜とが連続しないことが必要である。このため
には、ホトレジストパターンを用いてスルーホール形成
するときにホトレジストパターンが若干オーバハングに
なるように加工すればよい。しかし、このオーバーハン
グのために金属膜の被着時にスルーホール内に埋込まれ
る金属膜とスルーホール壁面との間に隙間ができる。ホ
トレジストパターン上の金属膜をリフトオフ除去した後
には、スルーホール内に残置された金属膜とスルーホー
ル壁面との間には前記隙間が存在するため、この状態で
゛上層配線金属を被着するとスルーホールでの段切れを
起こすことになる。これを防止するため、本発明ではウ
ェーハを自転させつつ、ウェーハの法線に対して斜め方
向から不活性ガスイオンを入射させてスパッタリングを
行い、スルーホール壁面に金属膜の金属原子を再付着せ
しめて、隙間を金属膜で埋めるようにする。これにより
、上層配線金属の被着時にスルーホールでの段切れを防
止することが可能となる。
第１図（Ａ）〜（Ｇ）は本発明による多層配線形成方法
の一実施例である２層配線形成の各製造工程における模
式的断面図である。
の一実施例である２層配線形成の各製造工程における模
式的断面図である。
まず第１図（Ａ）に示すように半導体基板１１上に第１
層配線１２を形成し、続いて眉間絶縁膜１３、例えば厚
み１μｍの５ｉｎ２膜を通常の熱ＣＶＤ法により形成す
る。
層配線１２を形成し、続いて眉間絶縁膜１３、例えば厚
み１μｍの５ｉｎ２膜を通常の熱ＣＶＤ法により形成す
る。
次に第１図（Ｂ）に示すようにスルーホールを形成しよ
うとする所を残して、他の領域をホトレジストパターン
１４により覆う。
うとする所を残して、他の領域をホトレジストパターン
１４により覆う。
次に第１図（Ｃ）に示すように反応性イオンエッチング
法、あるいは希フッ酸を用いた湿式エツチング法により
直径が例えば２μｍのスルーホール１５を形成する。こ
こで重要なことは、次工程での金属のリフトオフを可能
とする為に第１図（Ｃ）に示すようにホトレジストパタ
ーン１４が若干オーバハングになるように加工すること
である。これは実際にはプラズマエツチングあるいは湿
式エツチングなど等方性エツチングを付加することによ
り達成できる。
法、あるいは希フッ酸を用いた湿式エツチング法により
直径が例えば２μｍのスルーホール１５を形成する。こ
こで重要なことは、次工程での金属のリフトオフを可能
とする為に第１図（Ｃ）に示すようにホトレジストパタ
ーン１４が若干オーバハングになるように加工すること
である。これは実際にはプラズマエツチングあるいは湿
式エツチングなど等方性エツチングを付加することによ
り達成できる。
次に第１図（Ｄ）に示すように厚みが例えば０．８μｍ
の金属膜１６をホトレジストパターン１４上およびスル
ーホール１５内の第１層配線１２上に蒸着する。
の金属膜１６をホトレジストパターン１４上およびスル
ーホール１５内の第１層配線１２上に蒸着する。
ここで注意すべきことは、前述したようにホトレジスト
パターン１４はスルーホール１５に対してオーバハング
しているので、オーバハング部の下側に存在する隙間（
すきま）のためにホトレジストパターン１４上に被着さ
れた金属膜とスルーホール１５内の第１層配線１２上に
被着された金属膜とが連続することはない。さらに、前
記オーバハングのために、スルーホール１５内に埋込ま
れた金属膜１６とスルーホール１５の壁との間にわずか
ながら隙間１７が生じる。次に、ホトレジストパターン
１４を除去することによりホトレジストパターン１４上
の金属膜１６をリフトオフするが、前述したようにホト
レジストパターン１４上に被着された金属膜とスルーホ
ール１５内の第１層配線１２上に被着された金属膜とが
連続していないので、リフトオフを支障なく行うことが
できる。
パターン１４はスルーホール１５に対してオーバハング
しているので、オーバハング部の下側に存在する隙間（
すきま）のためにホトレジストパターン１４上に被着さ
れた金属膜とスルーホール１５内の第１層配線１２上に
被着された金属膜とが連続することはない。さらに、前
記オーバハングのために、スルーホール１５内に埋込ま
れた金属膜１６とスルーホール１５の壁との間にわずか
ながら隙間１７が生じる。次に、ホトレジストパターン
１４を除去することによりホトレジストパターン１４上
の金属膜１６をリフトオフするが、前述したようにホト
レジストパターン１４上に被着された金属膜とスルーホ
ール１５内の第１層配線１２上に被着された金属膜とが
連続していないので、リフトオフを支障なく行うことが
できる。
第１図（Ｅ）はリフトオフ後のウェーハの構造を示して
おり、前述したように金属膜１６とスルーホール１５の
壁との間には隙間１７が存在する。従って、この状態の
ままで第２層配線を形成すると隙間１７０部分で断線が
生じることになる。従って、本発明ではこのような断線
を避けるために第１図（Ｆ）に示すようにウェーハを自
転させながら、ウェーハの法線に対して矢印で示すよう
に斜めから全体を例えば加速エネルギー５００ ｅ Ｖ
の不活性ガスイオン（Ａ ｒ”）によりスパッタすると
、スパッタによって金属膜１６よりたたき出された金属
原子がスルーホール１５の壁面に再付着して隙間１７を
埋め、スルーホール１５内全体に金属膜１６が形成され
る。この工程において、スパッタ用Ａｒ＋の入射角をウ
ェーハの法線に対して斜めとし、かつウェーハを自転さ
せる理由は、壁面への金属の再付着を助長する為と、隙
間１７を通しての下地配線、すなわち第１層配線１２へ
のダメージを防ぐ為である。
おり、前述したように金属膜１６とスルーホール１５の
壁との間には隙間１７が存在する。従って、この状態の
ままで第２層配線を形成すると隙間１７０部分で断線が
生じることになる。従って、本発明ではこのような断線
を避けるために第１図（Ｆ）に示すようにウェーハを自
転させながら、ウェーハの法線に対して矢印で示すよう
に斜めから全体を例えば加速エネルギー５００ ｅ Ｖ
の不活性ガスイオン（Ａ ｒ”）によりスパッタすると
、スパッタによって金属膜１６よりたたき出された金属
原子がスルーホール１５の壁面に再付着して隙間１７を
埋め、スルーホール１５内全体に金属膜１６が形成され
る。この工程において、スパッタ用Ａｒ＋の入射角をウ
ェーハの法線に対して斜めとし、かつウェーハを自転さ
せる理由は、壁面への金属の再付着を助長する為と、隙
間１７を通しての下地配線、すなわち第１層配線１２へ
のダメージを防ぐ為である。
最後に、通常の方法で第２層配線１８を被着せしめ加工
すると第１図（Ｃ，）に示すように多層配線が完成する
。この場合、隙間１７は存在しないので、第２層配線１
８は段切れを生じることはなく、従って、スルーホール
部における電気的接続を確保することができる。
すると第１図（Ｃ，）に示すように多層配線が完成する
。この場合、隙間１７は存在しないので、第２層配線１
８は段切れを生じることはなく、従って、スルーホール
部における電気的接続を確保することができる。
なお、以上の実施例では、２層配線の形成について述べ
たが、３層以上の多層配線の形成についても本発明を適
用できることは勿論である。
たが、３層以上の多層配線の形成についても本発明を適
用できることは勿論である。
以上説明したように本発明によれば、通常の装置を用い
て極めて簡便に、かつ下地へのダメージも無く第１層／
第２層配線のスルーホール部での断線を防止でき、ＬＳ
Ｉの歩留りおよび特性を飛躍的に改善することができる
。
て極めて簡便に、かつ下地へのダメージも無く第１層／
第２層配線のスルーホール部での断線を防止でき、ＬＳ
Ｉの歩留りおよび特性を飛躍的に改善することができる
。
第１図は本発明の実施例を示す図、
第２図は従来技術を説明するための図である。
１１・・・基板
１２・・・第１層配線
１３・・・層間絶縁膜
１４・・・ホトレジストパターン
１５・・・スルーホール
１６・・・金属膜
１７・・・隙間
１８・・・第２層配線
代理人 弁理士 岩 佐 義 幸
（Ａ） （Ｅ）（Ｄ）
（Ｇ）第１図 ２３層１’！Ｊｉｌｉ！縁Ｆｌｉ （Ａ） 第２図
（Ｇ）第１図 ２３層１’！Ｊｉｌｉ！縁Ｆｌｉ （Ａ） 第２図
Claims (1)
- （１）下層配線上に層間絶縁膜を形成する工程と、ホト
レジストパターンをマスクとしてホトレジストパターン
がオーバハングになるように所定の位置にスルーホール
を形成する工程と、前記ホトレジストパターン上に、お
よび前記スルーホール内の下層配線上にスルーホール壁
面との間に前記オーバハングのために隙間を残して金属
膜を被着する工程と、前記ホトレジストパターンを除去
してホトレジストパターン上に被着された金属膜をリフ
トオフし、前記スルーホール内のみに金属膜を残置せし
める工程と、以上のようにして形成されたウェハーを自
転させつつ、かつウェーハの法線に対し斜め方向から不
活性ガスイオンを用いて全体をスパッタリングして金属
をスルーホール壁面に再付着せしめることにより前記隙
間を金属膜で埋める工程とを含むことを特徴とする多層
配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12149185A JPS61280634A (ja) | 1985-06-06 | 1985-06-06 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12149185A JPS61280634A (ja) | 1985-06-06 | 1985-06-06 | 多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61280634A true JPS61280634A (ja) | 1986-12-11 |
Family
ID=14812475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12149185A Pending JPS61280634A (ja) | 1985-06-06 | 1985-06-06 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61280634A (ja) |
-
1985
- 1985-06-06 JP JP12149185A patent/JPS61280634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5242861A (en) | Method for manufacturing semiconductor device having a multilayer wiring structure | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| US20070042600A1 (en) | Method for fabricating semiconductor device | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| US20010023990A1 (en) | Semiconductor device and method for fabricating same | |
| JP2000269325A (ja) | 半導体装置およびその製造方法 | |
| JP3055176B2 (ja) | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 | |
| JPS61280634A (ja) | 多層配線形成方法 | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100324595B1 (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 | |
| KR100230733B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100652358B1 (ko) | 듀얼 다마신 형성방법 | |
| JPH09162288A (ja) | 配線構造およびその形成方法 | |
| JPH0570301B2 (ja) | ||
| US6083823A (en) | Metal deposition process for metal lines over topography | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| US6559542B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JP2783898B2 (ja) | 半導体装置の製造方法 | |
| JPH1126575A (ja) | 半導体装置およびその製造方法 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 |