JPH0383341A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0383341A JPH0383341A JP22076789A JP22076789A JPH0383341A JP H0383341 A JPH0383341 A JP H0383341A JP 22076789 A JP22076789 A JP 22076789A JP 22076789 A JP22076789 A JP 22076789A JP H0383341 A JPH0383341 A JP H0383341A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- intermediate insulating
- opening
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000001312 dry etching Methods 0.000 claims abstract description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 230000005465 channeling Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の主表面に形成されている中間絶
縁膜及び最終保護膜に半導体素子部へ通ずる開孔を形成
する製造方法である。
縁膜及び最終保護膜に半導体素子部へ通ずる開孔を形成
する製造方法である。
従来の技術
半導体素子の形成された半導体基板の主表面には、半導
体素子部を効果的に保護する為に少なくとも２種類の絶
縁膜で構成されている事が多い。
体素子部を効果的に保護する為に少なくとも２種類の絶
縁膜で構成されている事が多い。
このような半導体基板から電極を取り出すには、その中
間絶縁膜に対し開孔部を形成する必要がある。つまり、
第２図に示すように、半導体素子の形成されたシリコン
からなる半導体基板１の表面にシリコン酸化膜で形成さ
れたチャネリング防止目的の絶縁膜２を形成し、さらに
第１アルミ配線３上には第１アルミ配線と第２アルミ配
線の絶縁を目的とする中間絶縁Ｍ（下層絶縁膜であるＳ
ｉＯ２膜を主成分とするＰＳＧ膜４及び上層絶縁膜であ
るシリコン窒化膜５）を形成し、その中間絶縁膜に半導
体基板から電極をとる為の開孔部を形成した構造になっ
ている。
間絶縁膜に対し開孔部を形成する必要がある。つまり、
第２図に示すように、半導体素子の形成されたシリコン
からなる半導体基板１の表面にシリコン酸化膜で形成さ
れたチャネリング防止目的の絶縁膜２を形成し、さらに
第１アルミ配線３上には第１アルミ配線と第２アルミ配
線の絶縁を目的とする中間絶縁Ｍ（下層絶縁膜であるＳ
ｉＯ２膜を主成分とするＰＳＧ膜４及び上層絶縁膜であ
るシリコン窒化膜５）を形成し、その中間絶縁膜に半導
体基板から電極をとる為の開孔部を形成した構造になっ
ている。
このように複数の層で形成される中間絶Ｈ膜４．５は、
半導体のパッシベーション効果を増す為に用いられる。
半導体のパッシベーション効果を増す為に用いられる。
このそれぞれの中間絶縁膜４゜５に対しては、半導体基
板ｌに形成された半導体素子の電極導出部に対応して連
通ずる開孔部を形蔵するものである。すなわち中間絶縁
１１４．５に対して周知のフォトリソグラフィー工程及
びリアクティブイオンエツチング（ＲＩＥ）法により中
間絶縁膜に開孔部を形成し、基板表面の素子電極部にア
ルミ配線接続が行なわれるようにする。
板ｌに形成された半導体素子の電極導出部に対応して連
通ずる開孔部を形蔵するものである。すなわち中間絶縁
１１４．５に対して周知のフォトリソグラフィー工程及
びリアクティブイオンエツチング（ＲＩＥ）法により中
間絶縁膜に開孔部を形成し、基板表面の素子電極部にア
ルミ配線接続が行なわれるようにする。
発明が解決しようとする課題
この部分に開孔を形成することにより、第２図に示すよ
うに中間絶縁膜上層部のシリコン窒化膜５の開孔部の断
面が急峻になると同時に同下層部の５ｉ０２を主成分と
する開孔部のエツジが同一ラインになる事により中間絶
縁膜の厚さそのものが上層アルミ配線のステップとなり
、中間絶縁膜の開孔部において、第２アルミのステップ
カバリッジが悪くなり配線切れを起こす問題点が生ずる
。
うに中間絶縁膜上層部のシリコン窒化膜５の開孔部の断
面が急峻になると同時に同下層部の５ｉ０２を主成分と
する開孔部のエツジが同一ラインになる事により中間絶
縁膜の厚さそのものが上層アルミ配線のステップとなり
、中間絶縁膜の開孔部において、第２アルミのステップ
カバリッジが悪くなり配線切れを起こす問題点が生ずる
。
本発明はこのような従来の問題を解決し、第２アルミ配
線の中間絶縁膜開孔部での配線切れを防止する事のでき
る半導体装置を提供するものである。
線の中間絶縁膜開孔部での配線切れを防止する事のでき
る半導体装置を提供するものである。
課題を解決するための手段
本発明はこの目的を達成する為に、中間絶縁膜の上部絶
縁膜であるシリコンナイトライドと下部絶縁膜である５
ｉ０２が主成分であるＰＳＧ膜とのドライエツチングに
よりシリコンナイトライドのエツチングレートの速さを
利用し、中間絶縁膜に異なった大きさの開孔を１工程で
形成するものである。
縁膜であるシリコンナイトライドと下部絶縁膜である５
ｉ０２が主成分であるＰＳＧ膜とのドライエツチングに
よりシリコンナイトライドのエツチングレートの速さを
利用し、中間絶縁膜に異なった大きさの開孔を１工程で
形成するものである。
作用
このようにすれば第２図に示す中間絶縁膜上層のシリコ
ンナイトライド５より下層の５ｉ０２を主成分とするＰ
ＳＧ膜のエツチングレートが小さい為、中間絶縁膜上層
の開孔ラインと中間絶縁膜下層の開孔ラインはオンライ
ンにならず、中間絶縁膜は上層と下層の境界で階段上に
なり上層膜が１廻大きくなる。
ンナイトライド５より下層の５ｉ０２を主成分とするＰ
ＳＧ膜のエツチングレートが小さい為、中間絶縁膜上層
の開孔ラインと中間絶縁膜下層の開孔ラインはオンライ
ンにならず、中間絶縁膜は上層と下層の境界で階段上に
なり上層膜が１廻大きくなる。
実施例
第１図は、その製造工程を得て形成された中間絶縁Ｍ開
孔部の断面図である。第１図に示すように、半導体基板
１の主表面には、シリコン酸化膜でなるチャネリング防
止目的の第１アルミ配線３と第２アルミ配線６の間に中
間絶縁膜４，５がある。この中間絶縁膜４，５は、それ
ぞれプラズマＣＶＤ法により０．５μｍ、０．５μｍの
膜厚で連続して被着形成されたもので、この中間絶縁膜
５の表面には、半導体基板１に形成された半導体素子の
第１アルミ配線に対応して開孔を形成したマスクパター
ンを形成する。そしてこのマスクパターンをエツチング
マスクとして、中間絶縁膜４゜５をプラズマエツチング
モード条件で１括してエツチングを施す。その際のエツ
チング条件は、ＲＦパワー２．０５ （Ｗｅｅｄ） 、
反応室圧力２．５（Ｔｏｒｒ）、下部電極温度６０（℃
）、反応ガスＣＦ４（０２１０％含）４５ （ＳＣＣＭ
）で処理を行う。そしてマスクパターンであるフォトレ
ジストを除去して、半導体基板ｌの下部電極部に対応す
る主開孔部に第２アルミ配線との接続を行う。この場合
前述したように上層の絶縁膜５の開孔部と下層絶縁膜４
の開孔部がオンラインにならないため、第２アルミ配線
６は断線の原因となる段差部を形成する事なく導出する
ことができる。
孔部の断面図である。第１図に示すように、半導体基板
１の主表面には、シリコン酸化膜でなるチャネリング防
止目的の第１アルミ配線３と第２アルミ配線６の間に中
間絶縁膜４，５がある。この中間絶縁膜４，５は、それ
ぞれプラズマＣＶＤ法により０．５μｍ、０．５μｍの
膜厚で連続して被着形成されたもので、この中間絶縁膜
５の表面には、半導体基板１に形成された半導体素子の
第１アルミ配線に対応して開孔を形成したマスクパター
ンを形成する。そしてこのマスクパターンをエツチング
マスクとして、中間絶縁膜４゜５をプラズマエツチング
モード条件で１括してエツチングを施す。その際のエツ
チング条件は、ＲＦパワー２．０５ （Ｗｅｅｄ） 、
反応室圧力２．５（Ｔｏｒｒ）、下部電極温度６０（℃
）、反応ガスＣＦ４（０２１０％含）４５ （ＳＣＣＭ
）で処理を行う。そしてマスクパターンであるフォトレ
ジストを除去して、半導体基板ｌの下部電極部に対応す
る主開孔部に第２アルミ配線との接続を行う。この場合
前述したように上層の絶縁膜５の開孔部と下層絶縁膜４
の開孔部がオンラインにならないため、第２アルミ配線
６は断線の原因となる段差部を形成する事なく導出する
ことができる。
尚、上記実施例では中間絶縁膜を４，５として示してき
たが、この絶縁膜は半導体素子部の保護膜のポンディン
グパッド部の形成時も同様に実施できる。
たが、この絶縁膜は半導体素子部の保護膜のポンディン
グパッド部の形成時も同様に実施できる。
発明の効果
本発明は、多層アルミ配線の第１アルミ配線と第２アル
ミ配線の中間にある２種類の異なった絶縁膜をドライエ
ツチングで１括して開孔を形成し、さらにその開孔部が
階段上に形成されるものであるから、その開孔部に形成
される第２アルミ配線の配線切れを防止することができ
る。
ミ配線の中間にある２種類の異なった絶縁膜をドライエ
ツチングで１括して開孔を形成し、さらにその開孔部が
階段上に形成されるものであるから、その開孔部に形成
される第２アルミ配線の配線切れを防止することができ
る。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は従来の半導体装置の断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・第１アルミ配線、４・・・・・
・中間絶縁膜（Ｓｉ０２を主成分とするＰＳＧ膜〉、５
・・・・・・中間絶縁膜（シリコン窒化膜）、６・・・
・・・第２アルミ配線。
、第２図は従来の半導体装置の断面図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・第１アルミ配線、４・・・・・
・中間絶縁膜（Ｓｉ０２を主成分とするＰＳＧ膜〉、５
・・・・・・中間絶縁膜（シリコン窒化膜）、６・・・
・・・第２アルミ配線。
Claims (1)
- 半導体基板表面の素子領域に接続する第１の配線を形成
する工程と、該第１の配線を覆うように中間絶縁膜とし
て下層にＰＳＧ膜、上層にシリコンナイトライド膜を形
成する工程と、前記第１の配線上の前記中間絶縁膜の所
定領域を、ＣＦ＿４＋Ｏ＿２ガスを用いてプラズマモー
ドによるドライエッチングを施して２段階の段差を有す
る開孔窓を形成する工程と、該開孔窓を通して前記第１
の配線に接続する第２の配線を形成する工程とを備えた
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22076789A JPH0383341A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22076789A JPH0383341A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0383341A true JPH0383341A (ja) | 1991-04-09 |
Family
ID=16756238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22076789A Pending JPH0383341A (ja) | 1989-08-28 | 1989-08-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0383341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150274A (ja) * | 1995-11-27 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324624A (ja) * | 1986-07-17 | 1988-02-02 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
-
1989
- 1989-08-28 JP JP22076789A patent/JPH0383341A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6324624A (ja) * | 1986-07-17 | 1988-02-02 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150274A (ja) * | 1995-11-27 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19990088152A (ko) | 집적회로형성방법 | |
| US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| US6020265A (en) | Method for forming a planar intermetal dielectric layer | |
| JPH0383341A (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| US6096579A (en) | Method for controlling the thickness of a passivation layer on a semiconductor device | |
| US20030008526A1 (en) | Method of forming variable oxide thicknesses across semiconductor chips | |
| JPH0237747A (ja) | 半導体装置の製造方法 | |
| KR100274974B1 (ko) | 반도체소자의금속배선층제조방법 | |
| JPH02117153A (ja) | 半導体素子の形成方法 | |
| JPS63164344A (ja) | 半導体装置 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JPH06310597A (ja) | 半導体装置 | |
| KR20030050790A (ko) | 반도체 패드 영역 및 퓨즈 영역 형성방법 | |
| JP3103912B2 (ja) | 半導体ウエハのストリート構造およびその製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH05190533A (ja) | 半導体素子の表面保護膜およびその製造方法 | |
| KR100718803B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10256373A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPS6255701B2 (ja) | ||
| JPS6043844A (ja) | 半導体装置の製造方法 | |
| JPS58110055A (ja) | 半導体装置 |