JP2024082625A - トランス装置及び半導体装置 - Google Patents

トランス装置及び半導体装置 Download PDF

Info

Publication number
JP2024082625A
JP2024082625A JP2022196599A JP2022196599A JP2024082625A JP 2024082625 A JP2024082625 A JP 2024082625A JP 2022196599 A JP2022196599 A JP 2022196599A JP 2022196599 A JP2022196599 A JP 2022196599A JP 2024082625 A JP2024082625 A JP 2024082625A
Authority
JP
Japan
Prior art keywords
insulating layer
coil
transformer device
region
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022196599A
Other languages
English (en)
Inventor
俊博 今坂
靖雄 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2022196599A priority Critical patent/JP2024082625A/ja
Priority to US18/344,564 priority patent/US20240194662A1/en
Priority to DE102023121678.3A priority patent/DE102023121678A1/de
Priority to CN202311636959.XA priority patent/CN118173362A/zh
Publication of JP2024082625A publication Critical patent/JP2024082625A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Insulating Of Coils (AREA)

Abstract

【課題】本開示はトランス装置及び半導体装置に関し、チップサイズを増大させることなく、沿面距離を増大させることができるトランス装置を提供することを目的とする。【解決手段】本開示のトランス装置は、第一のコイルと、平面視で第一のコイルよりも外側に設けられた、第一のコイルと同じ基準電位である導電体と、第一のコイルの上部に設けられた第一の絶縁層と、第一の絶縁層の上面に設けられた第二のコイルと、第二のコイルと導電体の間に、第一の絶縁層との間に隙間が生じるよう設けられた第二の絶縁層と、第一の絶縁層、第二の絶縁層、第二のコイル及び導電体を覆う第三の絶縁層とを備える【選択図】図１

Description

本開示は、トランス装置及び半導体装置に関する。
特許文献１には、異なる基準電位で動作する２つの回路間で信号伝達する手段として、半導体基板上にコアレストランスを形成する技術が開示されている。このコアレストランスは、２つの回路のそれぞれと電気的に接続されたコイルで形成されている。
特開２００８－２７０４９０号公報
しかし上述の方法では、２つのコイルが異なる基準電位となるため、電位差が生じた際に、コイルから意図しないところへの放電が生じる懸念がある。この放電を抑制するために、沿面距離の確保が必要となる。しかし、沿面距離を確保するには、チップサイズを増大させる必要があるため、コストが上昇する課題があった。
本開示は上述の問題を解決するため、チップサイズを増大させることなく、沿面距離を増大させることができるトランス装置を提供することを第一の目的とする。
また、本開示は、チップサイズを増大させることなく、沿面距離を増大させることができる半導体装置を提供することを第二の目的とする。
本開示の態様は、第一のコイルと、平面視で第一のコイルよりも外側に設けられた、第一のコイルと同じ基準電位である導電体と、第一のコイルの上部に設けられた第一の絶縁層と、第一の絶縁層の上面に設けられた第二のコイルと、第二のコイルと導電体の間に、第一の絶縁層との間に隙間が生じるよう設けられた第二の絶縁層と、第一の絶縁層、第二の絶縁層、第二のコイル及び導電体を覆う第三の絶縁層とを備えるトランス装置であることが好ましい。
本開示の態様によれば、チップサイズを増大させることなく、沿面距離を増大させることができる。
本開示の実施の形態１に係る半導体装置の構成を示す断面図である。 本開示の実施の形態１に係るトランス装置の沿面距離を示す断面図である。 本開示の実施の形態１に係るトランス装置の沿面距離を示す平面図である。 本開示の実施の形態２に係るトランス装置を示す断面図である。 本開示の実施の形態３に係るトランス装置を示す断面図である。 本開示の実施の形態４に係るトランス装置を示す断面図である。 本開示の実施の形態５に係るトランス装置を示す断面図である。 本開示の実施の形態６に係るトランス装置を示す断面図である。
実施の形態１
図１は、本開示の実施の形態１に係る半導体装置の構成を示す断面図である。半導体装置２００は、トランス装置１００を備える。トランス装置１００は、基板１を有する。基板１は、シリコンまたはシリコン化合物等の材質で形成された半導体基板でも良いし、ガラス等の絶縁体、ＳｉＣ、ＧａＮあるいはダイヤモンド等のワイドバンドギャップ半導体またはＳＯＩ(Silicon On Insulator)で形成された基板でも良い。
基板１の上面には、絶縁層２が形成されている。絶縁層２は、基板１が半導体基板である場合であれば熱酸化膜として形成しても良いし、ＴＥＯＳまたはＳｉＯ２の塗布等によって形成しても良い。
絶縁層２の上面には、配線層３が形成されている。配線層３は、後述する配線層９と後述する回路領域１５を接続する経路の一部である。配線層３は、一般的には、ＡｌまたはＡｌを含む化合物を材質としたスパッタ等によって成膜され、ウェットエッチングまたはドライエッチングによってパターン形成される。しかし、スパッタではなく、めっきまたは蒸着等の方法で成膜されても良い。また、Ｃｕ等の金属で形成されても良いし、他の導体で形成されても良い。
配線層３の上面には、絶縁層４が形成されている。絶縁層４は、ＴＥＯＳまたはＳｉＯ２の塗布等により形成される方法が一般的であるが、その他の絶縁材料を用いても良い。
絶縁層４の上面には、配線層５が形成されている。配線層５は、パッド１１及びパッド１２を端部とした渦巻き状の第一のコイルである。パッド１１は、配線層３とビア６を通して、配線層５に接続されている。また、配線層５は、後述する配線層９と磁気結合することで、コアレストランスを形成する。
また、配線層５は、一般的には、ＡｌまたはＡｌを含む化合物を材質としたスパッタ等によって成膜され、ウェットエッチングまたはドライエッチングによってパターン形成される。しかし、スパッタではなく、めっきまたは蒸着等の方法で成膜されても良い。また、Ｃｕ等の金属で形成されても良いし、他の導体で形成されても良い。
絶縁層４及び配線層５の上面には、絶縁層７が形成されている。絶縁層４は、ＳｉＮまたはポリイミドで形成される方法が一般的であるが、その他の絶縁材料を用いても良い。
絶縁層７の上面には、絶縁層８が形成されている。絶縁層８は、ポリイミドのような有機絶縁層を用いても良いし、酸化膜等の絶縁層を用いても良い。
絶縁層８の上面には、配線層９が形成されている。配線層９は、パッド１３及びパッド１４を端部とした渦巻き状の第二のコイルである。また、配線層９は、配線層５と磁気結合することで、コアレストランスを形成する。
さらに、配線層９は、一般的には、ＡｌまたはＡｌを含む化合物を材質としたスパッタ等によって成膜され、ウェットエッチングまたはドライエッチングによってパターン形成される。しかし、スパッタではなく、めっきまたは蒸着等の方法で成膜されても良い。また、Ｃｕ等の金属で形成されても良いし、他の導体で形成されても良い。
絶縁層８及び配線層９の上面には、絶縁層１０が形成されている。なお、絶縁層１０は、パッド１１、パッド１２、パッド１４及びパッド１４を除いた絶縁層７の上面、あるいは領域２５の上面に形成されていても良い。
トランス装置１００は、絶縁層２６を備える。絶縁層２６は、ポリイミドのような有機絶縁層を用いても良いし、酸化膜等の絶縁層を用いても良い。また、絶縁層２６の膜厚は、絶縁層８の膜厚と同等またはより大きいことが好ましい。なお、絶縁層２６は、後述する領域２５によって、絶縁層８から分離される形で形成されていても良い。
絶縁層２６と絶縁層８の間には、領域２５が存在する。また、領域２５は、絶縁層８の中でも配線層９の外側に位置し、絶縁層７まで貫通している領域である。例えば、領域２５は、配線層９、パッド１３及びパッド１４を取り囲むように形成されることで、絶縁層８から絶縁層２６を分離する。領域２５は、ポリイミドの露光または現像により形成されても良いし、エッチングによって形成されても良い。
なお、領域２５は複数配置されていても良い。また、領域２５は、トランス装置１００、後述する半導体装置領域１８０及び半導体装置領域１９０の一部のみに形成されていても良い。
領域２５は、絶縁層７、絶縁層１０及び絶縁層２６の上面と同様に、絶縁層２７によって覆われている。絶縁層２７は、樹脂封止またはゲル封止によって形成されても良いし、半導体プロセスによって形成されるポリイミドまたは酸化膜などの絶縁層であっても良い。
半導体装置２００は、半導体装置領域１８０を備える。半導体装置領域１８０は、ここでは別チップで示されているが、同一のチップ内に形成されていても良い。この場合、各接続をワイヤボンドではなく、配線層により行っても良い。
半導体装置領域１８０は、回路領域１５を有する。回路領域１５は、配線層５を動作させる回路領域である。回路領域１５は、パッド１６を介してワイヤボンド１８に接続される。ワイヤボンド１８は、パッド１２に接続される。また、回路領域１５は、パッド１７を介してワイヤボンド１９に接続される。ワイヤボンド１９は、パッド１１に接続される。
また、半導体装置２００は、半導体装置領域１９０を備える。半導体装置領域１９０は、ここでは別チップで示されているが、同一のチップ内に形成されていても良い。この場合、各接続をワイヤボンドではなく、配線層により行っても良い。
半導体装置領域１９０は、回路領域２０を有する。回路領域２０は、配線層９を動作させる回路領域である。回路領域２０は、パッド２１を介してワイヤボンド２３に接続される。ワイヤボンド２３は、パッド１３に接続される。また、回路領域２０は、パッド２２を介してワイヤボンド２４に接続される。ワイヤボンド２４は、パッド１４に接続される。
図２は、本開示の実施の形態１に係るトランス装置の沿面距離を示す断面図である。図２の黒矢印は、配線層９から配線層５までの沿面距離を示す。沿面距離とは、導電体間を絶縁体の表面に沿って電気が流れる場合の最短距離である。導電体間に絶縁体が存在する場合、その絶縁体の中では短絡が生じない。そのため、導電体間で生じた短絡は、導電体間を絶縁層の表面に沿って流れた電気に起因することとなる。すなわち、この沿面距離を十分に確保することで、導電体間の短絡を防ぐことができる。
ここで言う配線層９から配線層５までの沿面距離は、配線層９の端部であるパッド１３から、パッド２８までを、絶縁層の表面に沿った経路で辿った場合の距離である。なお、パッド２８は、配線層５と接続されている任意のパッドである。
また、放電経路は、配線層３や配線層５で形成されるパッド及び配線、パッドに接続したワイヤ、本開示のトランス装置を実装する基板等、コイルと同じ基準電位である導電体が想定される。
ここで、回路領域１５の基準電位を第１基準電位、回路領域２０の基準電位を第２基準電位とする。回路領域１５は、配線層５を動作させる回路領域である。そのため、配線層５の基準電位は、第１基準電位となる。同様に、回路領域２０は、配線層９を動作させる回路領域である。そのため、配線層９の基準電位は、第２基準電位となる。
従来のトランス装置は、領域２５を有さない。そのため、第２基準電位が第１基準電位よりも高い場合、配線層９とパッド２８を絶縁する目的で、配線層９から配線層５までの沿面距離を確保する必要がある。そのため、例えばチップサイズを増大させる必要があり、コストが上昇する課題が生じる。
しかし、トランス装置１００に領域２５を形成することで、配線層９から配線層５までの沿面距離を増大させられる。すなわち、第２基準電位が第１基準電位よりも高い場合でも、配線層９とパッド２８を絶縁するための領域を増大させる必要がなくなる。これにより、チップサイズの増大を抑制させることなく、沿面距離を増大させることができる。
なお、図２では、絶縁層２６の膜厚が絶縁層８の膜厚と同等である例を示している。一方、絶縁層２６の膜厚が絶縁層８の膜厚よりも大きい場合、すなわち絶縁層２６の上面が絶縁層８の上面より高い位置にある場合、上述の沿面距離はさらに増大する。そのため、絶縁層２６の膜厚は、絶縁層８の膜厚と同等またはより大きいことが好ましい。
図３は、本開示の実施の形態１に係るトランス装置の沿面距離を示す平面図である。なお、図３では、トランス装置１００の一部を平面図で示すことで、沿面距離を分かりやすくしている。そのため、全体を覆う絶縁層２７等を除いた一部の部材しか図示していない。
上述の通り、沿面距離は、導電体間を絶縁体の表面に沿って電気が流れる場合の最短距離を示す。そのため、図２で示した沿面距離は、図３で見た場合、配線層９とパッド２８の最短経路に等しくなる。
なお、本実施形態のトランス装置１００は、上面を樹脂などで封止することで絶縁能力を増大させても良い。
また、本実施形態のトランス装置１００は、配線層３、配線層５及び配線層９によりコイルを形成しているが、これらの上下に他の配線層が形成されていても良い。また、配線層３は、半導体プロセスにより基板内に形成された拡散層を使用することにより、省略されていても良い。
さらに、配線層５及び配線層９で形成されるコイルを、平板に変更しても良い。これにより、容量結合に信号伝達する素子としても同様の効果を得ることができる。
実施の形態２
図４は、本開示の実施の形態２に係るトランス装置を示す断面図である。本実施形態のトランス装置１１０は、絶縁層７が、領域２５に面する範囲に、膜厚の薄い領域を有する点が、実施の形態１と異なる。
トランス装置１１０は、絶縁層７ａを備える。絶縁層７ａは、絶縁層７と領域２５が面する範囲の膜厚を薄くした点が、絶縁層７と異なる。
トランス装置１１０が絶縁層７ａを備える場合、配線層９の端部であるパッド１３から、パッド２８までの距離は、絶縁層７ａが存在しない場合よりも長くなる。すなわち、絶縁層７ａにより、配線層９から第１基準電位で動作する任意の箇所までの沿面距離が、トランス装置１００と比較して増大する。その結果、配線層９と第１基準電位で動作する任意の箇所とを絶縁するための領域を、さらに縮小できる効果が生じる。
実施の形態３
図５は、本開示の実施の形態３に係るトランス装置を示す断面図である。本実施形態のトランス装置１２０は、絶縁層７と絶縁層８の間に、絶縁層２９が形成されている点が、実施の形態１と異なる。
トランス装置１２０は、絶縁層２９を備える。絶縁層２９は、絶縁層７の上面、かつ絶縁層８の下面に形成されている。例えば、配線層５と配線層９の間で要求される絶縁能力を確保するために、より厚い絶縁層が必要であるが、一回の工程で形成できる絶縁層の膜厚に制限がある場合がある。この場合、絶縁層８に加えて、絶縁層２９を形成することで、絶縁層全体の膜厚を十分確保することができるようになる。
トランス装置１２０が絶縁層２９を備える場合、配線層９の端部であるパッド１３から、パッド２８までの距離を、絶縁層２９が存在しない場合よりも長くすることができる。すなわち、絶縁層２９により、配線層９から第１基準電位で動作する任意の箇所までの沿面距離が、トランス装置１００と比較して増大する。その結果、配線層９と第１基準電位で動作する任意の箇所とを絶縁するための領域を、さらに縮小できる効果が生じる。
実施の形態４
図６は、本開示の実施の形態４に係るトランス装置を示す断面図である。本実施形態のトランス装置１３０は、絶縁層２９が、領域２５に面する範囲に、膜厚の薄い領域を有する点が、実施の形態３と異なる。
トランス装置１３０は、絶縁層２９ａを備える。絶縁層２９ａは、絶縁層２９と領域２５が面する範囲の膜厚を薄くした点が、絶縁層２９と異なる。膜厚が薄い領域は、エッチングで形成しても良いし、感光で形成しても良い。
トランス装置１３０が絶縁層２９ａを備える場合、配線層９の端部であるパッド１３から、パッド２８までの距離は、絶縁層２９が存在する場合よりも長くなる。すなわち、絶縁層２９ａにより、配線層９から第１基準電位で動作する任意の箇所までの沿面距離が、トランス装置１２０と比較して増大する。その結果、配線層９と第１基準電位で動作する任意の箇所とを絶縁するための領域を、さらに縮小できる効果が生じる。
実施の形態５
図７は、本開示の実施の形態５に係るトランス装置を示す断面図である。本実施形態のトランス装置１４０は、絶縁層２９が、領域２５と面していた範囲に貫通領域を有する点が、実施の形態３と異なる。
トランス装置１４０は、絶縁層２９ｂを備える。絶縁層２９ｂは、絶縁層２９と領域２５が面していた範囲に貫通領域を有する点が、絶縁層２９と異なる。貫通領域は、エッチングで形成しても良いし、感光で形成しても良い。
トランス装置１４０が絶縁層２９ｂを備える場合、配線層９の端部であるパッド１３から、パッド２８までの距離は、絶縁層２９ａが存在する場合よりも長くなる。すなわち、絶縁層２９ｂにより、配線層９から第１基準電位で動作する任意の箇所までの沿面距離が、トランス装置１３０と比較して増大する。その結果、配線層９と第１基準電位で動作する任意の箇所とを絶縁するための領域を、さらに縮小できる効果が生じる。
実施の形態６
図８は、本開示の実施の形態６に係るトランス装置を示す断面図である。本実施形態のトランス装置１５０は、絶縁層２６が、上面に凹部を有する点が、実施の形態５と異なる。
トランス装置１５０は、絶縁層２６ａを備える。絶縁層２６ａは、上面に凹部を有する点が、絶縁層２６と異なる。凹部は、エッチングで形成しても良いし、感光で形成しても良い。
トランス装置１５０が絶縁層２６ａを備える場合、配線層９の端部であるパッド１３から、パッド２８までの距離は、絶縁層２９ａが存在する場合よりも長くなる。すなわち、絶縁層２９ｂにより、配線層９から第１基準電位で動作する任意の箇所までの沿面距離が、トランス装置１４０と比較して増大する。その結果、配線層９と第１基準電位で動作する任意の箇所とを絶縁するための領域を、さらに縮小できる効果が生じる。
なお、本開示で説明した各実施形態は一例であり、適宜変形、省略あるいは組み合わせることが可能である。また、本開示の「上」及び「下」という表現は、トランス装置または半導体装置の一方向を上方向とし、その反対方向を下方向として示すものである。すなわち、トランス装置または半導体装置の、製造時または使用時における上下方向を限定するものではない。
以下、本開示の所態様を付記としてまとめて記載する。
（付記１）
第一のコイルと、
平面視で前記第一のコイルよりも外側に設けられた、前記第一のコイルと同じ基準電位である導電体と、
前記第一のコイルの上部に設けられた第一の絶縁層と、
前記第一の絶縁層の上面に設けられた第二のコイルと、
前記第二のコイルと前記導電体の間に、前記第一の絶縁層との間に隙間が生じるよう設けられた第二の絶縁層と、
前記第一の絶縁層、前記第二の絶縁層、前記第二のコイル及び前記導電体を覆う第三の絶縁層と
を備えるトランス装置。
（付記２）
前記第二の絶縁層の上面が、前記第一の絶縁層の上面よりも高い位置にある
付記１に記載のトランス装置。
（付記３）
前記第一のコイルの上面に設けられた第四の絶縁層をさらに備え、
前記第四の絶縁層が、前記隙間に面する範囲に、膜厚の薄い領域を有する
付記１または２に記載のトランス装置。付記１に記載のトランス装置。
（付記４）
前記第一のコイルと前記第一の絶縁層の間に第五の絶縁層を備える
付記１から３の何れか一項に記載のトランス装置。
（付記５）
前記第五の絶縁層が、前記隙間に面する範囲に、膜厚の薄い領域を有する
付記４に記載のトランス装置。
（付記６）
前記第五の絶縁層が、前記隙間に面していた範囲に、貫通領域を有する
付記４に記載のトランス装置。
（付記７）
前記第二の絶縁層が、上面に凹部を有する
付記１から６の何れか一項に記載のトランス装置。
（付記８）
前記第一の絶縁層及び前記第二の絶縁層が有機絶縁層である
付記１から７の何れか一項に記載のトランス装置。
（付記９）
前記第一のコイル及び前記第二のコイルが平板で形成されている
付記１から８の何れか一項に記載のトランス装置。
（付記１０）
ワイドバンドギャップ半導体で形成されている
付記１から９の何れか一項に記載のトランス装置。
（付記１１）
前記ワイドバンドギャップ半導体が、シリコンカーバイド、窒化ガリウム系材料又はダイヤモンドである、付記１０に記載のトランス装置。
（付記１２）
付記１から１１の何れか一項に記載のトランス装置と、
前記第一のコイルに電気的に接続された第一の半導体回路と、
前記第二のコイルに電気的に接続された第二の半導体回路と
を備える半導体装置。
（付記１３）
前記トランス装置、前記第一の半導体回路及び前記第二の半導体回路が、同一のチップ上に形成されている
付記１２に記載の半導体装置。
２ 絶縁層
４ 絶縁層
７ 絶縁層
７ａ 絶縁層
８ 絶縁層
１０ 絶縁層
２５ 領域
２６ 絶縁層
２６ａ 絶縁層
２７ 絶縁層
２９ａ 絶縁層
２９ｂ 絶縁層
１００ トランス装置
１１０ トランス装置
１２０ トランス装置
１３０ トランス装置
１４０ トランス装置
１５０ トランス装置
２００ 半導体装置

Claims (13)

  1. 第一のコイルと、
    平面視で前記第一のコイルよりも外側に設けられた、前記第一のコイルと同じ基準電位である導電体と、
    前記第一のコイルの上部に設けられた第一の絶縁層と、
    前記第一の絶縁層の上面に設けられた第二のコイルと、
    前記第二のコイルと前記導電体の間に、前記第一の絶縁層との間に隙間が生じるよう設けられた第二の絶縁層と、
    前記第一の絶縁層、前記第二の絶縁層、前記第二のコイル及び前記導電体を覆う第三の絶縁層と
    を備えるトランス装置。
  2. 前記第二の絶縁層の上面が、前記第一の絶縁層の上面よりも高い位置にある
    請求項１に記載のトランス装置。
  3. 前記第一のコイルの上面に設けられた第四の絶縁層をさらに備え、
    前記第四の絶縁層が、前記隙間に面する範囲に、膜厚の薄い領域を有する
    請求項１に記載のトランス装置。
  4. 前記第一のコイルと前記第一の絶縁層の間に第五の絶縁層を備える
    請求項１に記載のトランス装置。
  5. 前記第五の絶縁層が、前記隙間に面する範囲に、膜厚の薄い領域を有する
    請求項４に記載のトランス装置。
  6. 前記第五の絶縁層が、前記隙間に面していた範囲に、貫通領域を有する
    請求項４に記載のトランス装置。
  7. 前記第二の絶縁層が、上面に凹部を有する
    請求項１に記載のトランス装置。
  8. 前記第一の絶縁層及び前記第二の絶縁層が有機絶縁層である
    請求項１に記載のトランス装置。
  9. 前記第一のコイル及び前記第二のコイルが平板で形成されている
    請求項１に記載のトランス装置。
  10. ワイドバンドギャップ半導体で形成されている
    請求項１に記載のトランス装置。
  11. 前記ワイドバンドギャップ半導体が、シリコンカーバイド、窒化ガリウム系材料又はダイヤモンドである、請求項１０に記載のトランス装置。
  12. 請求項１から１１の何れか一項に記載のトランス装置と、
    前記第一のコイルに電気的に接続された第一の半導体回路と、
    前記第二のコイルに電気的に接続された第二の半導体回路と
    を備える半導体装置。
  13. 前記トランス装置、前記第一の半導体回路及び前記第二の半導体回路が、同一のチップ上に形成されている
    請求項１２に記載の半導体装置。
JP2022196599A 2022-12-08 2022-12-08 トランス装置及び半導体装置 Pending JP2024082625A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022196599A JP2024082625A (ja) 2022-12-08 2022-12-08 トランス装置及び半導体装置
US18/344,564 US20240194662A1 (en) 2022-12-08 2023-06-29 Transformer device and semiconductor device
DE102023121678.3A DE102023121678A1 (de) 2022-12-08 2023-08-14 Transformatorvorrichtung und Halbleitervorrichtung
CN202311636959.XA CN118173362A (zh) 2022-12-08 2023-12-01 变压器装置以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022196599A JP2024082625A (ja) 2022-12-08 2022-12-08 トランス装置及び半導体装置

Publications (1)

Publication Number Publication Date
JP2024082625A true JP2024082625A (ja) 2024-06-20

Family

ID=91186326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022196599A Pending JP2024082625A (ja) 2022-12-08 2022-12-08 トランス装置及び半導体装置

Country Status (4)

Country Link
US (1) US20240194662A1 (ja)
JP (1) JP2024082625A (ja)
CN (1) CN118173362A (ja)
DE (1) DE102023121678A1 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900019B2 (ja) 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置

Also Published As

Publication number Publication date
DE102023121678A1 (de) 2024-06-13
CN118173362A (zh) 2024-06-11
US20240194662A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US10541079B2 (en) Integrated transformer
US8519506B2 (en) Thermally conductive substrate for galvanic isolation
JP4472340B2 (ja) 低誘電率材料膜を用いた半導体装置およびその製造方法
US10930619B2 (en) Multi-wafer bonding structure and bonding method
US11257733B2 (en) Semiconductor device including heat-dissipating metal multilayer having different thermal conductivity, and method for manufacturing same
US8278730B2 (en) High voltage resistance coupling structure
JP2017123432A (ja) 半導体装置
US10192805B2 (en) Thermally conductive and electrically isolating layers in semiconductor structures
TW202234603A (zh) 貫通電極基板、半導體裝置及貫通電極基板之製造方法
CN114823082A (zh) 具有改进特性的无源部件
JP2024082625A (ja) トランス装置及び半導体装置
US20220336580A1 (en) Isolator
WO2021200166A1 (ja) 半導体装置
JP2006501682A (ja) 導電性電子部品およびその製造方法
US20060170087A1 (en) Semiconductor device
US20220223332A1 (en) Transformer device and semiconductor device
WO2023100808A1 (ja) 絶縁チップおよび信号伝達装置
US9299632B2 (en) Semiconductor device
TWI815649B (zh) 晶片封裝體及其製造方法
US20220189845A1 (en) Heat dissipating substrate, manufacturing method thereof, and semiconductor integrated device including the same
US20230068160A1 (en) Package carrier and package structure
US11081384B2 (en) Method for stabilizing a semiconductor arrangement
TWI823403B (zh) 晶片封裝體及其製造方法
JP4460067B2 (ja) 半導体装置
WO2023228782A1 (ja) 半導体装置