CN114823082A - 具有改进特性的无源部件 - Google Patents

具有改进特性的无源部件 Download PDF

Info

Publication number
CN114823082A
CN114823082A CN202210057283.8A CN202210057283A CN114823082A CN 114823082 A CN114823082 A CN 114823082A CN 202210057283 A CN202210057283 A CN 202210057283A CN 114823082 A CN114823082 A CN 114823082A
Authority
CN
China
Prior art keywords
coil
layer
conductive element
transformer
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210057283.8A
Other languages
English (en)
Inventor
J·A·韦斯特
B·L·威廉姆斯
E·C·斯图尔特
T·D·博尼菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114823082A publication Critical patent/CN114823082A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/146—By vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请题为“具有改进特性的无源部件”。所描述的示例包括具有部件(700)的混合电路。该部件具有在衬底上的第一导电元件(702)，该第一导电元件具有配置并且具有第一外围并且在第一外围(703)处具有延伸部。该部件还具有在第一导电元件上的电介质(708)。该部件还具有第二导电元件(704)，该第二导电元件在电介质上具有接近并对准第一导电元件的配置，并且具有第二外围，第一导电元件的延伸部延伸经过第二外围。

Description

具有改进特性的无源部件
技术领域
本发明总体上涉及用于高电压环境的部件，并且更具体地涉及具有改进特性的无源部件的示例。
背景技术
电路设计师在一些非常恶劣的环境中使用集成和混合器件。例如，一些工业应用要求器件能承受600V或更高的电压。集成器件和混合器件的小尺寸使它们容易受到这种高电压的损害。即使器件本身不在高电压下工作，这种脆弱性也会发生。杂散电压尖峰和强电场会造成损害。
解决这些问题的一种方法是使用电隔离。在电隔离中，一个集成或混合电路通过变压器或电容器与另一个电路进行通信。这些电路通过改变经过变压器的电流或电容器上的电压来进行通信。在一些应用中，发射电路应用使用数字信号编码的载波频率，然后接收电路对其进行解码。由于电路之间没有导电连接，一个电路中的杂散电压尖峰没有被传导到另一个电路。
在一些混合器件中，集成电路使用固态变压器或电容进行电隔离。有时，变压器或电容器被形成在其中一个集成电路上。即使有独立的无源器件，电压尖峰也可能通过其中一个电路传输到无源器件。此外，在采用这些电路的恶劣环境中，可能出现来自电路外部的强电场。即使无源部件没有损坏，暴露在高电场下也可能改变变压器或电容器中的电介质的特性。这可能使电介质在随后的高电场下更容易被击穿，或者可能改变无源器件的电气参数，以至于连接的电路不能再可靠地通信。因此，期望减轻高电场对无源部件的影响。
发明内容
根据一个示例，一种混合电路包括部件。该部件具有在衬底上的第一导电元件，该第一导电元件具有配置并具有第一外围并且在第一外围处具有延伸部。该部件还具有在第一导电元件上的电介质。该部件还具有第二导电元件，该第二导电元件在电介质上具有接近并对准第一导电元件的配置，并且具有第二外围，第一导电元件的延伸部延伸经过第二外围。
附图说明
图1是示例电路的示意图。
图2是示例变压器的视图。
图3是垂直于图2的视图的示例变压器的视图。
图4是示例变压器的侧视图。
图5是示例变压器的侧视图。
图6是示例变压器的视图。
图7是垂直于图6的视图的示例变压器的视图。
图8是示例变压器的视图。
图9是示例变压器的视图。
图10是垂直于图9的视图的示例变压器的视图。
图11是示例电容器的视图。
图12是垂直于图11的视图的示例电容器的视图。
图13是示例电容器的视图。
图14是垂直于图13的视图的示例电容器的视图。
图15是示例变压器。
图16是变压器的详细视图。
图17是示例变压器的透视图。
图18是示例变压器的视图。
图19是示例变压器的视图。
图20是示例过程的流程图。
图21A-图21F(统称为“图21”)是说明图20的过程的步骤的图。
具体实施方式
在附图中，除非另有说明，否则对应的数字和符号一般指对应的部分。附图不一定按比例绘制。
在本说明书中，术语“耦合”可以包括通过居间元件实现的连接，并且附加元件和各种连接件可以存在于被“耦合”的任何元件之间。此外，在本说明书中，术语“在……上”和“在……上方”可以包括多个层或其他元件，其中居间或附加元件位于一个元件与“在其上”或“在其上方”的元件之间。关于第一层在第二层之上的术语“直接在其上”意味着第一层接触第二层。
在示例布置中，通过将无源部件的一部分延伸超出在无源部件外围处的无源元件的另一部分以减轻无源部件外围处的场集中来解决无源部件中的局部高电场的问题。在一个示例中，一种混合电路包括部件。该部件具有在衬底上的第一导电元件，该第一导电元件具有配置并具有第一外围并且在第一外围处具有延伸部。该部件还具有在第一导电元件上的电介质。该部件还具有第二导电元件，该第二导电元件在电介质上具有接近并对准第一导电元件的配置，并且具有第二外围，第一导电元件的延伸部延伸经过第二外围。
图1是示例电路100的示意图。电路100包括第一电路102和第二电路104之间的电隔离。第一电路102耦合到变压器106的一个线圈。第二电路104耦合到变压器106的另一个线圈。变压器106允许第一电路102与第二电路104进行通信而两个电路之间没有导电连接。例如，可以在耦合到第二电路104的线圈上检测到从第一电路102变化的信号。在一个示例中，第一电路102使用载波频率。第一电路使用脉冲编码调制(PCM)、相移键控(PSK)或用于在载波频率上编码数据的其他技术对载波频率进行编码。第二电路104对已编码的载波频率进行接收并解码，从而接收从第一电路102发送的信息。
图2是示例变压器200的视图。在该透视图中，第二线圈204覆盖匹配的第一线圈202。图3是与图2的视图垂直的示例变压器300的视图。变压器300是变压器200(图2)的示例。第二线圈304是第二线圈204(图2)的示例，并且第一线圈302是第一线圈202(图2)的示例。在变压器300的示例中，第一层金属310在衬底306上。在该示例中，衬底306包括在晶体半导体层上的顶部绝缘层(例如氧化物层)，使得第一层金属层在绝缘衬底上。此外，在该示例中，第一层金属310是铝层，其在接触衬底306的表面和第一层金属310的相对表面上具有氮化钛粘附层。在其他示例中，第一层金属是铜、金或其他导体。光刻技术将第一层金属310图案化。第一层间电介质312是在第一层金属310和衬底306上方形成的高密度等离子体(HDP)化学气相沉积和等离子体增强化学气相沉积(PECVD)的氧化物层的组合。光刻技术在第一层间电介质312中形成开口。诸如钛、氮化钛、钨或其合金的导电材料填充开口以形成通孔314。沉积在第一层间电介质312上的第二层金属形成第一线圈302。通孔314接触第一线圈302的一端并且第一层金属310提供从键合焊盘(未显示)到通孔314的导电连接。第一层金属310的另一部分和另一通孔(未显示)提供与第一线圈302的另一端的接触。在该示例中，第一线圈302是铝，其在第一线圈302接触第一层间电介质312的表面和第一线圈302的相对表面上具有氮化钛粘附层。
第二层间电介质308是在第一线圈302和第一层间电介质312上形成的HDP氧化物和PECVD原硅酸四乙酯(TEOS)氧化物的组合。使用光刻法图案化的第三层金属在第二层间电介质308上形成第二线圈304。第三层金属包括提供到第二线圈304的任一端的连接的键合焊盘(未显示)。在该示例中，第二线圈304是铝，其在第二线圈304接触第二层间电介质308处的表面上和第二线圈304的相对表面上具有氮化钛粘附层。保护外涂(PO)层316覆盖第二线圈304。来自例如第二线圈304上的诸如第一电路102(图1)之类的电路的变化信号在第一线圈302上感应出信号。然后该信号可以由连接到第一线圈302的诸如第二电路104(图1)之类的电路解码。在另一示例中，第二线圈304和第一线圈302是板，并且信号通过电容耦合从连接到第二线圈304的电路传递到第一线圈302。
图4是示例变压器400的侧视图。第二线圈404是第二线圈304的示例。第一线圈402是第一线圈302的示例。当附接到第二线圈404或第一线圈402的一个电路向线圈施加电压脉冲或其他畸变时，电场线420在第二线圈404和第一线圈402之间形成。此外，在某些环境中，例如工业或汽车环境中，外部元件会产生强场。在这种情况下，第二线圈404和第一线圈402表现得像电容器板，因此被显示为实心板以显示施加到第二线圈404和第一线圈402的场的效果。在变压器400的示例中，第二线圈404和第一线圈402靠得足够近，使得大部分场位于第二线圈404和第一线圈402之间，并且很少的场集中在第二线圈404和第一线圈402的边缘处。变压器400在施加电场的情况下的行为取决于线圈的宽度与线圈之间的电介质的厚度。在该示例中，第二线圈404和第一线圈402的宽度大于100μm(W1)，并且第二线圈404和第一线圈402之间的电介质的厚度小于1μm(T1)。然而，该示例中的薄电介质在恶劣的环境中会被击穿。
图5是示例变压器500的侧视图。第二线圈504是第二线圈304(图3)的示例。第一线圈502是第一线圈302(图3)的示例。变压器500被配置用于可包括强电场的恶劣的环境。在这种情况下，第二线圈504和第一线圈502表现得像电容器板，因此被显示为实心板以显示施加到第二线圈504和第一线圈502的场的效果。在该示例中，第二线圈504和第一线圈502的宽度W2类似于变压器400(图4)的宽度W1。然而，第二线圈504和第一线圈502之间的电介质的厚度T2约为18.5μm，其比变压器400(图4)的T1大得多。第二线圈504和第一线圈502之间的距离越大，两个线圈就越表现得不像如图4所示的板，而在外围处更像是点源。结果是更多的场520作为强场522集中在第二线圈504和第一线圈502的外围处。虽然未在图5中示出，但在实际示例中，电介质层将第二板504和第一板502分开。这种电介质层的示例是第二层间电介质308(图3)。因为距离T2较大，强场522中的电介质不太可能立即击穿。然而，随着时间的推移，强场522可能改变电介质的特性，使得击穿的可能性更大。此外，电介质的性质的变化可以影响变压器500的电气性能，这可能导致包括变压器500的电路的故障。例如，为了从一个电路(例如，第一电路102(图1))经由变压器106(图1)向另一个电路(例如，第二电路104(图1))传输信号，对于载波信号的传输，调谐到电路的谐振频率的载波频率是最有效的。如果变压器中的电介质的物理特性发生变化，则变压器的电感可能会改变，从而改变电路的谐振频率。因为载波不再处于谐振频率，所以信号的传输效率会降低，这可能将接收到的信号降低到第二电路104(图1)不能再解码该信号的程度。
图6是示例变压器600的视图。图6的视图类似于图2的视图。除了第一线圈602的外围包括具有宽度WE的延伸部603，使得在第一线圈602的外环中第一线圈602比第二线圈604的外环更宽之外，第一线圈602与第二线圈604匹配。来自例如第二线圈604上的诸如第一电路102(图1)之类的电路的变化信号在第一线圈602上感应出信号。然后该信号可由连接到第一线圈602的诸如第二电路104(图1)之类的电路解码。
图7是垂直于图6的视图的示例变压器700的视图。变压器700是变压器600(图6)的示例。在变压器700的示例中，第一层金属710在衬底706上。在该示例中，衬底706包括在晶体半导体层上的顶部绝缘层(例如，氧化物层)，使得第一层金属在绝缘衬底上。此外，在该示例中，第一层金属710是铝层，其在接触衬底706的表面上和第一层金属710的相对表面上具有氮化钛粘附层。在其他示例中，第一层金属是铜、金或其他导体。光刻技术将第一层金属710图案化。在该示例中，第一层间电介质712是形成在第一层金属710和衬底706上方的等离子体增强化学气相沉积(PECVD)氧化物层。在其他示例中，第一层间电介质是二氧化硅的其他形式(例如原硅酸四乙酯(TEOS))或其他电介质材料(例如氮化硅)。光刻技术在第一层间电介质712中形成开口。在该示例中，诸如钛、氮化钛、钨或其合金的导电材料填充该开口以形成通孔714。其他示例使用其他导电材料。沉积在第一层间电介质712上的第二层金属形成第一线圈702。通孔714接触第一线圈702的一端，并且第一层金属710提供从键合焊盘(未显示)到通孔714的导电连接。第一层金属710的另一部分和另一通孔(未显示)提供与第一线圈702的另一端的接触。在该示例中，第一线圈702是铝，其在第一线圈702接触第一层间电介质712处的表面上和第一线圈702的相对表面上具有氮化钛粘附层。第一层金属710的另一部分和另一通孔(未显示)提供到第一线圈702的另一端的接触。在该示例中，第一线圈702是铝，在第一线圈702接触第一层间电介质712的表面上并且在第一线圈702的相对表面上具有氮化钛粘附层。在其他示例中，第一线圈702是其他导电材料，例如铜。
在该示例中，第二层间电介质708是在第一线圈702和第一层间电介质712上形成的PECVD氧化物。在其他示例中，第二层间电介质708是二氧化硅的其他形式(例如TEOS)或其它电介质材料(例如氮氧化硅)。使用光刻法图案化的第三层金属在第二层间电介质708上形成第二线圈704。第三层金属包括提供到第二线圈704的任一端的连接的键合焊盘(未显示)。在该示例中，第二线圈704是铝，其在第二线圈704接触第二层间电介质708处的表面上并且在第二线圈704的相对表面上具有氮化钛粘附层。在其他示例中，第二线圈704是其他导体材料，例如铜。保护外涂(PO)层716覆盖第二线圈704。在该示例中，PO层716是二氧化硅/氮化硅双层。
图8是示例变压器800的视图。第二线圈804是第二线圈704(图7)的示例。第一线圈802是第一线圈702(图7)的示例。图8示出由外部源或来自耦合到变压器800的电路的电涌施加在第二线圈804和第一线圈802之间的电场820。在这种情况下，第二线圈804和第一线圈802表现得像电容器板，因此显示为实心板以显示施加到第二线圈804和第一线圈802的电场820的效果。在该示例中，第二线圈804和第一线圈802的宽度大于100μm(W3)，并且第二线圈804和第一线圈802之间的电介质的厚度大于18.5μm(T3)。在其他示例中，第二线圈804和第一线圈802之间的电介质的厚度在5μm和30μm之间。因此，与示例变压器500(图5)一样，就第二线圈804和第一线圈802的外围处的电场820而言，第二线圈804和第一线圈802表现得像点源。然而，在该示例中，第一线圈802在其外围处包括延伸部803。延伸部803扩展电场820，使得在任何一点处的电场822的强度都小于电场522(图5)。因此，施加到第二线圈804和第一线圈802之间的电介质(例如第二层间电介质708(图7))的电场减弱并且不太可能对电介质造成损坏。在该示例中，延伸部803的宽度WE约为6.25μm，其为第二线圈804和第一线圈802之间的厚度T3的至少10％。这种关系提供了包括延伸部803的大部分潜在的降低场强的益处。
图9是示例变压器900的视图。图9的视图类似于图2的视图。除了第二线圈904的外围包括具有宽度WE的延伸部903，使得在第二线圈904的外环中第二线圈902比第一线圈902的外环更宽之外，第一线圈902与第二线圈904匹配。来自例如第二线圈904上的诸如第一电路102(图1)之类的电路的变化信号在第一线圈902上感应出信号。然后该信号可由连接到第一线圈902的诸如第二电路104(图1)之类的电路解码。
图10是垂直于图9的视图的示例变压器1000的视图。变压器1000是变压器900(图9)的示例。在变压器1000的示例中，第一层金属1010在衬底1006上。在该示例中，衬底1006包括在晶体半导体层上的顶部绝缘层(例如氧化物层)，使得第一层金属在绝缘衬底上。此外，在该示例中，第一层金属1010是铝层，其在接触衬底1006的表面上和第一层金属1010的相对表面上具有氮化钛粘附层。在其他示例中，第一层金属是铜、金或其他导体。光刻技术将第一层金属1010图案化。在该示例中，第一层间电介质1012是形成在第一层金属1010和衬底1006上方的等离子体增强化学气相沉积(PECVD)氧化物层。在其他示例中，第一层间电介质是二氧化硅的其他形式，例如原硅酸四乙酯(TEOS)。光刻技术在第一层间电介质1012中形成开口。在该示例中，诸如钛、氮化钛、钨或其合金的导电材料填充该开口以形成通孔1014。其他示例使用其他导电材料。沉积在第一层间电介质1012上的第二层金属形成第一线圈1002。通孔1014接触第一线圈1002的一端，并且第一层金属1010提供从键合焊盘(未显示)到通孔1014的导电连接。第一层金属1010的另一部分和另一通孔(未显示)提供与第一线圈1002的另一端的接触。在该示例中，第一线圈1002是铝，其在第一线圈1002接触第一层间电介质1012处的表面上和第一线圈1002的相对表面上具有氮化钛粘附层。在其他示例中，第一线圈1002是其他导电材料，例如铜。
在该示例中，第二层间电介质1008是在第一线圈1002和第一层间电介质1012上形成的PECVD氧化物。在其他示例中，第二层间电介质1008是二氧化硅的其它形式(例如TEOS)或其它电介质材料(例如氮氧化硅)。使用光刻法图案化的第三层金属在第二层间电介质1008上形成第二线圈1004。第三层金属包括提供到第二线圈1004的任一端的连接的键合焊盘(未显示)。在该示例中，第二线圈1004是铝，其在第二线圈1004接触第二层间电介质1008处的表面上和第二线圈1004的相对表面上具有氮化钛粘附层。在其他示例中，第二线圈1004是其他导体材料，例如铜。第三层金属也包括延伸部1003。与图7的示例一样，WE约为厚度T3的10％或更大。保护外涂(PO)层1016覆盖第二线圈1004。
图11是示例电容器1100的视图。第二层间电介质1208(图12)将第二板1104与第一板1102分开。除了第一板1102的外围包括具有宽度WE的延伸部1103以使得第一板1102比第二板1104更宽之外，第一板1102与第二板1104匹配。图12是垂直于图11的视图的示例电容器1200的视图。电容器1200是电容器1100(图11)的示例。衬底1206是衬底706(图7)的示例。第一层金属1210是第一层金属710(图7)的示例。第一层间电介质1212是第一层间电介质712(图7)的示例。通孔1214是通孔714(图7)的示例。第二层间电介质1208是第二层间电介质708(图7)的示例。第二板1204是第二板1104(图11)的示例。第一板1202类似于第二板1204，不同之处在于第一板1202包括在第一板1202的外围上的延伸部1203。与变压器800(图8)一样，延伸部1203使得施加到电容器1200的任何场在外围处扩展，从而减轻电容器1200的外围处的高场的影响。与变压器800(图8)一样，延伸部的宽度WE约为第一极板1202和第二极板1204之间的第二层间电介质1208的厚度的10％或更多。保护外涂(PO)层1216覆盖第二板1204。
图13是示例电容器1300的视图。第二层间电介质1408(图14)将第二板1304与第一板1302分开。除了第二板1304的外围包括具有宽度WE的延伸部1303以使得第二板1304比第一板1302更宽之外，第一板1302与第二板1304匹配。这与电容器1100(图11)相反，其中第一板1102(图11)包括延伸部1103(图11)，因此比第二极板1104(图11)更宽。图14是垂直于图13的视图的示例电容器1400的视图。电容器1400是电容器1300(图13)的示例。衬底1406是衬底706(图7)的示例。第一层金属1410是第一层金属710(图7)的示例。第一层间电介质1412是第一层间电介质712(图7)的示例。通孔1414是通孔714(图7)的示例。第二层间电介质1408是第二层间电介质308(图3)的示例。第二板1404是第二板1304(图13)的示例。第一板1402类似于第二板1404，不同之处在于第二板1404包括在第二板1404的外围上的延伸部1403。与变压器800(图8)一样，延伸部1403使得施加到电容器1400的任何场在外围处扩展，从而减轻电容器1400的外围处的高场的影响。与变压器800(图8)一样，延伸部的宽度WE约为第一极板1402和第二极板1404之间的第二层间电介质1408的厚度的10％或更多。保护外涂(PO)层1416覆盖第二板1404。
图15是示例变压器1500。在变压器1500的示例中，衬底1530是与耦合到变压器1500的电路的衬底分开的衬底。在一个示例中，变压器1500被封装在混合封装件中，其中器件耦合到该混合封装件。例如，对于示例电路100，变压器1500是变压器106(图1)的示例并且被封装在具有第一电路102(图1)和第二电路104(图1)的混合封装件中。在其他示例中，变压器1500被形成在与第一电路102(图1)或第二电路104(图1)相同的衬底上。在另一示例中，变压器1500、第一电路102(图1)和第二电路104(图1)被形成在相同衬底中。然而，当器件被设计用于恶劣环境时，具有分开的衬底的混合封装件可在部件之间提供额外的隔离，从而提高耐用性。
第二线圈1504和第一线圈1502形成8字形配置，部分是为了最大化变压器的环数量，部分是为了消除一些噪声。第一环1532和第二环1534分别从第一键合焊盘1508和第二键合焊盘1510逆时针转动。然而，在一个电路中，第一焊盘1508耦合到一个端子，而第二焊盘耦合到相对的端子。第一环1532和第二环1534在交叉点1506处耦合。因此，第一环1532和第二环1534在电路中反向耦合。在第一环1532中感应出电流的任何杂散磁场将在第二环1534中引起相反的电流。这两个电流将倾向于相互抵消，从而抵消杂散磁场可能引起的一些外来噪声。
第二线圈1504和第一线圈1502都包括第一环1532和第二环1534。类似于第二线圈704(图7)和第一线圈702(图7)，第二线圈1504和第一线圈1502由大约18.5μm的电介质隔开。第二线圈1504的一端耦合到第一键合焊盘1508。第二线圈1504的另一端耦合到第二键合焊盘1510。第一线圈1502的一端耦合到第一通孔焊盘1512。第一通孔焊盘1512通过类似于通孔714(图7)的通孔以及类似于第一层金属710(图7)的第一层金属层耦合到第三键合焊盘1522。第一线圈1502的另一端耦合到第二通孔焊盘1514。第二通孔焊盘1514通过类似于通孔714(图7)的通孔以及类似于第一层金属710(图7)的第一层金属层耦合到第四键合焊盘1524。
延伸部1503在第一环1532和第二环1534两者的外环上从第一线圈1502延伸。类似于变压器800(图8)，延伸部1503有助于将施加到第二线圈1504和第一线圈1502的电场扩展到外围处，以减轻这些场可能对第二线圈1504和第一线圈1502之间的电介质造成的任何损害。屏蔽件1518是围绕变压器1500的外围的一系列导体。在该示例中，屏蔽件1518由第二层金属(例如，形成第一线圈1502的第二层金属)形成。屏蔽件1518耦合到保护环1520。这些部件一起减少了不需要的场的影响，并有助于散热。第一键合焊盘1508耦合到第一金属翅片1516，第一金属翅片1516帮助散热并提供电磁屏蔽。第二键合焊盘1510耦合到第二金属翅片1517，第二金属翅片1517也帮助散热并提供电磁屏蔽。
图16是变压器1600的详细视图。变压器1600是变压器1500(图15)的示例。第二线圈1604是第二线圈1504(图15)的示例。第一线圈1602是第一线圈1502(图15)的示例。屏蔽件1618是屏蔽件1518(图15)的示例。保护环1620是保护环1520(图15)的示例。键合焊盘1610是键合焊盘1510(图15)的示例。金属翅片1616是第一金属翅片1516(图15)的示例。延伸部1603是延伸部1503(图15)的示例。第二通孔焊盘1614是第二通孔焊盘1514(图15)的示例。如在图16中所示，随着环1632的外围环朝向交叉点1606弯曲，延伸部1603逐渐变细。此外，随着环1634的外围环变成交叉点1606，延伸部1603逐渐变细。
图17是示例变压器1700的透视图。该示例变压器是变压器700(图7)和变压器1500(图15)的示例。衬底1706是衬底706(图7)的示例。第二线圈1704是第二线圈1504(图15)的示例。第一线圈1702是第一线圈1502(图15)的示例。第一层间电介质1712是第一层间电介质712(图7)的示例。第二层间电介质1708是第二层间电介质708(图7)的示例。键合焊盘1709是第一键合焊盘1508(图15)的示例。键合焊盘1710是键合焊盘1510(图15)的示例。第三键合焊盘1722是第三键合焊盘1522(图15)的示例。第四键合焊盘1723是第四键合焊盘1524(图15)的示例。包封层1716是覆盖并保护第一线圈1702的电介质层。键合线1724键合到键合焊盘1709和键合焊盘1710。在该示例中，键合线1724耦合到混合封装件中的第一电路，例如第一电路102(图1)。键合线1726键合到第三键合焊盘1722和第四键合焊盘1723。在该示例中，键合线1726耦合到混合封装件中的第二电路，例如第二电路104(图1)。
图18是示例变压器1800的视图。第二线圈1804是第二线圈1504(图15)的示例。第一线圈1802是第一线圈1502(图15)的示例。保护环1820是保护环1520(图15)的示例。第二通孔焊盘1814是第二通孔焊盘1514(图15)的示例。第二键合焊盘1810和第二金属翅片1817分别是第二键合焊盘1510(图15)和第二金属翅片1517(图15)的示例。屏蔽件1818是屏蔽件1518(图15)的示例。交叉点1806类似于交叉点1506(图15)。然而，交叉点1806包括中心抽头键合焊盘1807，其允许变压器1800使用中心抽头配置。第一线圈1802包括靠近中心抽头键合焊盘1807的类似配置区域，并且来自第一层金属的通孔(未显示)允许中心抽头接触到第一线圈1802。在该示例中，延伸部1803类似于延伸部1503(图15)。然而，延伸部1803在中心抽头键合焊盘1807的两侧上并且仅当第一线圈1802的一部分靠近第一线圈1802的另一部分时逐渐变细。换言之，延伸部1803仅在第一线圈1802的外围部分上。
图19是示例变压器1900的视图。变压器1900是变压器1800(图18)的示例。交叉点1906是交叉点1806(图18)的示例。第二线圈1904是第二线圈1804(图18)的示例。第一线圈1902是第一线圈1802(图18)的示例。变压器1900以中心抽头配置耦合。第一键合线1924耦合到第一键合焊盘1908和第二键合焊盘1910。第一键合焊盘1908是键合焊盘1508(图15)的示例。第二键合焊盘1910是第二键合焊盘1810(图18)的示例。因此，第一键合线1924耦合到第二线圈1904的任一端。第二键合线1926耦合到第五键合焊盘1907。第五键合焊盘1907是中心抽头键合焊盘1807(图18)的示例。交叉点1906是交叉点1806(图18)的示例。因此，第二键合线1926耦合到交叉点1906并且向第二线圈1904提供中心抽头。
第一引线1932是如第一层金属710(图7)的第一金属引线，并且将第一线圈1902的末端耦合到第三键合焊盘1922和第四键合焊盘1923。第三键合焊盘1922耦合到第三键合线1928之一，在该示例中，该第三键合线耦合到混合封装件中的另一个电路。第二引线1934是耦合第一线圈1902的交叉区域的第一金属引线。第二引线1934耦合到第六键合焊盘1925。第四键合线1930耦合到第四键合焊盘1923。因此，第四键合线1930耦合到第一线圈1902的中心抽头。该视图中未显示来自第一线圈1902的延伸部，其为延伸部1803(图18)的示例。因此，变压器1900允许第二线圈1904和第一线圈1902两者都包括中心抽头连接的配置。
图20是示例过程2000的流程图。图21A-图21F(统称为“图21”)是说明过程2000的步骤的示图。步骤2002是在衬底上沉积和图案化第一层导体。如图21A所示，第一层金属2110被形成在衬底2106上。在该示例中，衬底2106是绝缘层，例如晶体硅衬底上的氧化物。在其他示例中，衬底2106是其他材料，例如聚酰亚胺。在变压器2100是与混合封装件中的耦合电路分开的部件的示例中，在衬底2106中没有形成有源器件，这允许广泛范围的衬底材料。在该示例中，第一层金属2110是铝/铜合金，其在与衬底2106的界面处和第一层金属2110的与衬底2106相对的面上具有氮化钛粘附层。除了为第一层金属2110提供改进的附着力外，氮化钛粘附层还具有提高光刻质量的抗反射特性。在该示例中，第一层金属2110的厚度约为3μm。在其他示例中，第一层金属2110由其他导电材料形成，例如铜、金、其他导电金属或掺杂的多晶硅。第一层金属2110是第一层金属710(图7)的示例。衬底2106是衬底706(图7)的示例。
步骤2004是形成第一层间电介质。步骤2005是形成穿过第一层间电介质至第一层金属的通孔。如图21B中所示，第一层间电介质2112被形成在衬底2106和第一层金属2110的表面上。在该示例中，第一层间电介质2112是形成至大约0.5-1μm厚度的PECVD氧化物。使用光刻法在第一层间电介质中形成开口，然后用诸如钛、氮化钛、钨或其合金的导电材料填充该开口以形成通孔2114。第一层间电介质2112是第一层间电介质712(图7)的示例。通孔2114是通孔714(图7)的示例。
步骤2006是沉积和图案化第二层导体。如图21C中所示，在第一层间电介质2112上沉积并图案化第二层金属作为第一线圈2102。在该示例中，第一线圈2102是铝/铜合金，其在与第一层间电介质2112的界面处以及第一线圈2102的与第一层间电介质2112的相对面处具有氮化钛粘附层。在该示例中，第一线圈2102的厚度约为3μm。在其他示例中，第一线圈2102由其他导电材料形成，例如铜、金、其他导电金属或掺杂的多晶硅。第一线圈2102是第一线圈702(图7)的示例。第一线圈2102包括在第一线圈2102的外围环中的延伸部2103。在该示例中，延伸部2103的宽度WE约为2-6μm。延伸部2103是延伸部703(图7)的示例。
步骤2008是形成第二层间电介质。如图21D中所示，第二层间电介质2108被形成在第一层间电介质2112和第一线圈2102的表面上。在该示例中，第二层间电介质2108是形成至约21.5μm的厚度的PECVD氧化物。在其他示例中，第二层间电介质2108使用类似化学气相沉积诸如氮化硅的电介质材料的技术来形成。第二层间电介质2108提供线圈之间的电介质。因此，第二层电介质是能够承受高场同时在线圈之间提供良好耦合的材料。这种材料的示例是氧化铝、氮化硅和二氧化硅。在该示例中，第二层间电介质2108的厚度约为21.5μm。因此，在第一线圈2102上的第二层间电介质2108的部分是T3，其厚度约为18.5μm。在其他示例中，第二层间电介质的厚度为5-30μm。在一个示例中，WE是T3的至少10-20％。第二层间电介质2108是第二层间电介质708(图7)的示例。
步骤2010是沉积和图案化第三层金属。如图21E中所示，使用光刻法在第二层间电介质2108上沉积和图案化第三层金属作为第二线圈2104。在该示例中，第二线圈2104是铝/铜合金，其在与第二层间电介质2108的界面处和第二线圈2104的与第二层间电介质2108的相对面处具有氮化钛粘附层。在该示例中，第二线圈2104的厚度约为3μm。在其他示例中，第二线圈2104的厚度为1-5μm。在其他示例中，第二线圈2104由其他导电材料形成，例如铜、金、其他导电金属或掺杂的多晶硅。第二线圈2104是第二线圈704(图7)的示例。
步骤2012是形成保护外涂层和包封层。如图21F所示，保护外涂层2116和包封层2118形成在第二层间电介质2108和第二线圈2104上。在该示例中，包封层2118由沉积的聚酰亚胺形成至10-100μm的厚度。在包封层2118和保护外涂层2116中形成开口(未显示)以暴露出键合焊盘(例如，第一键合焊盘1709(图17)、第二键合焊盘1710(图17)、第三键合焊盘1722(图17)和第四键合焊盘1723)，以允许键合到键合焊盘。包封层2116被设计为保护下面的部件免受损坏，例如腐蚀。
在权利要求的范围内，在所描述的示例中进行修改是可能的，并且其他示例也是可能的。

Claims (20)

1.一种混合电路，包括：
部件，所述部件包括：
在衬底上第一导电元件，其具有配置并具有第一外围，并且在所述第一外围处具有延伸部；
在所述第一导电元件上的电介质；和
第二导电元件，其在所述电介质上具有接近并对准所述第一导电元件的配置，并且具有第二外围，所述第一导电元件的所述延伸部延伸经过所述第二外围。
2.根据权利要求1所述的混合电路，其中所述第一导电元件是第一线圈，所述第二导电元件是第二线圈，并且所述延伸部形成所述第一线圈的一部分，该部分在所述第一外围处延伸所述第一线圈的宽度。
3.根据权利要求1所述的混合电路，其中所述部件是变压器。
4.根据权利要求1所述的混合电路，其中所述第一导电元件是第一板，所述第二导电元件是第二板，并且所述延伸部延伸所述第一板的宽度。
5.根据权利要求4所述的混合电路，其中所述部件是电容器。
6.根据权利要求1所述的混合电路，其中所述延伸部延伸超出所述第二外围达所述电介质的厚度的至少10％。
7.根据权利要求1所述的混合电路，其中除了所述第一导电元件与所述第一导电元件的另一部分相邻的地方之外，所述延伸部围绕所述第一导电元件。
8.一种混合电路，包括：
部件，所述部件包括：
在衬底上的第一导电元件，其具有配置并具有第一外围；
在所述第一导电元件上的电介质；和
第二导电元件，其在所述电介质上具有接近并对准所述第一导电元件的配置，所述第二导电元件具有第二外围，并且在所述第二外围处具有延伸超出所述第一外围的延伸部。
9.根据权利要求8所述的混合电路，其中所述第一导电元件是第一线圈，所述第二导电元件是第二线圈，并且所述延伸部形成所述第二线圈的一部分，该部分在所述第二外围处延伸所述第二线圈的宽度。
10.根据权利要求8所述的混合电路，其中所述部件是变压器。
11.根据权利要求8所述的混合电路，其中所述第一导电元件是第一板，所述第二导电元件是第二板，并且所述延伸部延伸所述第一板的宽度。
12.根据权利要求11所述的混合电路，其中所述部件是电容器。
13.根据权利要求8所述的混合电路，其中所述延伸部延伸超出所述第一外围达所述电介质的厚度的至少10％。
14.根据权利要求8所述的混合电路，其中除了所述第二导电元件与所述第二导电元件的另一部分相邻的地方之外，所述延伸部围绕所述第二导电元件。
15.一种制造电路的方法，包括：
在衬底上沉积和图案化具有配置的第一层导体，所述第一层导体具有第一外围并具有延伸部；
在所述第一层导体上形成电介质；以及
在所述电介质上沉积和图案化具有所述配置并具有第二外围的第二层导体，其中所述延伸部延伸超出所述第二外围。
16.根据权利要求15所述的方法，其中所述延伸部延伸超出所述第二外围达所述电介质的厚度的至少10％。
17.根据权利要求15所述的方法，其中所述电介质是第二电介质，并且所述衬底是第一电介质。
18.根据权利要求15所述的方法，其中所述第一层导体和所述第二层导体是金属。
19.根据权利要求15所述的方法，其中所述配置是线圈。
20.根据权利要求15所述的方法，其中所述配置是板。
CN202210057283.8A 2021-01-19 2022-01-19 具有改进特性的无源部件 Pending CN114823082A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/152,230 US11532693B2 (en) 2021-01-19 2021-01-19 Passive components with improved characteristics
US17/152,230 2021-01-19

Publications (1)

Publication Number Publication Date
CN114823082A true CN114823082A (zh) 2022-07-29

Family

ID=82406627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210057283.8A Pending CN114823082A (zh) 2021-01-19 2022-01-19 具有改进特性的无源部件

Country Status (2)

Country Link
US (1) US11532693B2 (zh)
CN (1) CN114823082A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087792A1 (zh) * 2022-10-28 2024-05-02 无锡华润上华科技有限公司 隔离变压器及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7284121B2 (ja) * 2020-03-23 2023-05-30 株式会社東芝 アイソレータ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001052928A (ja) * 1999-08-17 2001-02-23 Tif:Kk インダクタ素子
US9087853B2 (en) * 2013-10-25 2015-07-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device
JP6237909B1 (ja) * 2015-07-03 2017-11-29 富士電機株式会社 アイソレータおよびアイソレータの製造方法
TWI581441B (zh) * 2015-09-08 2017-05-01 力晶科技股份有限公司 多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
US9812389B2 (en) * 2015-10-01 2017-11-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Isolation device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087792A1 (zh) * 2022-10-28 2024-05-02 无锡华润上华科技有限公司 隔离变压器及半导体器件

Also Published As

Publication number Publication date
US11532693B2 (en) 2022-12-20
US20220231115A1 (en) 2022-07-21

Similar Documents

Publication Publication Date Title
US9978512B2 (en) Circuit device
US8592944B2 (en) Semiconductor electronic device with an integrated device with an integrated galvanic isolator element and related assembly process
TWI549222B (zh) 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
JP4654228B2 (ja) 改善されたガルバニックアイソレータ
CN114823082A (zh) 具有改进特性的无源部件
US8253523B2 (en) Spiral inductor device
EP3159946B1 (en) Chip scale isolator device
US9941565B2 (en) Isolator and method of forming an isolator
JP2004214561A (ja) 半導体装置及びその製造方法
KR20020079381A (ko) 인덕턴스 소자 및 반도체 장치
JP2006041357A (ja) 半導体装置およびその製造方法
JP2008091631A (ja) 半導体装置
JP2010192500A (ja) 半導体装置
JP4211717B2 (ja) 半導体装置
JP2006261297A (ja) 半導体装置及びその製造方法
US20240194662A1 (en) Transformer device and semiconductor device
US11817346B2 (en) Isolator
US20230275119A1 (en) Transformer element, semiconductor device, method of manufacturing transformer element, and method of manufacturing semiconductor device
JP2024082625A (ja) トランス装置及び半導体装置
CN114765091A (zh) 变压器装置及半导体装置
JP2010067644A (ja) 半導体装置およびそれを備えた半導体実装装置
JP2006295047A (ja) 半導体装置および電子装置
JP2010192499A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination