CN114765091A - 变压器装置及半导体装置 - Google Patents

变压器装置及半导体装置 Download PDF

Info

Publication number
CN114765091A
CN114765091A CN202210017074.0A CN202210017074A CN114765091A CN 114765091 A CN114765091 A CN 114765091A CN 202210017074 A CN202210017074 A CN 202210017074A CN 114765091 A CN114765091 A CN 114765091A
Authority
CN
China
Prior art keywords
insulating layer
layer
coil
transformer
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210017074.0A
Other languages
English (en)
Inventor
今坂俊博
吉野学
山口靖雄
鸟井阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN114765091A publication Critical patent/CN114765091A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/30—Fastening or clamping coils, windings, or parts thereof together; Fastening or mounting coils or windings on core, casing, or other support
    • H01F27/306—Fastening or mounting coils or windings on core, casing or other support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F5/00—Coils
    • H01F5/04—Arrangements of electric connections to coils, e.g. leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2819—Planar transformers with printed windings, e.g. surrounded by two cores and to be mounted on printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及变压器装置及半导体装置。提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置。变压器装置具有：面状的第1线圈；第1绝缘层，其设置于第1线圈上侧；中间层，其设置于第1绝缘层上侧；第2绝缘层，其设置于中间层上侧；面状的第2线圈，其设置于第2绝缘层上侧，与第1线圈相对；以及导电性的焊盘，其设置于第2绝缘层上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，中间层比第1绝缘层及第2绝缘层的硬度高。

Description

变压器装置及半导体装置
技术领域
本发明涉及变压器装置及半导体装置。
背景技术
作为在以不同的基准电位进行动作的两个电路间进行信号传输的手段，已知在半导体基板之上形成无芯变压器(coreless transformer)的技术、将有机绝缘膜用作无芯变压器的线圈间的绝缘层的技术。例如在专利文献1中公开了这样的技术。
专利文献1：日本特开2017-118128号公报
在现有技术中，存在如下问题，即，在将导线键合于在使线圈间绝缘的绝缘层上侧形成的焊盘时，该绝缘层变形，接合品质降低。
发明内容
本发明就是为了解决上述那样的问题而提出的，其目的在于提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置、及具有该变压器装置的半导体装置。
根据本发明的一个方式，提供变压器装置，该变压器装置具有：面状的第1线圈；第1绝缘层，其设置于第1线圈的上侧；中间层，其设置于第1绝缘层的上侧；第2绝缘层，其设置于中间层的上侧；面状的第2线圈，其设置于第2绝缘层的上侧，与第1线圈相对；以及导电性的焊盘，其设置于第2绝缘层的上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，中间层比第1绝缘层及第2绝缘层的硬度高。
另外，根据本发明的另一个方式，提供变压器装置，该变压器装置具有：面状的第1线圈；第1绝缘层，其设置于第1线圈的上侧；中间层，其设置于第1绝缘层的上侧；第2绝缘层，其设置于中间层的上侧；面状的第2线圈，其设置于第2绝缘层的上侧，与第1线圈相对；以及导电性的焊盘，其设置于第2绝缘层的上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，第1绝缘层及第2绝缘层为有机绝缘层，中间层为金属层或玻璃层。
另外，根据本发明的另一个方式，提供半导体装置，该半导体装置具有：本发明的变压器装置；以及半导体电路，其与第1线圈或第2线圈电连接。
发明的效果
本发明的一个方式的变压器装置具有：第1绝缘层，其设置于第1线圈上侧；中间层，其设置于第1绝缘层上侧；第2绝缘层，其设置于中间层上侧；以及导电性的焊盘，其设置于第2绝缘层上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，中间层比第1绝缘层及第2绝缘层的硬度高。由此，提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置。
另外，本发明的另一个方式的变压器装置具有：第1绝缘层，其设置于第1线圈上侧；中间层，其设置于第1绝缘层上侧；第2绝缘层，其设置于中间层上侧；以及导电性的焊盘，其设置于第2绝缘层上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，第1绝缘层及第2绝缘层为有机绝缘层，中间层为金属层或玻璃层。由此，提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置。
另外，本发明的另一个方式的半导体装置具有：本发明的变压器装置；以及半导体电路，其与第1线圈或第2线圈电连接。由此，提供具有本发明的变压器装置的半导体装置。
附图说明
图1是表示实施方式1的半导体装置的图。
图2是实施方式1的半导体装置的配线层及焊盘的俯视图。
图3是表示实施方式1的半导体装置的变形例的图。
图4是表示实施方式1的半导体装置的变形例的图。
图5是表示实施方式2的半导体装置的图。
图6是表示实施方式3的半导体装置的图。
图7是表示实施方式4的半导体装置的图。
图8是表示实施方式5的半导体装置的图。
图9是实施方式5的半导体装置的中间层及绝缘层的俯视图。
图10是表示实施方式6的半导体装置的图。
图11是表示实施方式6的半导体装置的变形例的图。
图12是表示实施方式7的半导体装置的图。
具体实施方式
在下面的说明中，上及下这样的表述是指将变压器装置或半导体装置的一个方向表示为上方，将其相反方向表示为下方，不是对变压器装置或半导体装置的制造时或使用时的上下方向进行限定。
<A.实施方式1>
<A－1.结构>
图1是表示本实施方式的半导体装置200的图。
半导体装置200具有变压器装置101、电路区域16及电路区域23。
变压器装置101具有：基板1；绝缘层2，其设置于基板1的上表面之上；配线层3，其设置于绝缘层2的上表面的局部区域之上；绝缘层4，其设置于配线层3的上表面之上及绝缘层2的上表面中的没有设置配线层3的区域之上；配线层5，其设置于绝缘层4的上表面之上的局部区域；绝缘层7，其设置于绝缘层4的上表面中的没有设置配线层5的区域之上及配线层5的上表面之上；绝缘层8(第1绝缘层的一个例子)，其设置于绝缘层7的上表面之上；中间层9，其设置于绝缘层8的上表面的局部区域之上；绝缘层10(第2绝缘层的一个例子)，其设置于绝缘层8的上表面中的没有设置中间层9的区域之上及中间层9的上表面之上；配线层11，其设置于绝缘层10的上表面的局部区域之上；焊盘21，其设置于绝缘层10的上表面的局部区域之上；焊盘22，其设置于绝缘层10的上表面的局部区域之上；以及绝缘层12，其设置于绝缘层10的上表面中的没有设置配线层11、焊盘21以及焊盘22这三者的区域之上及配线层11之上。
在俯视观察时，焊盘21及焊盘22的外周部分被绝缘层12覆盖，焊盘21及焊盘22的中心部分没有被绝缘层12覆盖。
焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。焊盘21例如配置为在俯视观察时焊盘21整体与中间层9重叠。在图1中示出焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处的情况，但也可以不是焊盘21，而是焊盘22配置于在俯视观察时与中间层9至少局部地重叠的位置处，还可以是焊盘21及焊盘22这两者配置于在俯视观察时与中间层9至少局部地重叠的位置处。
中间层9形成为没有从绝缘层8的上表面伸出。在图1中，中间层9形成于绝缘层8的上表面的局部区域之上。但是，中间层9也可以形成于绝缘层8的上表面整体之上。在俯视观察时，如果中间层9与绝缘层8大致形成于相同区域，例如，如果中间层9的外周包含于距离绝缘层8的外周1.5μm以内的区域，则在制造时，能够使用与形成绝缘层8时使用的掩模相同的掩模来形成中间层9。
中间层9比绝缘层8和绝缘层10的硬度高。在本发明中，硬度是指维氏硬度。中间层9的维氏硬度例如大于或等于绝缘层8和绝缘层10的维氏硬度的2倍。
配线层5为变压器装置101的初级线圈(第1线圈的一个例子)，配线层11为变压器装置101的次级线圈(第2线圈的一个例子)。配线层5及配线层11各自为面状的线圈。作为面状的线圈的配线层5与作为面状的线圈的配线层11配置为彼此相对。变压器装置101为如下无芯变压器装置，即，通过初级线圈即配线层5与次级线圈即配线层11之间的磁耦合，能够进行与配线层5连接的电路和与配线层11连接的电路之间的信号传输。配线层5和配线层11之间通过绝缘层8及绝缘层10进行绝缘。为了使配线层5和配线层11之间绝缘，优选绝缘层8和绝缘层10各自为大于或等于5μm的厚度。
变压器装置101还具有焊盘14及焊盘15。焊盘14及焊盘15各自设置于绝缘层4之上。焊盘14及焊盘15的外周部分被绝缘层7覆盖，焊盘14及焊盘15的中心部分没有被绝缘层7覆盖。
配线层5所形成的电路的一个端部即在俯视观察时位于内侧的端部13经由将绝缘层4在上下方向上贯穿的接触通路孔6与配线层3连接。另外，配线层5所形成的电路的另一个端部即在俯视观察时位于外侧的端部与焊盘15连接。配线层3经由将绝缘层4在上下方向上贯穿的接触通路孔40与焊盘14连接。即，配线层5经由接触通路孔6、配线层3及接触通路孔40与焊盘14连接。
配线层3、配线层5、配线层11、接触通路孔6、接触通路孔40、焊盘14、焊盘15、焊盘21及焊盘22各自具有导电性。
图2是配线层11、焊盘21及焊盘22的俯视图。如图2所示，在俯视观察时，配线层11以焊盘21为中心形成为螺旋状。配线层11所形成的电路的一个端部即在俯视观察时位于内侧的端部与焊盘21连接。配线层11所形成的电路的另一个端部即在俯视观察时位于外侧的端部与焊盘22连接。
电路区域16具有焊盘17及焊盘18。焊盘17和变压器装置101的焊盘14通过导线19连接。焊盘18和变压器装置101的焊盘15通过导线20连接。
电路区域23具有焊盘24及焊盘25。焊盘24和变压器装置101的焊盘22通过导线26连接。焊盘25和变压器装置101的焊盘21通过导线27连接。
在电路区域16，通过n型半导体区域50、n型半导体区域51、p型半导体区域52、栅极电极53、绝缘膜54而形成有n沟道型的横向型MOSFET。该横向型MOSFET经由接触通路孔55与焊盘17连接，另外，能够经由接触通路孔56与外部的电路连接。相同地，在电路区域16形成有经由接触通路孔与焊盘18连接的p沟道型的横向型MOSFET，该MOSFET能够经由接触通路孔与外部的电路连接。
在电路区域23，通过n型半导体区域60、n型半导体区域61、p型半导体区域62、栅极电极63、绝缘膜64而形成有n沟道型的横向型MOSFET。该横向型MOSFET经由接触通路孔65与焊盘25连接，另外，能够经由接触通路孔66与外部的电路连接。相同地，在电路区域23形成有经由接触通路孔与焊盘24连接的p沟道型的横向型MOSFET，该MOSFET能够经由接触通路孔与外部的电路连接。
在电路区域16，例如也可以形成有半导体电路，该半导体电路用于基于试图传输至电路区域23侧的电路的信号来对在配线层5流动的电流进行控制。另外，在电路区域23，例如也可以形成有用于根据在配线层11产生的电压对信号进行复原的半导体电路。
如以上说明所述，变压器装置101具有：配线层5，其为面状的线圈；绝缘层8，其设置于配线层5上侧；中间层9，其设置于绝缘层8上侧；绝缘层10，其设置于中间层9上侧；配线层11，其设置于绝缘层10上侧，是与作为面状的线圈的配线层5相对的面状的线圈；以及导电性的焊盘21，其设置于绝缘层10上侧，与配线层11的一端侧连接。另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处，中间层9比绝缘层8及绝缘层10的硬度高。由此，焊盘21与导线27的接合品质高。
<A-2.制造方法>
在对变压器装置101进行制造时，例如，准备基板1，依次形成绝缘层2、配线层3、绝缘层4、接触通路孔6、接触通路孔40、配线层5、焊盘14、焊盘15、绝缘层7、绝缘层8、中间层9、绝缘层10、配线层11、焊盘21、焊盘22及绝缘层12。
基板1例如是使用了硅半导体基板等单体半导体的基板。基板1也可以是化合物半导体基板。基板1也可以是使用了SiC或GaN的宽带隙半导体基板。基板1也可以是SOI(Silicon on Insulator)基板。基板1还可以是使用了玻璃等绝缘体的绝缘体基板。
绝缘层2例如为SiO2层。作为绝缘层2的SiO2层例如是通过对TEOS(Tetraethylorthosilicate，四乙氧基硅烷)进行涂敷或对含有SiO2的溶液进行涂敷的方法形成的。在作为基板1使用了半导体基板的情况下，也可以将绝缘层2形成为热氧化膜。
配线层3、配线层5及配线层11的材料例如是在半导体工艺中广泛使用的铝或含有铝的化合物。配线层3、配线层5及配线层11的材料也可以是其它金属(例如铜)，还可以是金属以外的导体。配线层3、配线层5及配线层11各自例如是在通过溅射法形成了成为母体的金属层后，通过湿蚀刻或干蚀刻进行图案化而得到的。配线层3、配线层5及配线层11例如也可以通过镀敷形成。
绝缘层4例如为SiO2层。作为绝缘层4的SiO2层例如是通过对TEOS进行涂敷或对含有SiO2的溶液进行涂敷的方法形成的。
绝缘层7和绝缘层12各自例如是SiN层或聚酰亚胺层，但也可以是使用其它材料形成的绝缘层。作为形成作为绝缘层7或绝缘层12的聚酰亚胺层的方法，存在在通过旋转涂敷形成了层后，通过曝光形成图案的方法。
绝缘层8和绝缘层10例如是使用在半导体工艺中广泛使用的绝缘强度高的聚酰亚胺形成的。绝缘层8和绝缘层10也可以是使用聚酰亚胺以外的有机绝缘材料形成的有机绝缘层。另外，绝缘层8的材料与绝缘层10的材料也可以不同。如果绝缘层8和绝缘层10是有机绝缘层，则能够廉价地形成绝缘层8和绝缘层10。
中间层9例如是使用在半导体制造工序中广泛使用且通常比有机绝缘层硬度高的铝等导体形成的。通过以与形成配线层3、配线层5及配线层11相同的方法形成中间层9，能够廉价地形成中间层9。中间层9例如为金属，例如是铝或铜、或者含有它们中的任意者的化合物。中间层9只要是比绝缘层8和绝缘层10硬度高的层，则例如也可以是玻璃层等绝缘层。中间层9例如也可以是硅酸盐玻璃层。
中间层9例如是使用非磁性体(即，不是强磁性体的物质)形成的非磁性层。中间层9的体积磁化率的绝对值在SI单位制中例如小于或等于1×10-3。只要中间层9对磁场的响应小，就可以抑制由设置了中间层9导致的对配线层5和配线层11之间的磁耦合的影响。
在使用变压器装置101对半导体装置200进行制造时，将导线27接合于焊盘21，将导线26接合于焊盘22。在变压器装置101中，在使配线层5和配线层11之间绝缘的绝缘层8和绝缘层10之间，形成有硬度比绝缘层8及绝缘层10高的中间层9。另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。因此，相对于将导线27接合于焊盘21时的来自上方的压力，绝缘层8及绝缘层10不易发生变形。由此，焊盘21与导线27的接合变强，能够高品质地将导线27接合于焊盘21。另外，由于焊盘21和导线27的接合品质高，因此半导体装置200的品质提高。
<A－3.变形例>
就图1所示的半导体装置200而言，将变压器装置101、电路区域16及电路区域23各自图示为不同的芯片，但也可以将电路区域16或电路区域23、或者这两者形成于与变压器装置101相同的芯片内。另外，在变压器装置101和电路区域16或电路区域23形成于相同芯片内的情况下，变压器装置101的初级线圈或次级线圈与电路区域16或电路区域23也可以通过形成于芯片内的配线层而不是导线来连接。
在图3中示出电路区域16形成于与变压器装置101相同的芯片内的情况下的半导体装置200。就图3所示的半导体装置200而言，电路区域16和配线层5通过配线层41及配线层3而连接。在形成有变压器装置101的芯片内也可以形成与图3所示的电路不同的MOSFET等电路。
图1或图3所示的半导体装置200具有变压器装置101作为变压器装置，但半导体装置200也可以具有后述各实施方式的变压器装置以替代变压器装置101。
在本实施方式中，作为变压器装置101的典型例，示出作为配线层5而形成初级线圈，配线层5和焊盘14经由配线层5下侧的配线层3而连接的结构，但也可以在配线层3和配线层5的上下进一步形成有其它配线层。
另外，变压器装置101也可以替代图1而设为图4所示那样的结构。就图4所示的结构的变压器装置101而言，与图1所示的结构相比，没有配线层3及绝缘层4，另外，配线层5和焊盘14经由形成于基板1的扩散层30而连接。配线层5的一个端部13和扩散层30通过接触通路孔28而连接，焊盘14和扩散层30通过接触通路孔29而连接。在图4所示的结构中，基板1为半导体基板，扩散层30、接触通路孔28及接触通路孔29是使用通常的半导体制造工序形成的。
<B.实施方式2>
图5是实施方式2涉及的变压器装置102。
变压器装置102与实施方式1的变压器装置101相比，区别在于中间层9形成为将绝缘层8的上表面及侧面整体覆盖。变压器装置102在其它方面与变压器装置101相同。
就变压器装置102而言，通过在蚀刻时利用中间层9将绝缘层8的上表面及侧面整体覆盖，能够防止在形成中间层9的图案时的该蚀刻时绝缘层8受到损伤而使初级线圈和次级线圈之间的绝缘劣化。
<C.实施方式3>
图6是表示实施方式3涉及的变压器装置103的图。
变压器装置103与实施方式1的变压器装置101相比，区别在于在俯视观察时中间层9中的局部区域从绝缘层8的上侧插入至绝缘层8的内部。变压器装置103在其它方面与变压器装置101相同。特别地，变压器装置103也与变压器装置101的情况相同地，中间层9比绝缘层8和绝缘层10的硬度高，另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。
就变压器装置103而言，由于在俯视观察时中间层9中的局部区域从绝缘层8的上侧插入至绝缘层8的内部，因此在将导线接合于焊盘21时绝缘层8及绝缘层10不易发生变形的效果更好。由此，能够高品质地将导线接合于焊盘21。另外，中间层9与绝缘层8的密合性提高，不易引起中间层9和绝缘层8的剥离。
<D.实施方式4>
图7是表示实施方式4涉及的变压器装置104的图。
变压器装置104与实施方式1的变压器装置101相比，区别在于在俯视观察时中间层9中的局部区域在上下方向上将绝缘层8贯穿，与绝缘层7接触。变压器装置104在其它方面与变压器装置101相同。特别地，变压器装置104也与变压器装置101的情况相同地，中间层9比绝缘层8和绝缘层10的硬度高，另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。
变压器装置104具有与实施方式3的变压器装置103相同的效果。另外，在绝缘层7的硬度比绝缘层8的硬度高的情况下，由于中间层9与绝缘层7接触，因此将导线接合于焊盘21时的中间层9的变形受到抑制，其结果能够高品质地将导线接合于焊盘21。
<E.实施方式5>
图8是表示实施方式5涉及的变压器装置105的图。
图9是将实施方式5涉及的变压器装置105的绝缘层8及中间层9提取出而示出的俯视图。在图9中，绝缘层8仅示出中间层9附近的部分。另外，在图9中，由虚线示出焊盘21的配置。
变压器装置105与实施方式1的变压器装置101相比，区别在于在中间层9设置有在上下方向上贯穿的孔。变压器装置105在其它方面与变压器装置101相同。特别地，变压器装置105也与变压器装置101的情况相同地，中间层9比绝缘层8和绝缘层10的硬度高，另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。
也可以在中间层9设置有多个在上下方向上贯穿的孔。
对于实施方式2至4的变压器装置，也可以在中间层9设置有在上下方向上贯穿的孔。
在将导线接合于焊盘21时的压力或其它应力施加于中间层9的情况下，有可能在中间层9产生裂缝，但通过在中间层9设置有在上下方向上贯穿的孔，能够对在压力或应力施加于中间层9的情况下的裂缝的产生进行抑制。
<F.实施方式6>
图10是表示实施方式6涉及的变压器装置106的图。
变压器装置106与实施方式1的变压器装置101相比，区别在于在绝缘层8和中间层9之间还具有绝缘层31。绝缘层31设置为将绝缘层8的上表面及侧面整体覆盖。变压器装置106在其它方面与变压器装置101相同。特别地，变压器装置106也与变压器装置101的情况相同地，中间层9比绝缘层8和绝缘层10的硬度高，另外，焊盘21配置于在俯视观察时与中间层9至少局部地重叠的位置处。
也可以对实施方式2至5的变压器装置追加绝缘层31。
通过具有绝缘层31，能够防止由形成中间层9时的蚀刻等工序对绝缘层8造成的损伤。
另外，也可以在形成了中间层9后的工序中局部地除去绝缘层31，如图11所示将绝缘层31形成于绝缘层8的主面之上的一部分。另外，也可以是绝缘层31形成于中间层9下侧的局部区域而不是整体，中间层9的俯视观察时的局部区域与绝缘层8接触。
绝缘层31可以是使用了在半导体工艺中广泛使用的SiO2或SiN等绝缘体的绝缘层，也可以是由其它材料形成的无机绝缘层。在形成了中间层9后的工序中局部地除去绝缘层31的情况下，对于绝缘层31，优选该除去工序中的对绝缘层8的损伤小或者没有对绝缘层8的损伤。
绝缘层31的厚度例如比绝缘层8及绝缘层10薄。通过将绝缘层31的厚度例如设为小于或等于1μm，能够对由形成绝缘层31导致的追加成本进行抑制。
<G.实施方式7>
图12是表示实施方式7涉及的变压器装置107的图。
变压器装置107是针对实施方式1的变压器装置101，在绝缘层8和绝缘层10之间追加了绝缘层32的结构。变压器装置107在其它方面与变压器装置101相同。特别地，就变压器装置107而言，焊盘21也配置于在俯视观察时与中间层9至少局部地重叠的位置处。另外，就变压器装置107而言，中间层9比绝缘层8、绝缘层10及绝缘层32硬度高。
绝缘层32例如是使用聚酰亚胺形成的。绝缘层32也可以是使用聚酰亚胺以外的有机绝缘材料形成的有机绝缘层。也可以针对实施方式2至6中的任意变压器装置，在绝缘层8和绝缘层10之间追加绝缘层32。
变压器装置107与变压器装置101相比，由于配线层5和配线层11之间的绝缘层的总计厚度增加，因此配线层5和配线层11之间的绝缘性提高。另外，通过增加层的数量，能够容易地增加配线层5和配线层11之间的绝缘层的总计厚度。就变压器装置107而言，绝缘层8和绝缘层32被形成为不同的层这一点例如能够通过对图12所示那样的剖面进行观察来确认。
与将中间层9形成于绝缘层8的上表面之上相比，将中间层9形成于绝缘层32的上表面之上这一做法能够进一步对将导线接合于焊盘21时的焊盘21周边的变形进行抑制，能够提高焊盘21和导线的接合品质，因此优选。但是，在将中间层9形成于绝缘层8的上表面之上的情况下，也会得到对焊盘21周边的变形进行抑制而提高焊盘21和导线的接合品质的效果。另外，为了使配线层5和配线层11之间的绝缘性进一步提高，除了绝缘层8、绝缘层32及绝缘层10，也可以进一步追加其它绝缘层。即，可以在配线层5和配线层11之间在上下方向上层叠有包含绝缘层8及绝缘层10的大于或等于3层绝缘层。在该情况下，同样地，中间层9配置于该大于或等于3层绝缘层之间的某处，通过使中间层9的硬度比该大于或等于3层绝缘层的每一者的硬度高，从而得到对焊盘21周边的变形进行抑制而提高焊盘21和导线的接合品质的效果。另外，如果该大于或等于3层绝缘层是例如有机绝缘层，则能够廉价地形成该大于或等于3层绝缘层。
此外，可以将各实施方式自由地组合，对各实施方式适当进行变形、省略。
标号的说明
1基板，2、4、7、8、10、12、31、32绝缘层，3、5、11、41配线层，9中间层，14、15、17、18、21、22、24、25焊盘，16、23电路区域，101、102、103、104、105、106、107变压器装置，200半导体装置。

Claims (32)

1.一种变压器装置，其具有：
面状的第1线圈；
第1绝缘层，其设置于所述第1线圈的上侧；
中间层，其设置于所述第1绝缘层的上侧；
第2绝缘层，其设置于所述中间层的上侧；
面状的第2线圈，其设置于所述第2绝缘层的上侧，与所述第1线圈相对；以及
导电性的焊盘，其设置于所述第2绝缘层的上侧，与所述第2线圈的一端侧连接，
所述焊盘配置于在俯视观察时与所述中间层至少局部地重叠的位置处，
所述中间层比所述第1绝缘层及所述第2绝缘层的硬度高。
2.根据权利要求1所述的变压器装置，其中，
所述第1绝缘层及所述第2绝缘层为有机绝缘层。
3.根据权利要求1或2所述的变压器装置，其中，
所述第1绝缘层及所述第2绝缘层含有聚酰亚胺。
4.根据权利要求1至3中任一项所述的变压器装置，其中，
所述中间层为导体。
5.根据权利要求4所述的变压器装置，其中，
所述中间层含有铝或铜。
6.根据权利要求2至5中任一项所述的变压器装置，其中，
还具有在所述第1绝缘层的上表面之上设置的无机绝缘层，
所述中间层的至少一部分设置于所述无机绝缘层的上表面之上，
所述无机绝缘层的厚度小于或等于1μm。
7.根据权利要求6所述的变压器装置，其中，
所述无机绝缘层将所述第1绝缘层的上表面及侧面整体覆盖。
8.根据权利要求2至7中任一项所述的变压器装置，其中，
在所述第1线圈和所述第2线圈之间在上下方向上层叠有包含所述第1绝缘层及所述第2绝缘层的大于或等于3层有机绝缘层。
9.根据权利要求1至7中任一项所述的变压器装置，其中，
在所述第1线圈和所述第2线圈之间在上下方向上层叠有包含所述第1绝缘层及所述第2绝缘层的大于或等于3层绝缘层，
所述中间层比所述大于或等于3层绝缘层的每一者的硬度高。
10.根据权利要求1至9中任一项所述的变压器装置，其中，
在俯视观察时，所述中间层的外周包含于距离所述第1绝缘层的外周1.5μm以内的区域。
11.根据权利要求1至9中任一项所述的变压器装置，其中，
所述中间层将所述第1绝缘层的上表面及侧面整体覆盖。
12.根据权利要求1至10中任一项所述的变压器装置，其中，
俯视观察时中间层中的局部区域从所述第1绝缘层的上侧插入至所述第1绝缘层的内部。
13.根据权利要求1至10中任一项所述的变压器装置，其中，
还具有设置于所述第1线圈的上侧且位于所述第1绝缘层的下侧的第3绝缘层，
所述第3绝缘层比所述第1绝缘层的硬度高，
俯视观察时中间层中的局部区域将所述第1绝缘层贯穿而与所述第3绝缘层接触。
14.根据权利要求1至13中任一项所述的变压器装置，其中，
在所述中间层设置有在上下方向上贯穿的孔。
15.根据权利要求1至14中任一项所述的变压器装置，其中，
所述第1绝缘层及所述第2绝缘层各自的厚度大于或等于5μm。
16.根据权利要求1至15中任一项所述的变压器装置，其中，
所述中间层为非磁性层。
17.一种变压器装置，其具有：
面状的第1线圈；
第1绝缘层，其设置于所述第1线圈的上侧；
中间层，其设置于所述第1绝缘层的上侧；
第2绝缘层，其设置于所述中间层的上侧；
面状的第2线圈，其设置于所述第2绝缘层的上侧，与所述第1线圈相对；以及
导电性的焊盘，其设置于所述第2绝缘层的上侧，与所述第2线圈的一端侧连接，
所述焊盘配置于在俯视观察时与所述中间层至少局部地重叠的位置处，
所述第1绝缘层及所述第2绝缘层为有机绝缘层，
所述中间层为金属层或玻璃层。
18.根据权利要求17所述的变压器装置，其中，
所述第1绝缘层及所述第2绝缘层含有聚酰亚胺。
19.根据权利要求17或18所述的变压器装置，其中，
所述中间层含有铝或铜。
20.根据权利要求17至19中任一项所述的变压器装置，其中，
还具有在所述第1绝缘层的上表面之上设置的无机绝缘层，
所述中间层的至少一部分设置于所述无机绝缘层的上表面之上，
所述无机绝缘层的厚度小于或等于1μm。
21.根据权利要求20所述的变压器装置，其中，
所述无机绝缘层将所述第1绝缘层的上表面及侧面整体覆盖。
22.根据权利要求17至21中任一项所述的变压器装置，其中，
在所述第1线圈和所述第2线圈之间在上下方向上层叠有包含所述第1绝缘层及所述第2绝缘层的大于或等于3层有机绝缘层。
23.根据权利要求17至21中任一项所述的变压器装置，其中，
在所述第1线圈和所述第2线圈之间在上下方向上层叠有包含所述第1绝缘层及所述第2绝缘层的大于或等于3层绝缘层，
所述中间层比所述大于或等于3层绝缘层的每一者的硬度高。
24.根据权利要求17至23中任一项所述的变压器装置，其中，
在俯视观察时，所述中间层的外周包含于距离所述第1绝缘层的外周1.5μm以内的区域。
25.根据权利要求17至23中任一项所述的变压器装置，其中，
所述中间层将所述第1绝缘层的上表面及侧面整体覆盖。
26.根据权利要求17至24中任一项所述的变压器装置，其中，
俯视观察时中间层中的局部区域从所述第1绝缘层的上侧插入至所述第1绝缘层的内部。
27.根据权利要求17至24中任一项所述的变压器装置，其中，
还具有设置于所述第1线圈的上侧且位于所述第1绝缘层的下侧的第3绝缘层，
所述第3绝缘层比所述第1绝缘层的硬度高，
俯视观察时中间层中的局部区域将所述第1绝缘层贯穿而与所述第3绝缘层接触。
28.根据权利要求17至27中任一项所述的变压器装置，其中，
在所述中间层设置有在上下方向上贯穿的孔。
29.根据权利要求17至28中任一项所述的变压器装置，其中，
所述第1绝缘层及所述第2绝缘层各自的厚度大于或等于5μm。
30.根据权利要求17至29中任一项所述的变压器装置，其中，
所述中间层为非磁性层。
31.一种半导体装置，其具有：
权利要求17至30中任一项所述的变压器装置；以及
半导体电路，其与所述第1线圈或所述第2线圈电连接。
32.根据权利要求31所述的半导体装置，其中，
所述变压器装置和所述半导体电路形成于相同芯片。
CN202210017074.0A 2021-01-13 2022-01-07 变压器装置及半导体装置 Pending CN114765091A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-003487 2021-01-13
JP2021003487A JP7535953B2 (ja) 2021-01-13 2021-01-13 トランス装置および半導体装置

Publications (1)

Publication Number Publication Date
CN114765091A true CN114765091A (zh) 2022-07-19

Family

ID=82116386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210017074.0A Pending CN114765091A (zh) 2021-01-13 2022-01-07 变压器装置及半导体装置

Country Status (4)

Country Link
US (1) US20220223332A1 (zh)
JP (1) JP7535953B2 (zh)
CN (1) CN114765091A (zh)
DE (1) DE102021130732A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3645450B2 (ja) 1999-06-24 2005-05-11 株式会社東芝 半導体装置
DE10249192A1 (de) 2002-10-22 2004-05-13 Infineon Technologies Ag Elektronisches Bauelement mit integriertem passiven elektronischen Bauelement und Verfahren zu dessen Herstellung
JP2005085939A (ja) 2003-09-08 2005-03-31 Renesas Technology Corp 半導体装置およびその製造方法
JP6091206B2 (ja) 2012-12-21 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP5553923B2 (ja) 2013-06-14 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置
JP6360926B2 (ja) 2017-02-07 2018-07-18 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
DE102021130732A1 (de) 2022-07-14
JP7535953B2 (ja) 2024-08-19
JP2022108474A (ja) 2022-07-26
US20220223332A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
US10128125B2 (en) Semiconductor device and method of manufacturing the same
US10157974B2 (en) Semiconductor device and method of manufacturing the same
KR100827667B1 (ko) 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
US7508079B2 (en) Circuit substrate and method of manufacturing the same
TWI549222B (zh) 絕緣結構、形成絕緣結構之方法及包括此絕緣結構之晶片級隔離器
JP6355541B2 (ja) 半導体装置およびその製造方法
US10204732B2 (en) Dielectric stack, an isolator device and method of forming an isolator device
US8159071B2 (en) Semiconductor package with a metal post
JP2011258687A (ja) 半導体装置およびその製造方法
US11139240B2 (en) Semiconductor module and method of manufacturing the same
KR101139650B1 (ko) 배선 기판, 그 제조 방법, 및 반도체 장치
US20220336580A1 (en) Isolator
CN114823082A (zh) 具有改进特性的无源部件
CN101996952A (zh) 集成电路芯片
CN114765091A (zh) 变压器装置及半导体装置
JP2016152328A (ja) 半導体装置およびその製造方法
JP2006049557A (ja) 半導体装置
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP2015053371A (ja) 半導体装置およびその製造方法
JP4524156B2 (ja) 半導体装置及びその製造方法
US20240194662A1 (en) Transformer device and semiconductor device
US11817346B2 (en) Isolator
US11171085B2 (en) Semiconductor device structure with magnetic layer and method for forming the same
JP4952372B2 (ja) 複合ｉｃパッケージ及びその製造方法
JP2006237216A (ja) 半導体装置およびそれが組み込まれた半導体装置集合体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination