CN118173362A - 变压器装置以及半导体装置 - Google Patents

变压器装置以及半导体装置 Download PDF

Info

Publication number
CN118173362A
CN118173362A CN202311636959.XA CN202311636959A CN118173362A CN 118173362 A CN118173362 A CN 118173362A CN 202311636959 A CN202311636959 A CN 202311636959A CN 118173362 A CN118173362 A CN 118173362A
Authority
CN
China
Prior art keywords
insulating layer
coil
transformer
region
transformer apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311636959.XA
Other languages
English (en)
Inventor
今坂俊博
山口靖雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN118173362A publication Critical patent/CN118173362A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulating Of Coils (AREA)

Abstract

本发明涉及变压器装置以及半导体装置，其目的在于提供不使芯片尺寸增大就能够使沿面距离增大的变压器装置。本发明的变压器装置具有：第一线圈；导电体，其在俯视观察时与第一线圈相比设置在外侧，基准电位与第一线圈相同；第一绝缘层，其设置在第一线圈的上部；第二线圈，其设置在第一绝缘层的上表面；第二绝缘层，其在第二线圈与导电体之间，以与第一绝缘层之间产生间隙的方式设置；以及第三绝缘层，其覆盖第一绝缘层、第二绝缘层、第二线圈以及导电体。

Description

变压器装置以及半导体装置
技术领域
本发明涉及变压器装置以及半导体装置。
背景技术
在专利文献1中，作为在以不同的基准电位动作的2个电路之间进行信号传递的方法，公开了在半导体基板之上形成无芯变压器(coreless transformer)的技术。该无芯变压器由与2个电路各自电连接的线圈形成。
专利文献1：日本特开2008-270490号公报
但是，在上述的方法中，由于2个线圈成为不同的基准电位，所以存在下述担忧，即，在产生了电位差时，产生从线圈向意料外的部位的放电。为了抑制该放电，需要确保沿面距离。但是，为了确保沿面距离，需要使芯片尺寸增大，所以存在成本上升的课题。
发明内容
本发明为了解决上述的问题，其第一目的在于，提供不使芯片尺寸增大就能够使沿面距离增大的变压器装置。
另外，本发明的第二目的在于，提供不使芯片尺寸增大就能够使沿面距离增大的半导体装置。
本发明的方案优选为变压器装置，其具有：第一线圈；导电体，其在俯视观察时与第一线圈相比设置在外侧，基准电位与第一线圈相同；第一绝缘层，其设置在第一线圈的上部；第二线圈，其设置在第一绝缘层的上表面；第二绝缘层，其在第二线圈与导电体之间，以与第一绝缘层之间产生间隙的方式设置；以及第三绝缘层，其覆盖第一绝缘层、第二绝缘层、第二线圈以及导电体。
发明的效果
根据本发明的方案，不使芯片尺寸增大就能够使沿面距离增大。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的结构的剖视图。
图2是表示本发明的实施方式1涉及的变压器装置的沿面距离的剖视图。
图3是表示本发明的实施方式1涉及的变压器装置的沿面距离的俯视图。
图4是表示本发明的实施方式2涉及的变压器装置的剖视图。
图5是表示本发明的实施方式3涉及的变压器装置的剖视图。
图6是表示本发明的实施方式4涉及的变压器装置的剖视图。
图7是表示本发明的实施方式5涉及的变压器装置的剖视图。
图8是表示本发明的实施方式6涉及的变压器装置的剖视图。
具体实施方式
实施方式1
图1是表示本发明的实施方式1涉及的半导体装置的结构的剖视图。半导体装置200具有变压器装置100。变压器装置100具有基板1。基板1可以是由硅或硅化合物等材质形成的半导体基板，也可以是由玻璃等绝缘体、SiC、GaN或金刚石等宽带隙半导体或SOI(Silicon On Insulator)形成的基板。
在基板1的上表面形成有绝缘层2。只要是在基板1为半导体基板的情况下，绝缘层2可以作为热氧化膜而形成，也可以通过TEOS或SiO2的涂覆等而形成。
在绝缘层2的上表面形成有配线层3。配线层3是将后述的配线层9与后述的电路区域15连接的路径的一部分。配线层3通常通过以Al或包含Al的化合物为材质的溅射(sputter)等而成膜，通过湿蚀刻或干蚀刻而形成图案。但是，也可以不通过溅射，而是通过镀敷或蒸镀等方法而成膜。另外，也可以由Cu等金属形成，也可以由其它导体形成。
在配线层3的上表面形成有绝缘层4。绝缘层4通常使用通过TEOS或SiO2的涂覆等而形成的方法，但也可以使用其它绝缘材料。
在绝缘层4的上表面形成有配线层5。配线层5是以焊盘11及焊盘12为端部的涡旋状的第一线圈。焊盘11通过配线层3和通路孔6而与配线层5连接。另外，配线层5通过与后述的配线层9磁耦合，从而形成无芯变压器。
另外，配线层5通常通过以Al或包含Al的化合物为材质的溅射等而成膜，通过湿蚀刻或干蚀刻而形成图案。但是，也可以不通过溅射，而是通过镀敷或蒸镀等方法而成膜。另外，也可以由Cu等金属形成，也可以由其它导体形成。
在绝缘层4以及配线层5的上表面形成有绝缘层7。绝缘层4通常使用通过SiN或聚酰亚胺形成的方法，但也可以使用其它绝缘材料。
在绝缘层7的上表面形成有绝缘层8。绝缘层8可以使用如聚酰亚胺那样的有机绝缘层，也可以使用氧化膜等绝缘层。
在绝缘层8的上表面形成有配线层9。配线层9是以焊盘13及焊盘14为端部的涡旋状的第二线圈。另外，配线层9通过与配线层5磁耦合，从而形成无芯变压器。
进一步地，配线层9通常通过以Al或包含Al的化合物为材质的溅射等而成膜，通过湿蚀刻或干蚀刻而形成图案。但是，也可以不通过溅射，而是通过镀敷或蒸镀等方法而成膜。另外，也可以由Cu等金属形成，也可以由其它导体形成。
在绝缘层8以及配线层9的上表面形成有绝缘层10。此外，绝缘层10也可以在除了焊盘11、焊盘12、焊盘14以及焊盘14之外的绝缘层7的上表面、或区域25的上表面形成。
变压器装置100具有绝缘层26。绝缘层26可以使用如聚酰亚胺那样的有机绝缘层，也可以使用氧化膜等绝缘层。另外，优选绝缘层26的膜厚等于或大于绝缘层8的膜厚。此外，绝缘层26也可以是以通过后述的区域25与绝缘层8分离的形式形成的。
在绝缘层26与绝缘层8之间存在区域25。另外，区域25是在绝缘层8中位于配线层9的外侧、贯通至绝缘层7的区域。例如，区域25通过以将配线层9、焊盘13以及焊盘14包围的方式形成，从而将绝缘层26与绝缘层8分离。区域25可以通过聚酰亚胺的曝光或显影而形成，也可以通过蚀刻而形成。
此外，区域25也可以配置多个。另外，区域25也可以仅形成于变压器装置100、后述的半导体装置区域180以及半导体装置区域190的一部分。
与绝缘层7、绝缘层10以及绝缘层26的上表面相同地，区域25由绝缘层27覆盖。绝缘层27可以通过树脂封装或凝胶封装而形成，也可以是通过半导体工艺而形成的聚酰亚胺或氧化膜等绝缘层。
半导体装置200具有半导体装置区域180。半导体装置区域180虽然在此表示为不同的芯片，但也可以在同一芯片内形成。在该情况下，也可以不通过导线键合进行各连接，而是通过配线层进行各连接。
半导体装置区域180具有电路区域15。电路区域15是使配线层5动作的电路区域。电路区域15经由焊盘16而与导线键合18连接。导线键合18与焊盘12连接。另外，电路区域15经由焊盘17而与导线键合19连接。导线键合19与焊盘11连接。
另外，半导体装置200具有半导体装置区域190。半导体装置区域190虽然在此表示为不同的芯片，但也可以在同一芯片内形成。在该情况下，也可以不通过导线键合进行各连接，而是通过配线层进行各连接。
半导体装置区域190具有电路区域20。电路区域20是使配线层9动作的电路区域。电路区域20经由焊盘21而与导线键合23连接。导线键合23与焊盘13连接。另外，电路区域20经由焊盘22而与导线键合24连接。导线键合24与焊盘14连接。
图2是表示本发明的实施方式1涉及的变压器装置的沿面距离的剖视图。图2的黑色箭头符号表示从配线层9至配线层5为止的沿面距离。沿面距离是指电在导电体之间沿绝缘体的表面流动的情况下的最短距离。在导电体之间存在绝缘体的情况下，在该绝缘体中不发生短路。因此，在导电体之间发生的短路是因在导电体之间沿绝缘体的表面流动的电而引起的。即，通过充分地确保该沿面距离，从而能够防止导电体之间的短路。
在此所说的从配线层9至配线层5为止的沿面距离是从作为配线层9的端部的焊盘13至焊盘28的以沿绝缘层的表面的路径前进的情况下的距离。此外，焊盘28是与配线层5连接的任意的焊盘。
另外，关于放电路径，设想的是由配线层3、配线层5形成的焊盘以及配线、与焊盘连接的导线、安装本发明的变压器装置的基板等基准电位与线圈相同的导电体。
在此，将电路区域15的基准电位设为第1基准电位，将电路区域20的基准电位设为第2基准电位。电路区域15是使配线层5动作的电路区域。因此，配线层5的基准电位成为第1基准电位。同样地，电路区域20是使配线层9动作的电路区域。因此，配线层9的基准电位成为第2基准电位。
以往的变压器装置没有区域25。因此，在第2基准电位高于第1基准电位的情况下，出于使配线层9与焊盘28绝缘的目的，需要确保从配线层9至配线层5为止的沿面距离。因此，产生例如需要使芯片尺寸增大、成本上升的课题。
但是，通过在变压器装置100形成区域25，从而使从配线层9至配线层5为止的沿面距离增大。即，即使在第2基准电位高于第1基准电位的情况下，也不需要增大用于将配线层9与焊盘28绝缘的区域。由此，无需对芯片尺寸的增大进行抑制，能够使沿面距离增大。
此外，在图2中示出了绝缘层26的膜厚与绝缘层8的膜厚相同的例子。另一方面，在绝缘层26的膜厚大于绝缘层8的膜厚的情况下，即在绝缘层26的上表面位于比绝缘层8的上表面高的位置的情况下，上述的沿面距离进一步增大。因此，优选绝缘层26的膜厚等于或大于绝缘层8的膜厚。
图3是表示本发明的实施方式1涉及的变压器装置的沿面距离的俯视图。此外，在图3中，通过将变压器装置100的一部分以俯视图示出，从而使沿面距离容易理解。因此，仅图示除了覆盖整体的绝缘层27等之外的一部分的部件。
如上所述，沿面距离表示电在导电体之间沿绝缘体的表面流动的情况下的最短距离。因此，图2所示的沿面距离在以图3观察的情况下等于配线层9与焊盘28的最短路径。
此外，本实施方式的变压器装置100也可以通过将上表面由树脂等封装，从而使绝缘能力增大。
另外，本实施方式的变压器装置100由配线层3、配线层5以及配线层9形成线圈，但也可以在它们的上下形成其它配线层。另外，也可以通过使用由半导体工艺在基板内形成的扩散层，从而省略配线层3。
进一步地，也可以将由配线层5以及配线层9形成的线圈变更为平板。由此，作为以电容耦合进行信号传递的元件来说也能够得到相同的效果。
实施方式2
图4是表示本发明的实施方式2涉及的变压器装置的剖视图。本实施方式的变压器装置110与实施方式1的不同点在于，绝缘层7在面对区域25的范围具有膜厚小的区域。
变压器装置110具有绝缘层7a。绝缘层7a与绝缘层7的不同点在于，使绝缘层7与区域25相面对的范围的膜厚变薄。
在变压器装置110具有绝缘层7a的情况下，从作为配线层9的端部的焊盘13至焊盘28为止的距离变得比不存在绝缘层7a的情况更长。即，由于绝缘层7a，从配线层9至以第1基准电位进行动作的任意的部位为止的沿面距离与变压器装置100相比增大。其结果，产生下述效果，即，能够进一步缩小用于将配线层9与以第1基准电位进行动作的任意的部位绝缘的区域。
实施方式3
图5是表示本发明的实施方式3涉及的变压器装置的剖视图。本实施方式的变压器装置120与实施方式1的不同点在于，在绝缘层7与绝缘层8之间形成有绝缘层29。
变压器装置120具有绝缘层29。绝缘层29形成于绝缘层7的上表面，且位于绝缘层8的下表面。例如，虽然为了确保在配线层5与配线层9之间所要求的绝缘能力而需要更厚的绝缘层，但有时由单次工序能够形成的绝缘层的膜厚受到限制。在该情况下，通过除了形成绝缘层8之外还形成绝缘层29，从而能够充分地确保绝缘层整体的膜厚。
在变压器装置120具有绝缘层29的情况下，能够使从作为配线层9的端部的焊盘13至焊盘28为止的距离比不存在绝缘层29的情况更长。即，由于绝缘层29，从配线层9至以第1基准电位进行动作的任意的部位为止的沿面距离与变压器装置100相比而增大。其结果，产生下述效果，即，能够进一步缩小用于将配线层9与以第1基准电位进行动作的任意的部位绝缘的区域。
实施方式4
图6是表示本发明的实施方式4涉及的变压器装置的剖视图。本实施方式的变压器装置130与实施方式3的不同点在于，绝缘层29在面对区域25的范围具有膜厚小的区域。
变压器装置130具有绝缘层29a。绝缘层29a与绝缘层29的不同点在于，使绝缘层29与区域25相面对的范围的膜厚变薄。膜厚小的区域可以通过蚀刻而形成，也可以通过感光而形成。
在变压器装置130具有绝缘层29a的情况下，从作为配线层9的端部的焊盘13至焊盘28为止的距离变得比存在绝缘层29的情况更长。即，由于绝缘层29a，从配线层9至以第1基准电位进行动作的任意的部位为止的沿面距离与变压器装置120相比而增大。其结果，产生下述效果，即，能够进一步缩小用于将配线层9与以第1基准电位进行动作的任意的部位绝缘的区域。
实施方式5
图7是表示本发明的实施方式5涉及的变压器装置的剖视图。本实施方式的变压器装置140与实施方式3的不同点在于，绝缘层29在面对区域25的范围具有贯通区域。
变压器装置140具有绝缘层29b。绝缘层29b与绝缘层29的不同点在于，在绝缘层29与区域25相面对的范围具有贯通区域。贯通区域可以通过蚀刻而形成，也可以通过感光而形成。
在变压器装置140具有绝缘层29b的情况下，从作为配线层9的端部的焊盘13至焊盘28为止的距离变得比存在绝缘层29的情况更长。即，由于绝缘层29b，从配线层9至以第1基准电位进行动作的任意的部位为止的沿面距离与变压器装置130相比而增大。其结果，产生下述效果，即，能够进一步缩小用于将配线层9与以第1基准电位进行动作的任意的部位绝缘的区域。
实施方式6
图8是表示本发明的实施方式6涉及的变压器装置的剖视图。本实施方式的变压器装置150与实施方式5的不同点在于，绝缘层26在上表面具有凹部。
变压器装置150具有绝缘层26a。绝缘层26a与绝缘层26的不同点在于，在上表面具有凹部。凹部可以通过蚀刻而形成，也可以通过感光而形成。
在变压器装置150具有绝缘层26a的情况下，从作为配线层9的端部的焊盘13至焊盘28为止的距离变得比存在绝缘层29a的情况更长。即，由于绝缘层29b，从配线层9至以第1基准电位进行动作的任意的部位为止的沿面距离与变压器装置140相比而增大。其结果，产生下述效果，即，能够进一步缩小用于将配线层9与以第1基准电位进行动作的任意的部位绝缘的区域。
此外，在本发明中说明过的各实施方式是一个例子，能够适当地变形、省略或组合。另外，本发明的“上”以及“下”的表达是将变压器装置或半导体装置的一个方向作为上方向、将其反方向作为下方向而表示的。即，并非是限定出变压器装置或半导体装置的制造时或使用时的上下方向。
以下，将本发明的所有方案汇总记载为附录。
(附录1)
一种变压器装置，其具有：
第一线圈；
导电体，其在俯视观察时与所述第一线圈相比设置在外侧，基准电位与所述第一线圈相同；
第一绝缘层，其设置在所述第一线圈的上部；
第二线圈，其设置在所述第一绝缘层的上表面；
第二绝缘层，其在所述第二线圈与所述导电体之间，以与所述第一绝缘层之间产生间隙的方式设置；以及
第三绝缘层，其覆盖所述第一绝缘层、所述第二绝缘层、所述第二线圈以及所述导电体。
(附录2)
根据附录1所述的变压器装置，其中，
所述第二绝缘层的上表面位于比所述第一绝缘层的上表面高的位置。
(附录3)
根据附录1或2所述的变压器装置，其中，
还具有第四绝缘层，该第四绝缘层设置在所述第一线圈的上表面，
所述第四绝缘层在面向所述间隙的范围具有膜厚小的区域。
(附录4)
根据附录1至3中任一项所述的变压器装置，其中，
在所述第一线圈与所述第一绝缘层之间具有第五绝缘层。
(附录5)
根据附录4所述的变压器装置，其中，
所述第五绝缘层在面向所述间隙的范围具有膜厚小的区域。
(附录6)
根据附录4所述的变压器装置，其中，
所述第五绝缘层在面向所述间隙的范围具有贯通区域。
(附录7)
根据附录1至6中任一项所述的变压器装置，其中，
所述第二绝缘层在上表面具有凹部。
(附录8)
根据附录1至7中任一项所述的变压器装置，其中，
所述第一绝缘层以及所述第二绝缘层是有机绝缘层。
(附录9)
根据附录1至8中任一项所述的变压器装置，其中，
所述第一线圈以及所述第二线圈由平板形成。
(附录10)
根据附录1至9中任一项所述的变压器装置，其中，
由宽带隙半导体形成。
(附录11)
根据附录10所述的变压器装置，其中，
所述宽带隙半导体为碳化硅、氮化镓类材料或金刚石。
(附录12)
一种半导体装置，其具有：
附录1至11中任一项所述的变压器装置；
第一半导体电路，其与所述第一线圈电连接；以及
第二半导体电路，其与所述第二线圈电连接。
(附录13)
根据附录12所述的半导体装置，其中，
所述变压器装置、所述第一半导体电路以及所述第二半导体电路形成在同一芯片之上。
标号的说明
2 绝缘层
4 绝缘层
7 绝缘层
7a 绝缘层
8 绝缘层
10 绝缘层
25 区域
26 绝缘层
26a 绝缘层
27 绝缘层
29a 绝缘层
29b 绝缘层
100 变压器装置
110 变压器装置
120 变压器装置
130 变压器装置
140 变压器装置
150 变压器装置
200 半导体装置

Claims (13)

1.一种变压器装置，其具有：
第一线圈；
导电体，其在俯视观察时与所述第一线圈相比设置在外侧，基准电位与所述第一线圈相同；
第一绝缘层，其设置在所述第一线圈的上部；
第二线圈，其设置在所述第一绝缘层的上表面；
第二绝缘层，其在所述第二线圈与所述导电体之间，以与所述第一绝缘层之间产生间隙的方式设置；以及
第三绝缘层，其覆盖所述第一绝缘层、所述第二绝缘层、所述第二线圈以及所述导电体。
2.根据权利要求1所述的变压器装置，其中，
所述第二绝缘层的上表面位于比所述第一绝缘层的上表面高的位置。
3.根据权利要求1所述的变压器装置，其中，
还具有第四绝缘层，该第四绝缘层设置在所述第一线圈的上表面，
所述第四绝缘层在面向所述间隙的范围具有膜厚小的区域。
4.根据权利要求1所述的变压器装置，其中，
在所述第一线圈与所述第一绝缘层之间具有第五绝缘层。
5.根据权利要求4所述的变压器装置，其中，
所述第五绝缘层在面向所述间隙的范围具有膜厚小的区域。
6.根据权利要求4所述的变压器装置，其中，
所述第五绝缘层在面向所述间隙的范围具有贯通区域。
7.根据权利要求1所述的变压器装置，其中，
所述第二绝缘层在上表面具有凹部。
8.根据权利要求1所述的变压器装置，其中，
所述第一绝缘层以及所述第二绝缘层是有机绝缘层。
9.根据权利要求1所述的变压器装置，其中，
所述第一线圈以及所述第二线圈由平板形成。
10.根据权利要求1所述的变压器装置，其中，
由宽带隙半导体形成。
11.根据权利要求10所述的变压器装置，其中，
所述宽带隙半导体为碳化硅、氮化镓类材料或金刚石。
12.一种半导体装置，其具有：
权利要求1至11中任一项所述的变压器装置；
第一半导体电路，其与所述第一线圈电连接；以及
第二半导体电路，其与所述第二线圈电连接。
13.根据权利要求12所述的半导体装置，其中，
所述变压器装置、所述第一半导体电路以及所述第二半导体电路形成在同一芯片之上。
CN202311636959.XA 2022-12-08 2023-12-01 变压器装置以及半导体装置 Pending CN118173362A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022196599A JP2024082625A (ja) 2022-12-08 2022-12-08 トランス装置及び半導体装置
JP2022-196599 2022-12-08

Publications (1)

Publication Number Publication Date
CN118173362A true CN118173362A (zh) 2024-06-11

Family

ID=91186326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311636959.XA Pending CN118173362A (zh) 2022-12-08 2023-12-01 变压器装置以及半导体装置

Country Status (4)

Country Link
US (1) US20240194662A1 (zh)
JP (1) JP2024082625A (zh)
CN (1) CN118173362A (zh)
DE (1) DE102023121678A1 (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4900019B2 (ja) 2007-04-19 2012-03-21 富士電機株式会社 絶縁トランスおよび電力変換装置

Also Published As

Publication number Publication date
JP2024082625A (ja) 2024-06-20
DE102023121678A1 (de) 2024-06-13
US20240194662A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
KR100827667B1 (ko) 기판 내에 반도체 칩을 갖는 반도체 패키지 및 이를제조하는 방법
US7405486B2 (en) Circuit device
JP5605429B2 (ja) 半導体素子内蔵配線基板
US7312521B2 (en) Semiconductor device with holding member
US8344504B2 (en) Semiconductor structure comprising pillar and moisture barrier
US5567981A (en) Bonding pad structure having an interposed rigid layer
JP4775007B2 (ja) 半導体装置及びその製造方法
US20200075550A1 (en) Multi-wafer bonding structure and bonding method
US20060220261A1 (en) Semiconductor device
US20070007599A1 (en) Semiconductor device
JP3632960B2 (ja) 半導体装置
US20210225742A1 (en) Semiconductor package structure
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN118173362A (zh) 变压器装置以及半导体装置
US20240113094A1 (en) Galvanic isolation device
US20120211257A1 (en) Pyramid bump structure
US20220336580A1 (en) Isolator
JP2010251707A (ja) 配線基板及び半導体装置
US20200273845A1 (en) Multichip module, electronic device and manufacturing method of multichip module
US20060170087A1 (en) Semiconductor device
US20200243430A1 (en) Package structure and forming method of the same
CN104425423B (zh) 半导体器件
TWI815649B (zh) 晶片封裝體及其製造方法
TWI592063B (zh) 線路結構及其製法
US20220384373A1 (en) Chip package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination