JP2006501682A - 導電性電子部品およびその製造方法 - Google Patents

導電性電子部品およびその製造方法 Download PDF

Info

Publication number
JP2006501682A
JP2006501682A JP2004541739A JP2004541739A JP2006501682A JP 2006501682 A JP2006501682 A JP 2006501682A JP 2004541739 A JP2004541739 A JP 2004541739A JP 2004541739 A JP2004541739 A JP 2004541739A JP 2006501682 A JP2006501682 A JP 2006501682A
Authority
JP
Japan
Prior art keywords
conductive layer
conductive
electronic component
layer
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004541739A
Other languages
English (en)
Other versions
JP2006501682A5 (ja
Inventor
フワン、リー−ティン
リー、リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of JP2006501682A publication Critical patent/JP2006501682A/ja
Publication of JP2006501682A5 publication Critical patent/JP2006501682A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

導電構造（１００）のある実施態様は、第１の導電層（１１０）および第２の導電層（１２０）を有する。第２の導電層は、第１の導電層のほぼ全長にわたり、第１の導電層に接触している。第２の導電層は第１の導電層の上方にある。非導電層（１３０）は、第１の導電層および第２の導電層に接触している。電流は第１の導電層および第２の導電層を通じて伝搬する。

Description

本発明は一般に電子機器に関し、より詳細には、導電構造を有する電子部品および製造方法に関する。
電子部品性能に対する市場には、高速化および小型化を中心とした需要があり続けているため、設計者は、電子システムの部品寸法を増大することなく、それらの部品間および部品内での電子流を増大する方法を探求している。銅、金、アルミニウム、スズ、および銀などの導電性材料は、高伝導性および低電子流損失の特徴を有する。このため、そのような導電性材料は、電子部品内相互接続構造、電子部品間相互接続構造、および電子部品内の受動素子などの導電構造のための材料として、しばしば選択される。電子部品内相互接続構造の例には、単一層金属システムおよび複層金属システムがある。電子部品間相互接続構造の例には、ワイヤボンドがあり、受動素子の例には、誘導器、抵抗器、および変圧器がある。
導電構造は多くの場合において、約１ギガヘルツ（ＧＨｚ）を越える高周波数で駆動される。しかしながら、高周波数では、電流分配すなわち導電構造を通じた電子伝送は、表皮効果による障害を受ける。表皮効果によって、電子は導電構造の表皮外側に向けて集中させ、導電構造の導電領域断面積は事実上減少する。このように表皮効果は、導電構造において、エネルギー効率および電子伝送の障害として作用する。
ワイヤボンドなどの導電構造における別の問題は、ワイヤボンドが誘導損失およびインピーダンスを有することである。ワイヤボンドにおける高損失は、特に高周波数では、信号を伝えるワイヤボンドの能力に有意に影響する。したがって、高損失を伴うワイヤボンドは、ワイヤボンドが部品間の相互接続構造として用いられ得る距離をおおいに限定する。さらに、電子部品に対して複数のグランドワイヤボンドが付加され得るが、そのような複数のグランドワイヤボンドを有するワイヤボンドのインピーダンスを制御することは、容易でない。
上述の表皮効果およびインピーダンスの問題は、導電構造における単位距離あたりの表面領域を増大することによって、そのような構造および平面的なインピーダンス制御構造における導電断面積を増大することで減少され得る。例えば、より幅広い金属層を用いて、この導電断面積における増大を達成することが可能であるが、部品寸法の増大、詳細にはより大きなフットプリントのための費用は有意である。したがって、電子部品のフットプリント寸法を増大させることなく導電断面積の増大した導電構造を有する電子部品に対する需要が存在する。
本明細書中に開示される本発明のある実施態様では、導電構造は第１の導電層と、第１の導電層のほぼ全長にわたり第１の導電層に接触している第２の導電層とを有する。第２の導電層は第１の導電層の上方にある。非導電層は、第１および第２の導電層のほぼ全長にわたり第１および第２の導電層に接触している。電流は、第１の導電層および第２の導電層を通じて同時に伝搬する。
本発明は、添付の図面の図と共に以下の詳細な説明を読むことによって、よりよく理解されるであろう。
平易かつ明瞭な図示のため、図面には一般的な様式の構造が図示されており、本発明を不必要に不明確にすることを回避するために、公知の特徴および技術の説明および詳細は省略される場合がある。さらに、図面における要素は必ずしも縮尺に応じて描かれていない。例えば、本発明の実施態様の理解を進めるために、図における要素のうちの幾つかの寸法は、他の要素に比べて誇張され得る。異なる図面における同一の参照番号は同一の要素を表す。
説明および請求項における、第１、第２、第３、第４などの語は、それらがある場合にも、類似の要素の間での区別のために用いられており、必ずしも特定の順序または時間的な順序を説明するために用いられていない。そのように用いられる語は、例えば、本明細書中で説明された本発明の実施態様が、本明細書中で図示または他の方法で説明された以外の順序で実施可能であるように、適切な状況の下で互換可能であることが理解されるべきである。
説明および請求項における、左、右、前、後、上、下、上方、下方などの語は、それらがある場合にも、図形描写の目的のために用いられており、必ずしも不変の相対位置を説明するために用いられていない。そのように用いられる語は、例えば、本明細書中で説明された本発明の実施態様が、本明細書中で図示または他の方法で説明された以外の配向で実施可能であるように、適切な状況の下で互換可能であることが理解されるべきである。本明細書中で用いられる、結合された、の語は、機械的または非機械的な手段によって直接的または間接的に接続された、と定義される。
図面、詳細には図１を参照すると、本発明の一実施態様によって形成される電子部品は、導電層１１０と、導電層１１０の上方の導電層１２０とを有する導電構造１００を有する。積み重ねられた構造を用いて、導電構造１００の表面領域を増大することによって、その支持基板の上方の導電構造１００のフットプリントを増大することなく、導電構造１００の導電断面積を増大することが可能となる。導電構造１００は、チップ間およびチップ内接続を形成するために用いられてもよく、シリコンおよびガリウム砒素（ＧａＡｓ）を含むウエハの上方に形成されてもよく、または高密度相互接続（ＨＤＩ）有機、ガラス、セラミック、およびチップ−インレイ（Chip-Inlay）表面構造によって形成されるようなモジュールまたは基板の上方に形成されてもよい。チップ−インレイ表面構造の実施例は、図５に図示されている。導電構造１００はまた、プリント回路基板上に形成されてもよい。この形成工程は、スッパタと、フォトリソグラフおよびエッチング工程、ステンシル印刷、および電気めっきを用いる蒸着とのうちの少なくとも１つを含む、公知の工程によって実施され得る。
導電層１１０は、１つまたはそれ以上の第１の導電性材料からなっていてもよく、導電層１２０は、１つまたはそれ以上の第２の導電性材料からなっていてもよい。第１および第２の導電性材料は、同一のまたは異なる導電性材料を含有し得る。例えば、導電層１１０および１２０は、銅、金、銀、アルミニウム、スズ、および別の金属のうちの少なくとも１つを含有してよい。代替では、それらはドープされたシリコンまたは導電性接着剤を含有してもよい。
導電層１１０および１２０のための特定の導電性材料は、他の要因に加えて、導電層１１０および１２０が配置される環境に基づいて選択され得る。例えば、導電層１１０は、導電層１２０に隣接した第２の層の特徴とは異なる接着性を有する第１の層に隣接し得る。そのような場合には、導電層１１０および１２０を形成する材料は、接着性および他の特性の両方に関して、それらのそれぞれの隣接層と良い調和を示すように選択されること
が可能である。
導電層１２０は、導電層１１０と電気的に結合されている。例えば、導電層１２０は、導電層１１０のほぼ全長にわたり、導電層１１０と隣接することが可能でありかつ接触する。より詳細には、導電層１１０と導電層１２０との間の導体−導体境界１５０は、その内部に実質的に間隙を有さない、実質的に平滑および連続的な境界を有する。導電層１１０は対称構造であり、導電層１２０もまた対称構造である。
非導電層１３０は、導電層１１０および導電層１２０と隣接しかつ接触する。図示されている実施態様では、導電層１２０は、導電層１２０内部の空洞１４０を画定する凹型構造を形成する。非導電層１３０は、空洞１４０内部に配置されて、導電層１１０および導電層１２０の間に位置する。導体−絶縁体境界１６０は非導電層１３０と導電層１１０および１２０との間に位置して、導体−絶縁体境界１６０は導電構造１００のための追加の導電性表面領域を提供する。導電性表面領域の量は、従来の、導電構造のための導体単独の構造において利用可能であるであろう量より大きい。電子は追加の導電性表面領域を通じて伝搬し、導電構造１００を通過して表皮効果の影響を減少する。
導体−導体境界１５０と同様に、導体−絶縁体境界１６０は、その内部に実質的に間隙を有さない、実質的に平滑および連続的な境界を有する。非導電層１３０と導電層１１０および１２０との間の境界を称して「絶縁体」の語を用いるにもかかわらず、非導電層１３０が、１つまたはそれ以上の非導電性材料を、その材料もまた絶縁体材料であるか否かを問わず含み得ることを、当業者は認めるであろう。例えば、非導電層１３０には、シリコンジオキサイド、シリコンナイトライド、テトラエチルオルトシリケート、シリコンオキシナイトライド、またはポリテトラフルオロエチレン、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、およびエポキシなどの他の低誘電材料が含まれ得る。
導電構造１００は、一定時間に単一の電流または信号を伝える。導電構造１００を通過する電流は、図１に方向「ｘ」で示されているように、導電構造１００の長寸法すなわち長さに沿って伝搬する。電流または信号の第１の部分は導電層１１０を通じて伝搬するのに対して、電流または信号の第２の部分は、電流または信号の第１および第２の部分が実質的に同時に導電構造１００の末端の同一の所定の目的箇所に到達するように、導電層１２０を通じて伝搬する。したがって、電流または信号は導電層１１０および導電層１２０を通じて同時に通過または伝搬する。
この同時の通過または伝搬の例として、導電層１１０の所定の点を通過する電流または信号は、導電層１２０の対応する点を実質的に同時に通過する。さらに、電流または信号は、導電層１１０および１２０内部の対応する点の組毎に、実質的に同一の手法で通過する。導電層１１０および１２０において対応する点は、電流が導電層１１０および１２０の中に導かれる位置から実質的に等距離にある点である。上述の、電流または信号の同時の通過は、本明細書中でシーケンシャル電流（sequential current flow ）として記載されるものとは区別されるべきである。本発明の説明において、シーケンシャル電流は、電流が第１および第２の導電層の対応する点を同時に通過しない状況として定義される。
導電層１２０は、側面部分１７０および側面部分１８０を有し、導電層１１０は、側面部分１９０および側面部分１９５を有する。図１の実施態様では、側面部分１７０は、導電層１１０および１２０のほぼ全長にわたり、側面部分１９０と隣接しかつ接触する。同様に、側面部分１８０は、導電層１１０および１２０のほぼ全長にわたり、側面部分１９５と隣接しかつ接触する。
図２を参照すると、導電構造２００は、導電層１１０および導電層１２０に加えて、導
電層２１０を有する。導電層２１０は、導体−導体境界２５０によって導電層１２０から分離され、かつ、導電構造２００のための最小限のフットプリントを維持することによって実現される利点を保持するように、導電層１２０の上方に配置されている。導電層２１０は対称構造であり、空洞２４０を有する。導電層２００は、空洞２４０の中に非導電層２３０をさらに有する。非導電層２３０は、導電層２１０および１２０に接触し、かつ導電層２３０と導電層１２０および２１０との間の導体−絶縁体境界２６０を形成している。
非導電層２３０は、非導電層１３０のための材料と同一または異なる材料からなることが可能であり、導電層２１０は、導電層１１０および１２０のうちの少なくとも１つのための材料と同一または異なる材料からなることが可能である。導体−導体境界２５０および導体−絶縁体境界２６０は、それぞれ導体−導体境界１５０および導体−絶縁体境界１６０と、実質的に同様である。別の実施態様では、導電構造２００は種々の用途のために、図示されていないが、追加の導電層および非導電層を有してもよい。中でも、費用、垂直すなわち高さ制約、および製造能力などを考慮することによって、電子部品の導電構造における導電層および非導電層の数は決定され得る。
図３には、導電構造の代替の実施態様が描かれている。図３の導電構造３００は、非導電層３３０に接触し、かつ導体−導体境界３５０および導体−絶縁体境界３６０を形成する、導電層３１０および３２０を有する。非導電層３３０は、導電層３２０のリセス３４０中に配置される。導電層３１０は対称であるのに対して、導電層３２０は非対称であり、導電構造３００において逆「Ｃ」字形状をなす。導電層３１０は側面部分３９０および３９５を有し、導電層３２０は側面部分３７０および３８０を有する。側面部分３７０は、導電層３１０および３２０のほぼ全長にわたり、側面部分３９０と隣接しかつ接触する。側面部分３８０および３９５は、互いに隣接しておらずかつ互いに接触していないが、側面部分３８０および３９５の各々は、導電層３１０および３２０のほぼ全長にわたり、非導電層３３０と隣接しかつ接触する。
代替の実施態様では、導電構造３００は追加の導電および非導電層を有して「Ｓ」または「Ｚ」字形状を形成することが可能であり、また導電構造３００が他の形状を形成することも可能である。「Ｓ」および「Ｚ」字形状の実施態様は、それぞれ図７および８に図示されている。３つ以上の導電層と２つ以上の非導電層とを有するある実施態様において、各非導電層は、任意の他の非導電層が延伸している側面によらず、導電構造のどちらの側面にも延伸し得ることも、また理解されるであろう。さらに、非導電層３３０は、導電構造３００の他方の側面に延伸して、側面部分３８０および３９５ではなく側面部分３７０および３９０の間に位置し得ることを、当業者は認めるであろう。当業者はさらに、図１，２，３における導電構造１００，２００，３００は、それぞれ、図示されている配向と比較して逆さまに形成されることも可能であることを認めるであろう。
図４には、本発明の一実施態様による伝送線４００が描かれている。伝送線４００は、伝送線４００のための信号線として働く導電構造３００を有する。別の実施態様では、伝送線４００の導電構造は、それぞれ図１，２における導電構造１００または２００と同様であることが可能である。
図４において伝送線４００はグランド線４４０を有する。グランド線４４０は、図示されている実施態様において、水平面内の導電構造３００の両側に位置する導電構造である一対の立体を有する。グランド線４４０の他の実施態様もまた用いられ得る。例えば、グランド線４４０は、導電構造３００の上方、下方、またはどちらかの側に位置する導電構造である単一の立体を有してもよい。さらに、グランド線４４０はまた、それぞれ図１，２，３における導電構造１００，２００，または３００と同様であってもよい。
図４に図示されている伝送線４００の実施態様では、グランド線４４０は水平面内の導電構造３００の両側に配置されているが、本明細書中では、これをグランド−信号−グランド構造と称する。当業者には、伝送線４００はグランド−信号−グランド構造以外の構造もまた有し得ることが理解されるであろう。例えば、ある実施態様では、伝送線４００は水平面内に並んで位置する導電構造と単一のグランド線とを有してもよい。別の実施態様では、伝送線４００は垂直面内でグランド線の上方に位置する導電構造を有してもよい。本明細書中では、この構造をマイクロストリップ構造という。伝送線４００の他の実施態様もまた可能である。
図１，２，３，４の導電構造は、例えば集積回路（ＩＣ）と共に用いられる複層相互接続システムに、個別にまたは集合的に組込まれ得る。ある実施態様では、複層相互接続システムの最上層のみが、図１，２，３，または４に関連して説明されたものと同様の導電構造を有する。従来技術では、この最上層は、より下層に存在するものより長い導電セグメントからなっており、導電断面積の増大の必要を増している。しかしながら、他の実施態様では複層相互接続止システムの追加の層または全ての層が、そのような導電構造を有してもよい。図１，２，３，４の導電構造は、さらに、テープ自動ボンディング（ＴＡＢ）において用いられるような導電リボン（ribbon）を形成するために用いられてもよい。
図５を参照すると、電子部品５００は、導電構造１００によって一体に結合されている、素子または電子部品５１０と素子または電子部品５２０とを有する。電子部品５００は、本明細書中でチップ−インレイ表面構造と称されるものの例である。導電構造１００は、電子部品５１０および５２０に取り付けられたボンディングパッド５６０に結合され得る。代替の実施態様では、電子部品５１０および電子部品５２０は、図１，２，３，４に描かれたものを含む、本明細書中で説明された任意の他の構造を有する導電構造によって、一体に結合され得ることは、理解されるであろう。複数の導電構造が部品実装構造５３０の上方に同時に形成されてもよい。
図５をさらに参照すると、電子部品５００は、リセス５４０とリセス５５０とを有する、基板すなわち部品実装構造５３０をさらに有する。電子部品５１０はリセス５４０内に配置され、電子部品５２０はリセス５５０内に配置される。したがって、電子部品５１０および５２０は、部品実装構造５３０の「中に」あると考えられる。
例えば、電子部品５１０および５２０は各々、封止または未封止半導体チップであり得る。さらに、電子部品５１０は半導体基板の中および上方に集積回路５１１を有することが可能である。集積回路５１１はトランジスタなどの素子を有し、複層相互接続システム５１２をまた有する。同様に、電子部品５２０は半導体基板の中および上方に集積回路５２１を有することが可能である。集積回路５２１はトランジスタなどの素子を有し、複層相互接続システム５２２をまた有する。複層相互接続システム５１２および５２２は各々、図１，２，３，４の導電構造のうちの１つ以上を有することが可能である。
図１，２，３の導電構造には、誘導器、抵抗器、または変圧器などの受動素子の形態における用途もまた見出される。例えば誘導器の場合には、導電層および非導電層の組合せの結果として誘導される導電断面積の増大によって、誘導器における損失は減少される。誘導器における損失減少によって、誘導器の特性値（Ｑ値）の増大が導かれ、最終的には、より効率的な素子が導かれる。当業者には、図１，２，または３の導電構造を用いて形成された誘導器では、約１０μｍの厚さの従来的な誘導器の金属層を有する必要はないことが理解されるであろう。代替で、１または２μｍの厚さの従来的な金属層が用いられ得る。
図６は、本発明の一実施態様による、導電構造を有する電子部品を製造するための方法６００を図示する流れ図である。方法６００の第１のステップ６１０は、基板に素子を形成する。第２のステップ６２０は、基板の上方にあってかつ素子と電気的に結合されている、第１の導電層を形成する。方法６００の第３のステップ６３０は、第１の導電層に接触している非導電層を形成する。方法６００の第４のステップ６４０は、第１の導電層のある部分を露出するように、非導電層をパターン形成する。方法６００の第５のステップ６５０は、第１の導電層の実質的に全長に沿って第１の導電層に接触している第２の導電層を形成する。
方法６００は、電子部品製造の種々の層において実施され得る。例えば、方法６００は、シリコンおよびＧａＡｓでのフォトレジスト工程を含む、ウエハ上で実施されてもよい。方法６００はまた、特に、めっき、ステンシル印刷、およびフォトレジスト工程を用いる、有機、セラミック、ガラス、およびチップ−インレイ表面を含む、基板層で実施されてもよい。
図７を参照すると、導電構造７００は、非導電層３３０に接触し、かつ導体−導体境界３５０および導体−絶縁体境界３６０を形成する、導電層３１０および３２０を有する。導電構造７００は、非導電層７３０に接触し、かつ導体−導体境界７５０および導体−絶縁体境界７６０を形成する、導電層７１０をさらに有する。図７に図示されている実施態様では、非導電層３３０および非導電層７３０は、導電構造７００の対向する側面に位置する。したがって、図７に図示されているように、導電層３１０，３２０，および７１０は、導電構造７００が断面において見られる時、「Ｓ」字形状を形成する。導電層３１０は対称であり、導電層３２０および７１０は非対称である。図８を参照すると、導電構造８００は図７の導電構造７００の鏡像を有する。したがって、導電層３１０，３２０，および７１０は、導電構造８００が断面において見られる時、「Ｚ」字形状を形成する。
本発明は特定の実施態様に関して説明されているが、本発明の精神または範囲から逸脱することなく種々の変更がなされ得ることが、当業者には理解されるであろう。そのような変更の種々の例は先述の説明において与えられている。さらに、別の例として、図１における導体−導体境界１５０および導体−絶縁体境界１６０と、図２における導体−導体境界２５０および導体−絶縁体境界２６０と、図３における導体−導体境界３５０および導体−絶縁体境界３４０とは、不連続であることが可能であり、かつその内部に間隙を有することが可能である。したがって、本発明における実施態様の開示は、本発明の範囲を例証することを意図したものであって、限定することを意図したものではない。本発明の範囲は、添付の特許請求の範囲によって請求される範囲にのみ限定されるべきことが意図される。例えば、本明細書中で説明された導電構造が種々の実施態様において実施され得ること、および、それらの実施態様のうちのあるものにおける先述の説明は、必ずしも全ての可能な実施態様の完全な説明を表すものではないことは、当業者には直ちに明らかであろう。
さらに、長所、他の利点、および問題に対する解決法は、特定の実施態様に関連して説明されている。しかしながら、長所、利点、問題に対する解決法、および任意の要素、すなわち、任意の長所、利点、または解決法を生じ得るまたは明白となり得る要素は、任意または全ての請求項において、決定的な、必須の、または不可欠な特徴すなわち要素として構成されるものではない。さらに、「備える」、「含む」、「有する」およびこれらの語の任意の変化形では、一連の要素を含む工程、方法、物品、または装置が、それらの要素のみを含むのではなく、明示的には挙げられていない他の要素、すなわち、そのような工程、方法、物品、または装置に固有の他の要素を含み得るという、比限定的な包含を保護することを意図している。さらに、本明細書中で開示された実施態様および限定は、均等論の下では、その実施態様および限定のうちの少なくとも１つが、（１）請求項におい
て明示的には記載されておらず、かつ（２）均等論の下で請求項における明示的な要素および限定のうちの少なくとも１つであるか、または潜在的に均等物である場合には、公共の用に供せられていない。
本発明の一実施態様による導電構造の一部の断面を示す等角投影図。 本発明の別の実施態様による導電構造の一部の断面を示す等角投影図。 本発明の別の実施態様による導電構造の一部の断面を示す等角投影図。 本発明の別の実施態様による伝送線の一部の断面を示す等角投影図。 本発明の別の実施態様による、２つのチップ部品を共に結合する導電構造を有する部品実装構造の一部の断面図。 本発明の一実施態様による電子部品の製造方法を図示する流れ図。 本発明の別の実施態様による導電構造の一部の断面を示す等角投影図。 本発明の別の実施態様による導電構造の一部の断面を示す等角投影図。

Claims (10)

  1. 第１の導電層と、
    前記第１の導電層の上方の非導電層と、
    前記非導電層および前記第１の導電層の上方にあり、かつ前記第１の導電層と電気的に結合された、第２の導電層とを有する導電構造を有し、
    前記導電構造は、一定の長さの前記導電構造に沿って一定時間に単一の電流を伝えるべく形成されており、
    前記単一の電流の第１の部分は前記第１の導電層を通じて伝搬し、
    前記単一の電流の第２の部分は前記第２の導電層を通じて伝搬し、
    前記単一の電流の前記第１の部分および前記第２の部分は、実質的に同時に前記導電構造の末端の所定の目的箇所に到達する、導電性電子部品。
  2. 請求項１に記載の導電性電子部品において、
    前記導電構造は、
    前記第２の導電層の上方の第２の非導電層と、
    前記第２の非導電層および前記第２の導電層の上方にあり、かつ前記第２の導電層と電気的に結合された、第３の導電層とをさらに有し、
    前記単一の電流の第３の部分は前記第３の導電層を通じて伝搬し、
    前記単一の電流の前記第１の部分、前記第２の部分、および前記第３の部分は、実質的に同時に前記導電構造の前記末端の前記所定の目的箇所に到達する、導電性電子部品。
  3. 請求項１に記載の導電性電子部品において、
    伝送線をさらに有し、
    前記導電構造は前記伝送線における信号線である、導電性電子部品。
  4. 請求項３に記載の導電性電子部品において、
    前記伝送線は、前記伝送線におけるグランド線として、他の導電構造をさらに有し、
    前記他の導電構造は、
    第１の導電層と、
    前記第１の導電層の上方の非導電層と、
    前記非導電層および前記第１の導電層の上方にあり、かつ前記第１の導電層と電気的に結合された、第２の導電層とを有する、導電性電子部品。
  5. 導電性電子部品において、
    基板と、
    前記基板の上方の導電構造とを有し、前記導電構造は、
    第１の導電層と、
    前記第１の導電層のほぼ全長にわたり、前記第１の導電層に接触している第２の導電層と、
    前記第１の導電層および前記第２の導電層に接触している非導電層とを有し、
    電流は前記第１の導電層および前記第２の導電層を同時に通じて伝搬し、
    前記第２の導電層は前記第１の導電層の上方にある、導電性電子部品。
  6. 請求項５に記載の導電性電子部品において、
    前記非導電層は前記第１の導電層および前記第２の導電層の間にある、導電性電子部品。
  7. 請求項６に記載の導電性電子部品において、
    前記第１の導電層は、第１の側面部分および第２の側面部分を有し、
    前記第２の導電層は、第１の側面部分および第２の側面部分を有し、
    前記第１の導電層の前記第１の側面部分は、前記第１の導電層および前記第２の導電層のほぼ全長にわたり、前記第２の導電層の前記第１の側面部分に接触しており、
    前記第１の導電層の前記第２の側面部分は、前記第１の導電層および前記第２の導電層のほぼ全長にわたり、前記第２の導電層の前記第２の側面部分に接触している、導電性電子部品。
  8. 請求項６に記載の導電性電子部品において、
    前記第１の導電層は第１の導電性材料を含有し、
    前記第２の導電層は第２の導電性材料を含有し、
    前記第１の導電性材料は前記第２の導電性材料とは異なる、導電性電子部品。
  9. 請求項６に記載の導電性電子部品において、
    伝送線をさらに有し、
    前記導電構造は前記伝送線における信号線である、導電性電子部品。
  10. 第１の導電層と、前記第１の導電層に接触している非導電層とを有する、導電構造を形成するステップと、
    前記第１の導電層の上方の前記非導電層のある部分を保持する間に、前記第１の導電層のある部分を露出するため前記非導電層をパターン形成するステップと、
    前記第１の導電層のほぼ全長にわたり、前記非導電層の前記部分の上方にあり、かつ前記第１の導電層の前記部分と電気的に結合された、第２の導電層を形成するステップとを備え、
    電流は前記第１の導電層および前記第２の導電層を同時に通じて伝搬する、導電性電子部品の製造方法。
JP2004541739A 2002-09-26 2003-09-26 導電性電子部品およびその製造方法 Pending JP2006501682A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/256,789 US6841736B2 (en) 2002-09-26 2002-09-26 Current-carrying electronic component and method of manufacturing same
PCT/US2003/030253 WO2004032205A2 (en) 2002-09-26 2003-09-26 Current-carrying electronic component and method of manufacturing same

Publications (2)

Publication Number Publication Date
JP2006501682A true JP2006501682A (ja) 2006-01-12
JP2006501682A5 JP2006501682A5 (ja) 2006-11-02

Family

ID=32029358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004541739A Pending JP2006501682A (ja) 2002-09-26 2003-09-26 導電性電子部品およびその製造方法

Country Status (7)

Country Link
US (1) US6841736B2 (ja)
JP (1) JP2006501682A (ja)
KR (1) KR20050065558A (ja)
CN (1) CN1307653C (ja)
AU (1) AU2003277778A1 (ja)
TW (1) TW200409147A (ja)
WO (1) WO2004032205A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125686A1 (ja) * 2006-04-28 2007-11-08 Panasonic Electric Works Co., Ltd. 高周波電流用の給電線
US8032089B2 (en) * 2006-12-30 2011-10-04 Broadcom Corporation Integrated circuit/printed circuit board substrate structure and communications
US9666926B2 (en) * 2009-09-30 2017-05-30 Panasonic Corporation Power supply line for high-frequency current, manufacturing method for same, and power supply line holding structure
CN104021865A (zh) * 2014-05-14 2014-09-03 北京联合大学 可降低交流电阻的圆形导体
CN104036857A (zh) * 2014-05-14 2014-09-10 北京联合大学 可降低交流电阻的矩形导体
CN104409622A (zh) * 2014-10-15 2015-03-11 中国计量学院 一种高频薄膜热电变换器的结构及制作方法
DE102016212666A1 (de) * 2016-07-12 2018-01-18 Schweizer Electronic Ag Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586757A (en) * 1969-08-14 1971-06-22 Merle Haldeman Jr Flexible stripline transmission line
US3634810A (en) * 1970-02-03 1972-01-11 Reynolds Metals Co Electrical bus bar construction and method of making same
DE3530032A1 (de) * 1985-08-22 1987-02-26 Reiner Mannertz Stromleitungskabel
US5393933A (en) * 1993-03-15 1995-02-28 Goertz; Ole S. Characteristic impedance corrected audio signal cable
US5527999A (en) 1995-02-21 1996-06-18 Delco Electronics Corp. Multilayer conductor for printed circuits
US5574260B1 (en) 1995-03-06 2000-01-18 Gore & Ass Composite conductor having improved high frequency signal transmission characteristics
US5674780A (en) 1995-07-24 1997-10-07 Motorola, Inc. Method of forming an electrically conductive polymer bump over an aluminum electrode
US5675298A (en) 1995-11-21 1997-10-07 Sun Microsystems, Inc. Low-loss, low-inductance interconnect for microcircuits
US6100178A (en) * 1997-02-28 2000-08-08 Ford Motor Company Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
US5834995A (en) 1997-05-01 1998-11-10 The United States Of America As Represented By The Secretary Of The Air Force Cylindrical edge microstrip transmission line
US5922514A (en) 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
DE69831549T2 (de) 1997-10-21 2006-06-14 Murata Manufacturing Co Dünnfilm-Mehrschichtelektrode, Hochfrequenzübertragungsleitung, Hochfrequenzresonator und Hochfrequenzfilter
GB9911307D0 (en) * 1999-05-14 1999-07-14 Mantock Paul L Low resistance surface conducting conductor electric cable
SE517916C2 (sv) * 1999-12-17 2002-08-06 Ericsson Telefon Ab L M Chipsbärare, system och förfarande vid tillverkning av chipsbärare

Also Published As

Publication number Publication date
TW200409147A (en) 2004-06-01
US6841736B2 (en) 2005-01-11
CN1307653C (zh) 2007-03-28
KR20050065558A (ko) 2005-06-29
WO2004032205A2 (en) 2004-04-15
AU2003277778A8 (en) 2004-04-23
CN1685450A (zh) 2005-10-19
US20040060724A1 (en) 2004-04-01
AU2003277778A1 (en) 2004-04-23
WO2004032205A3 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
JP4675818B2 (ja) パッケージ基板
US7924131B2 (en) Electrical component having an inductor and a method of formation
US6342724B1 (en) Thin film capacitor coupons for memory modules and multi-chip modules
US9633989B2 (en) ESD protection device
US6300161B1 (en) Module and method for interconnecting integrated circuits that facilitates high speed signal propagation with reduced noise
TW200812448A (en) Flexible electronic assembly
US7978043B2 (en) Semiconductor device
US4551789A (en) Multilayer ceramic substrates with several metallization planes
EP3958326A1 (en) Transistor with i/o ports in an active area of the transistor
CN111128961B (zh) 晶片封装体与电源模组
US20130062730A1 (en) Electronic semiconductor device with integrated inductor, and manufacturing method
JP2003163310A (ja) 高周波半導体装置
EP1376747A2 (en) Common mode rejection in differential pairs using slotted ground planes
US9502382B2 (en) Coplaner waveguide transition
JP2006501682A (ja) 導電性電子部品およびその製造方法
US20090057917A1 (en) Semiconductor device
US20080105987A1 (en) Semiconductor device having interposer formed on chip
US20100244274A1 (en) Wiring board
CN113764842B (zh) 移相器及其制作方法、天线
JP2002270722A (ja) 電気的接続構造体及び半導体チップパッケージ
US5793098A (en) Package including conductive layers having notches formed
KR102661723B1 (ko) 반도체 장치
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US20230268343A1 (en) Semiconductor device
JP2001217345A (ja) 多層配線基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060915

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302