CN1685450A - 载流电子部件及其制造方法 - Google Patents

载流电子部件及其制造方法 Download PDF

Info

Publication number
CN1685450A
CN1685450A CN03822969.2A CN03822969A CN1685450A CN 1685450 A CN1685450 A CN 1685450A CN 03822969 A CN03822969 A CN 03822969A CN 1685450 A CN1685450 A CN 1685450A
Authority
CN
China
Prior art keywords
conductive layer
current
carrying structure
carrying
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03822969.2A
Other languages
English (en)
Other versions
CN1307653C (zh
Inventor
黄立廷
李丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN1685450A publication Critical patent/CN1685450A/zh
Application granted granted Critical
Publication of CN1307653C publication Critical patent/CN1307653C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

公开了一种载流电子部件及其制造方法。载流结构(100)的实施例包括第一导电层(110)和第二导电层(120)。第二导电层基本上沿第一导电层的整个长度与第一导电层接触。第二导电层位第一导电层之上。非导电层(130)与第一导电层和第二导电层接触。电流同时流过第一导电层和第二导电层。

Description

载流电子部件及其制造方法
技术领域
本发明一般涉及电子器件，更具体地，涉及具有载流结构的电子部件及其制造方法。
背景技术
由于对电子部件性能的市场期望仍然集中在增加速度和减小尺寸上，所以设计人员继续寻求增加电子系统的部件间和部件内的电子流量而又不增加这些部件的尺寸的方法。铜、金、铝、锡和银等导电材料的特性在于具有较高的电导率以及较低的电子流量损耗。因此，经常选择这种导电材料作为电子部件内的互连结构、电子部件之间的互连结构和电子部件内的无源器件等载流结构的材料。电子部件内的互连结构的例子包括单级(level)金属系统和多级金属系统。电子部件之间的互连结构的例子包括导线接合(wire bond)，无源器件的例子包括电感器、电阻器和变压器。
载流结构经常工作在约1千兆赫(GHz)以上的高频下。但是，在这些高频条件下，电流或通过载流结构电子传输的分布会由于集肤效应而受到损害。这种集肤效应将电子推向载流结构的外表层并显著降低载流结构的截面载流面积。因此，集肤效应会牵制载流结构中的能量效率和电子传输。
导线接合等的载流结构的另一个问题是，导线接合具有感应损耗和阻抗。导线接合中的较大损耗在很大程度上影响导线接合传送信号的能力，在高频条件下尤其如此。因此，具有较大损耗的导线接合严重限制了在将导线接合用作部件之间的互连结构时其所能跨过的距离。并且，虽然可以在电子部件中增加多点接地导线接合(mutipleground wire bond)，但不易控制具有这种多点接地导线接合的导线接合的阻抗。
通过在载流结构中增加单位距离的表面面积，从而增加这种结构中的载流截面和平面控制阻抗构造，可以减轻所述集肤效应和阻抗问题。例如，为了增加载流截面，可以使用较宽的金属层，但增加电子部件尺寸成本较高，在较大的脚位(footprint)的条件下尤其如此。因此，需要一种具有载流截面增加而电子部件的脚位尺寸不增加的载流结构的电子部件。
附图说明
结合下列附图阅读以下详细说明，可以更好地理解本发明。
图1是根据本发明一个实施例的载流结构的一部分的横截面的等距视图；
图2是根据本发明另一实施例的载流结构的一部分的横截面的等距视图；
图3是根据本发明另一实施例的载流结构的一部分的横截面的等距视图；
图4是根据本发明另一实施例的传输线的一部分的横截面的等距视图；
图5是根据本发明另一实施例、具有将两个芯片部件耦合在一起的载流结构的部件承载结构的一部分的横截面的断面图；
图6是根据本发明一个实施例的电子部件的制造方法的流程图；
图7是根据本发明另一实施例的载流结构的一部分的横截面的等距视图；并且
图8是根据本发明另一实施例的载流结构的一部分的横截面的等距视图。
简单明了起见，附图仅示出结构的一般方式，并且，为了避免给本发明造成不必要的混淆，略去公知的特征和技术的说明和细节。另外，附图中的元件也不一定符合比例。例如，为了有助于理解本发明的实施例，相对于图中的一些元件的尺寸放大了另一些元件的尺寸。不同的图中的相同的附图标记表示相同的元件。
说明书和权利要求书中的术语第一、第二、第三、第四等仅用于区分相同的元件，不一定用于说明具体的先后次序。可以理解，这样使用的术语在适当的情况下可以互换，使得，例如，可以以与这里说明的次序不同的方式实施本发明的实施例。
说明书和权利要求书中的术语左、右、前、后、顶部、底部、之上、之下等仅是为了描述，不一定用于说明固定的相对位置关系。可以理解，这样使用的术语在适当的情况下可以互换，使得，例如，可以以与这里说明的方向不同的方式实施本发明的实施例。这里使用的术语耦合定义为以机械或非机械的方式直接或间接连接。
具体实施方式
在这里公开的本发明的实施例中，载流结构包括第一导电层和基本上沿第一导电层的整个长度与第一导电层接触的第二导电层。第二导电层位于第一导电层之上。非导电层基本上沿第一导电层和第二导电层的整个长度与第一导电层和第二导电层接触。电流同时流过第一导电层和第二导电层。
现在参照附图，特别是图1，根据本发明一个实施例构成的电子部件包括载流结构100，该载流结构100包括导电层110和位于导电层110之上的导电层120。通过增加载流结构100的表面面积而不增加其支撑衬底上的载流结构100的脚位，该叠层结构使得载流结构100具有增加的载流截面。可以用载流结构100形成芯片间和芯片内连接，并且，可以在包括硅和砷化镓(GaAs)晶片的晶片之上，或在如通过高密度互连(HDI)有机物、玻璃、陶瓷和芯片-嵌体(inlay)表面结构等形成的模块或衬底之上，形成载流结构100。芯片-嵌体表面结构的例子如图5所示。也可以在印刷电路板上形成载流结构100。可以通过包括具有光刻和蚀刻处理的溅射和/或蒸汽淀积、模板印刷、电镀的公知的工艺形成这种结构。
可以由一种或一种以上的第一导电材料构成导电层110，可以由一种或一种以上的第二导电材料构成导电层120。第一导电材料和第二导电材料可以包含相同或不同的导电材料。例如导电层110和120可以包含铜、金、银、铝、锡和/或其它金属。另外，它们也可以包含掺杂的硅或导电性粘合剂。
在其它因素中，可以根据放置导电层110和120的环境选择用作导电层110和120的具体的导电材料。例如，导电层110可以邻近粘接性能与邻近导电层120的第二层不同的第一层。在这种情况下，所选择的形成导电层110和120的材料可以在粘接和其它性能方面与其各自的邻近的层具有良好的匹配性。
导电层120与导电层110电耦合。例如，导电层120可以基本上沿导电层110的整个长度与导电层110毗连并接触。更加具体而言，导电层110和导电层120之间的导体-导体界面(boundary)150包含其中基本没有间隙的基本平整且连续的界面。导电层110是对称结构，导电层120也是对称结构。
非导电层130与导电层110和导电层120毗连并接触。在示例性实施例中，导电层120形成在导电层120内具有空腔140的凹面结构。非导电层130位于空腔140内，放置在导电层110和导电层120之间。导体-电介质界面160位于非导电层130和导电层110、120之间，并且导体-电介质界面160为载流结构100提供额外的导电表面区。导电表面区的面积比在常规的载流结构用的仅有导体的结构所得到的面积大。电子在流过载流结构100时也流过额外的导电表面区，从而减少了集肤效应的影响。
与导体-导体界面150类似，导体-电介质界面160也包括其中基本没有间隙的平整且连续的界面。本领域技术人员知道，尽管在非导电层130与导电层110和120之间的界面的名称中使用了词汇“电介质”，但非导电层130可以包含一种或一种以上的非导电材料，不管该材料是否也是电介质材料。例如，非导电层130可以包含二氧化硅、氮化硅、四乙基原硅酸盐、氮氧化硅或其它低介电材料，如聚四氟乙烯、聚酰亚胺、苯环丁烯(BCB)和环氧树脂等。
载流结构100在某一时刻传输单一的电流或信号。通过载流结构100的电流沿由图1中“x”方向表示的载流结构100的长度尺寸方向或长度方向前进。电流或信号的第一部分通过导电层110，同时电流或信号的第二部分通过导电层120，使得电流或信号的第一部分和第二部分在基本相同的时间到达位于载流结构120的端部的相同的预定目的地。因此，电流或信号同时通过或流过导电层110和导电层120。
作为这种同时通过或流过的例子，通过导电层110中的给定点的电流或信号在基本相同的时间通过导电层120中的对应点。并且，电流或信号以基本相同的方式通过导电层110和120内的各组对应点。导电层110和120中的对应点是与导电层110和120中的将电流引入导电层110和120的位置基本等距离的点。所述同时的电流或信号经过的目的在于与这里称为依次电流流过的现象相区分，在本发明的说明书中，将电流没有同时通过第一导电层和第二导电层的对应点的情况称为依次电流流过。
导电层120包括侧边(side)部分170和侧边部分180，并且导电层110包括侧边部分190和侧边部分195。在图1所示的实施例中，侧边部分170基本上沿导电层110和120的整个长度方向与侧边部分190毗邻和接触。类似地，侧边部分180也基本上沿导电层110和120的整个长度方向与侧边部分195毗邻和接触。
现在参照图2，载流结构200除了包括导电层110和导电层120以外，还包括导电层210。导电层210通过导体-导体界面250与导电层120分开，并位于导电层120之上，以保留通过保持载流结构200的最小脚位而实现的益处。导电层210是对称结构并具有空腔240。载流结构200还包括位于空腔240内的非导电层230，该非导电层230与导电层210和120接触并在非导电体230与导电层120和210之间形成导体-电介质界面260。
非导电层230可以包含与用作非导电体130的材料相同或不同的材料，并且导电层210可以包含与用作导电层110和/或120的材料相同或不同的材料。导体-导体界面250和导体-电介质260分别与导体-导体界面150和导体-电介质界面160基本类似。在另一实施例中，为了用于各种应用，载流结构200可以另外包含没有示出的导电层和非导电层。对于成本、垂直或高度限制以及制造能力的考虑可以决定电子部件的载流结构中的导电层和非导电层的数量。
图3说明了载流结构的替代性实施例。图3中的载流结构300包括与非导电层330接触并形成导体-导体界面350和导体-电介质界面360的导电层310和320。非导电层330位于导电层320的凹槽340中。导电层310为对称结构，而导电层320为非对称结构，从而使载流结构300形成向后的“C”形。导电层310包含侧边部分390和395，且导电层320包含侧边部分370和380。侧边部分370基本上沿导电层310和320的整个长度与侧边部分390毗邻和接触。侧边部分380和395不相互毗邻，也不相互接触，但侧边部分380和395中的每一个基本上沿导电层310和320的整个长度与非导电层330毗邻和接触。
在替代性实施例中，载流结构300可以包含其它的导电层和非导电层，以形成“S”或“Z”形，或者，载流结构300可以形成其它形状。图7和图8分别示出“S”或“Z”形的实施例。也可以理解，在具有三个以上导电层和两个以上非导电层的实施例中，不管任何其它非导电层延伸到哪个侧边，每一非导电层可以延伸到载流结构的任何侧边。另外，本领域中的技术人员将认识到，如果将非导电层330放置到侧边部分370和390之间而不是放置在侧边部分380和395之间，则该非导电层330可以延伸到载流结构300的另一侧边。本领域中的技术人员还可以认识到，可以分别相对于图1、图2和图3中所示的方向上下颠倒形成各图中的载流结构100、200和300。
图4表示根据本发明的一个实施例的传输线400。传输线400包含作为传输线400的信号线的载流结构300。在另一实施例中，传输线400的载流结构可以分别与图1和图2中的载流结构100或200类似。
图4中的传输线400还包含接地线440，在图示的实施例中，该接地线440包含在水平面上位于载流结构300的两边的一对固体导电结构。也可以使用其它实施方式的接地线440。例如，接地线440可以包含位于载流结构300之上、之下或在其任一边的单个固体导电结构。并且，接地线440也可以分别与图1、2和3中的载流结构100、200或300类似。
这里，把图4中所示的接地线400在水平面上位于载流结构300的两边的传输线400的实施例称为接地线-信号-接地线结构。本领域中的技术人员可以理解，传输线400还可以包含接地线-信号-接地线结构以外的结构。例如，在一个实施例中，传输线400可以包含在水平面上并排排列的载流结构和单个接地线。在另一个实施例中，传输线400可以包含在垂直平面上位于接地线之上的载流结构。这里，将该结构称为微带结构。传输线400的其它实施方式也是可能的。
也可以把图1、2、3和4的载流结构单独或共同合并为例如与集成电路(IC)等一起使用的多级互连系统。在一个实施例中，只有多级互连系统的最上面一级包含与参照图1、2、3和4所述的载流结构类似的载流结构。按照惯例，如果需要增加载流截面，那么该最上面一级中包含的载流段比下面的各级长。但是，在另一实施例中，多级互连系统的其它级或所有级可以包含这种载流结构。图1、2、3和4中的载流结构可以另外用于形成如带自动接合(TAB)中使用的载流带(current-carrying ribbon)。
现在参照图5，电子部件500包含由载流结构100耦合在一起的器件或电子部件510和器件或电子部件520。电子部件500是这里称为芯片-嵌体表面结构的例子。载流结构100可以与固定在电子部件510和520上的接合焊盘560耦合。可以理解，在替代性的实施例中，电子部件510和电子部件520可以由包括图1、2、3和4中所述的载流结构的、具有这里所述的任何其它构造的载流结构耦合在一起。可以在部件承载结构530之上同时形成多个载流结构。
仍然参照图5，电子部件500还包括包含凹槽540和凹槽550的衬底或部件承载结构530。电子部件510位于凹槽540中，电子部件520位于凹槽550中。因此，可以将电子部件510和520看作位于部件承载结构530的“里面”。
作为例子，电子部件510和520中的每一个可以是封装(packaged)或未封装的半导体芯片。并且，电子部件510可以具有在半导体衬底中或半导体衬底上形成的集成电路511，其中集成电路511包含晶体管等器件，还包含多级互连系统512。类似地，电子部件520可以具有在半导体衬底中或半导体衬底上形成的集成电路521，其中集成电路521包含晶体管等器件，还包含多级互连系统522。多级互连系统512和522中的每一个可以具有一个或一个以上的图1、2、3和4的载流结构。
也可以以电感器、电阻器或变压器等无源器件的形式应用图1、2和3的载流结构。例如，当为电感器时，由导电层和非导电层的组合增加的载流截面减少了电感器的损耗。电感器损耗减少导致电感器的品质因数(Q)增加，并最终使其效率提高。本领域中的技术人员可以理解，用图1、2或3的载流结构形成的电感器不需具有接近10毫米的常规电感器金属层厚度。可以使用一到两毫米的常规金属层厚度。
图6包含具有根据本发明的一个实施例的载流结构的电子部件的制造方法600的流程图。方法600的第一步610是在衬底中形成器件。第二步620是形成位于衬底之上并与器件电耦合的第一导电层。方法600的第三步630是形成与第一导电层接触的非导电层。方法600的第四步640是对非导电层进行构图，以露出第一导电层的一部分。方法600的第五步650是形成基本上沿第一导电层的整个长度与第一导电层接触的第二导电层。
可以在电子部件制造的各级中应用方法600。例如，可以在包含硅和GaAs光刻工艺(photoresist processing)的晶片级应用方法600。也可以在包含使用电镀、模板印刷和光刻工艺等的有机物、陶瓷、玻璃和芯片-嵌体表面的衬底级应用方法600。
现在参照图7，载流结构700包含与非导电层330接触并形成导体-导体界面350和导体-电介质界面360的导电层310和320。载流结构700还包含与非导电层730接触并形成导体-导体界面750和导体-电介质界面760的导电层710。在图7中所示的实施例中，非导电层330和非导电层730位于载流结构700的相对的两边。因此，如图7所示，当从截面方向观察载流结构700时，导电层310、320和710形成“S”形。导电层310是对称结构，而导电层320和710是非对称结构。现在，参照图8，载流结构800包括图7的载流结构700的镜像结构。因此，当从截面方向观察载流结构800时，导电层310、320、710形成“Z”形。
虽然参照具体的实施例对本发明进行了说明，但本领域技术人员可以理解，在不背离本发明的精神和范围的条件下，可以对其做各种修改。以上说明中给出了这种修改的各种例子。并且，作为其它例子，图1中的导体-导体界面150和导电-电介质界面160、图2中的导体-导体界面250和导体-电介质界面260、图3中的导体-导体界面350和导体-电介质界面340可以是不连续的，并且其间可以具有间隙。因此，公开本发明的实施例的目的在于解释而不是限制本发明的范围。本发明的范围应由后附的权利要求书所限定。例如，对于本领域中的技术人员显而易见，可以在各种实施例中实现这里讨论的载流结构，并且上面讨论的具体实施例不一定代表所有可能的实施例的完全说明。
另外，参照具体实施例说明了益处、其它优点和对于问题的解决方案。但是，不能将益处、优点和对于问题的解决方案以及产生好处、优点和对于问题的解决方案的任何要素或多个要素解释为任何或全部权利要求的关键性的、必需的或基本的特征或要素。并且，术语“包括”、“包含”、“具有”以及它们的任何其它说法的目的是表示非排它性的包含，使得包括一系列要素的工艺、方法、物品或装置不仅仅包括这些要素，而是可以包括所列出的要素或这些工艺、方法、物品或装置固有的要素以外的要素。并且，如果(1)在权利要求中没有明确地要求实施例和/或限定内容，并且，(2)实施例和/或限定内容不是在等同原则下权利要求中的明确的要素和/或限定的可能的等同物，那么不根据贡献原则向公众贡献这里公开的实施例和限定内容。

Claims (10)

1.一种载流电子部件，该载流电子部件包括：
载流结构，该载流结构包括：
第一导电层；
位于所述第一导电层之上的非导电层；和
位于所述非导电层和所述第一导电层之上并与所述第一导电层电耦合的第二导电层，
其中，
所述载流结构构成为沿所述载流结构的长度在某一时刻传输单一电流；
所述单一电流的第一部分流过所述第一导电层；
所述单一电流的第二部分流过所述第二导电层；且
所述单一电流的所述第一和第二部分在基本相同的时间到达位于所述载流结构的端部的预定目的地。
2.根据权利要求1的载流电子部件，其中，
所述载流结构还包括：
位于所述第二导电层之上的第二非导电层；和
位于所述第二非导电层和所述第二导电层之上并与所述第二导电层电耦合的第三导电层，
其中，
所述单一电流的第三部分流过第三导电层；且
所述单一电流的所述第一、第二和第三部分在基本相同的时间到达位于所述载流结构的端部的预定目的地。
3.根据权利要求1的载流电子部件，还包括：
传输线，其中，
所述载流结构是所述传输线中的信号线。
4.根据权利要求3的载流电子部件，其中，
所述传输线还包括作为所述传输线中的接地线的其它载流结构；且
所述其它载流结构包括：
第一导电层；
位于所述第一导电层之上的非导电层；和
位于所述非导电层和所述第一导电层之上并与所述第一导电层电耦合的第二导电层。
5.一种载流电子部件，该载流电子部件包括：
衬底；和
位于所述衬底之上的载流结构，该载流结构包括：
第一导电层；
基本上沿所述第一导电层的整个长度与所述第一导电层接触的第二导电层；和
与所述第一导电层和所述第二导电层接触的非导电层，
其中，
电流同时流过所述第一导电层和所述第二导电层；且
所述第二导电层位于所述第一导电层之上。
6.根据权利要求5的载流电子部件，其中，
所述非导电层位于所述第一导电层和所述第二导电层之间。
7.根据权利要求6的载流电子部件，其中，
所述第一导电层包括第一侧边部分和第二侧边部分；
所述第二导电层包括第一侧边部分和第二侧边部分；
所述第一导电层的所述第一侧边部分基本上沿所述第一导电层和所述第二导电层的整个长度与所述第二导电层的所述第一侧边部分接触；且
所述第一导电层的所述第二侧边部分基本上沿所述第一导电层和所述第二导电层的整个长度与所述第二导电层的所述第二侧边部分接触。
8.根据权利要求6的载流电子部件，其中，
所述第一导电层包含第一导电材料；
所述第二导电层包含第二导电材料；且
所述第一导电材料与所述第二导电材料不同。
9.根据权利要求6的载流电子部件，还包括：
传输线，其中，
所述载流结构是所述传输线中的信号线。
10.一种载流电子部件的制造方法，该方法包括以下步骤：
形成包括第一导电层和与所述第一导电层接触的非导电层的载流结构；
对所述非导电层进行构图，以露出所述第一导电层的一部分，同时使所述非导电层的一部分保持在所述第一导电层之上；以及
形成位于所述非导电层的所述一部分之上并基本上沿所述第一导电层的整个长度与所述第一导电层的所述一部分电耦合的第二导电层，
其中，
电流同时通过所述第一导电层和所述第二导电层。
CNB038229692A 2002-09-26 2003-09-26 载流电子部件及其制造方法 Expired - Fee Related CN1307653C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/256,789 2002-09-26
US10/256,789 US6841736B2 (en) 2002-09-26 2002-09-26 Current-carrying electronic component and method of manufacturing same

Publications (2)

Publication Number Publication Date
CN1685450A true CN1685450A (zh) 2005-10-19
CN1307653C CN1307653C (zh) 2007-03-28

Family

ID=32029358

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038229692A Expired - Fee Related CN1307653C (zh) 2002-09-26 2003-09-26 载流电子部件及其制造方法

Country Status (7)

Country Link
US (1) US6841736B2 (zh)
JP (1) JP2006501682A (zh)
KR (1) KR20050065558A (zh)
CN (1) CN1307653C (zh)
AU (1) AU2003277778A1 (zh)
TW (1) TW200409147A (zh)
WO (1) WO2004032205A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322198B (zh) * 2006-04-28 2011-06-08 松下电工株式会社 高频电流用馈线
CN104021865A (zh) * 2014-05-14 2014-09-03 北京联合大学 可降低交流电阻的圆形导体
CN104036857A (zh) * 2014-05-14 2014-09-10 北京联合大学 可降低交流电阻的矩形导体
CN104409622A (zh) * 2014-10-15 2015-03-11 中国计量学院 一种高频薄膜热电变换器的结构及制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8032089B2 (en) * 2006-12-30 2011-10-04 Broadcom Corporation Integrated circuit/printed circuit board substrate structure and communications
WO2011039602A1 (ja) * 2009-09-30 2011-04-07 パナソニック電工株式会社 高周波用給電線、高周波用給電線の製造方法及び給電線保持構造
DE102016212666A1 (de) * 2016-07-12 2018-01-18 Schweizer Electronic Ag Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3586757A (en) * 1969-08-14 1971-06-22 Merle Haldeman Jr Flexible stripline transmission line
US3634810A (en) * 1970-02-03 1972-01-11 Reynolds Metals Co Electrical bus bar construction and method of making same
DE3530032A1 (de) * 1985-08-22 1987-02-26 Reiner Mannertz Stromleitungskabel
US5393933A (en) * 1993-03-15 1995-02-28 Goertz; Ole S. Characteristic impedance corrected audio signal cable
US5527999A (en) 1995-02-21 1996-06-18 Delco Electronics Corp. Multilayer conductor for printed circuits
US5574260B1 (en) 1995-03-06 2000-01-18 Gore & Ass Composite conductor having improved high frequency signal transmission characteristics
US5674780A (en) 1995-07-24 1997-10-07 Motorola, Inc. Method of forming an electrically conductive polymer bump over an aluminum electrode
US5675298A (en) 1995-11-21 1997-10-07 Sun Microsystems, Inc. Low-loss, low-inductance interconnect for microcircuits
US6100178A (en) * 1997-02-28 2000-08-08 Ford Motor Company Three-dimensional electronic circuit with multiple conductor layers and method for manufacturing same
US5834995A (en) 1997-05-01 1998-11-10 The United States Of America As Represented By The Secretary Of The Air Force Cylindrical edge microstrip transmission line
US5922514A (en) 1997-09-17 1999-07-13 Dale Electronics, Inc. Thick film low value high frequency inductor, and method of making the same
EP0917237B1 (en) 1997-10-21 2005-09-14 Murata Manufacturing Co., Ltd. Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter
GB9911307D0 (en) * 1999-05-14 1999-07-14 Mantock Paul L Low resistance surface conducting conductor electric cable
SE517916C2 (sv) * 1999-12-17 2002-08-06 Ericsson Telefon Ab L M Chipsbärare, system och förfarande vid tillverkning av chipsbärare

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101322198B (zh) * 2006-04-28 2011-06-08 松下电工株式会社 高频电流用馈线
CN104021865A (zh) * 2014-05-14 2014-09-03 北京联合大学 可降低交流电阻的圆形导体
CN104036857A (zh) * 2014-05-14 2014-09-10 北京联合大学 可降低交流电阻的矩形导体
CN104409622A (zh) * 2014-10-15 2015-03-11 中国计量学院 一种高频薄膜热电变换器的结构及制作方法

Also Published As

Publication number Publication date
AU2003277778A8 (en) 2004-04-23
CN1307653C (zh) 2007-03-28
AU2003277778A1 (en) 2004-04-23
TW200409147A (en) 2004-06-01
JP2006501682A (ja) 2006-01-12
US6841736B2 (en) 2005-01-11
KR20050065558A (ko) 2005-06-29
WO2004032205A2 (en) 2004-04-15
US20040060724A1 (en) 2004-04-01
WO2004032205A3 (en) 2004-07-01

Similar Documents

Publication Publication Date Title
US7924131B2 (en) Electrical component having an inductor and a method of formation
CN1167131C (zh) 基底基板及制作用来装载多个半导体裸芯片器件的构造体的方法
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US7986211B2 (en) Inductor
CN102844864B (zh) 用于传输线的屏蔽结构
CN1507671A (zh) 高频模块
CN101044801A (zh) 具有降低的电容耦合的电路板组件
US6762367B2 (en) Electronic package having high density signal wires with low resistance
CN1307653C (zh) 载流电子部件及其制造方法
CN114639943A (zh) 具有集成波导发射器的集成电路封装
US20050093152A1 (en) Multi-surface contact IC packaging structures and assemblies
US6888218B2 (en) Embedded capacitor multi-chip modules
CN1640217A (zh) 层叠插座触头
US20080105987A1 (en) Semiconductor device having interposer formed on chip
EP2195830A2 (en) Method and apparatus for forming arbitrary structures for integrated circuit devices
US20100244274A1 (en) Wiring board
CN101034614A (zh) 对称式差动电感结构
CN1521841A (zh) 半导体器件
CN1833476A (zh) 用于具有减小的电阻和电感的微电子组件的插座
CN113707638A (zh) 基板结构及其制法
CN2845127Y (zh) 电感器
CN111354713A (zh) 封装组件的测试结构及其制作方法
CN113013152B (zh) 基板及其所适用的制造方法及功率模块
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
US20070145543A1 (en) Plating bar design for high speed package design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070328

Termination date: 20190926

CF01 Termination of patent right due to non-payment of annual fee