CN111354713A - 封装组件的测试结构及其制作方法 - Google Patents

封装组件的测试结构及其制作方法 Download PDF

Info

Publication number
CN111354713A
CN111354713A CN201811564126.6A CN201811564126A CN111354713A CN 111354713 A CN111354713 A CN 111354713A CN 201811564126 A CN201811564126 A CN 201811564126A CN 111354713 A CN111354713 A CN 111354713A
Authority
CN
China
Prior art keywords
layer
lead
leading
metal interconnection
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811564126.6A
Other languages
English (en)
Inventor
任晓黎
孙拓北
庞健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201811564126.6A priority Critical patent/CN111354713A/zh
Publication of CN111354713A publication Critical patent/CN111354713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/36—Sorting apparatus characterised by the means used for distribution
    • B07C5/361—Processing or control devices therefor, e.g. escort memory
    • B07C5/362—Separating or distributor mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本申请提出一种封装组件的测试结构及其制作方法，测试结构包括：基体，其内部隐藏设置有测试线路；上层引入部，设置在基体的上侧面，用于与封装组件电连接；和下层引出部，设置在基体的下侧面，用于与测试设备电连接，测试线路连通上层引入部与下层引出部，测试设备通过测试结构来实现对封装组件进行电性能和功能测试，筛选出封装组件的不良品，有效提升封装组件的良率；而且测试方法简单，不会破坏封装组件。

Description

封装组件的测试结构及其制作方法
技术领域
本发明涉及半导体芯片封装测试领域，具体涉及一种封装组件的测试结构和一种封装组件的测试结构的制作方法。
背景技术
随着集成电路高密度、小型化的发展，工艺难度急剧增加，“摩尔定律”的延续受到了严重制约。由高频、高速、多功能、高性能、小体积、高可靠性和多功能电子器件的强烈需求而推动了2.5D集成电路封装(即：2.5D封装)的发展。通过2.5D封装，可以在xyz各方向上实现多芯片的堆叠。而2.5D封装的关键技术是利用含有硅通孔(TSV)的转接板来实现多个芯片的系统级封装(SiP)，可以为芯片堆叠提供最短的垂直互连路径，从而降低电路延迟和功耗，减少对I/O引脚位置的限制，提高I/O通道带宽。
2.5D封装组件包括2.5D封装结构和有源芯片，2.5D封装结构复杂多样，其上的每一个结构都会影响到有源芯片的良率。但是，现有的芯片测试技术无法对2.5D封装组件进行整体测试，无法筛选出2.5D封装组件的不良品，从而降低封装组件良率。
发明内容
本发明实施例提供了一种封装组件的测试结构，能够实现对2.5D封装组件进行整体测试，筛选出2.5D封装组件的不良品，有效提升2.5D封装组件的良率。
本发明实施例提供的封装组件的测试结构，包括：基体，其内部隐藏设置有测试线路；上层引入部，设置在所述基体的上侧面，用于与所述封装组件电连接；和下层引出部，设置在所述基体的下侧面，用于与测试设备电连接，所述测试线路连通所述上层引入部与所述下层引出部。
可选地，所述测试线路包括：连接子线路；第一导电孔，位于所述连接子线路和所述上层引入部之间、并连接所述连接子线路和所述上层引入部；和第二导电孔，位于所述连接子线路和所述下层引出部之间、并连接所述连接子线路和所述下层引出部。
可选地，所述连接子线路包括：金属互联结构引入层，所述第一导电孔的下端与所述金属互联结构引入层电连接；金属互联结构引出层，所述第二导电孔的上端与所述金属互联结构引出层电连接；和第三导电孔，设置在所述金属互联结构引入层和所述金属互联结构引出层之间、并连接所述金属互联结构引入层和所述金属互联结构引出层。
可选地，所述基体包括：衬底层，所述第三导电孔贯穿所述衬底层，所述金属互联结构引入层设置在所述衬底层的上侧面，所述金属互联结构引出层设置在所述衬底层的下侧面；上层绝缘介质层，设置在所述衬底层的上侧面、并覆盖所述金属互联结构引入层，所述上层引入部设置在所述上层绝缘介质层的上侧面，所述第一导电孔贯通所述上层绝缘介质层；下层绝缘介质层，设置在所述衬底层的下侧面、并覆盖所述金属互联结构引出层，所述下层引出部设置在所述下层绝缘介质层的下侧面，所述第二导电孔贯通所述下层绝缘介质层。
可选地，所述上层引入部和所述下层引出部均为焊盘，和/或，所述下层引出部上设置有第一焊球，和/或，所述上层引入部的上部设置有凹槽，和/或，相邻所述上层引入部之间的中心距小于相邻所述下层引出部之间的中心距。
可选地，所述测试结构还包括：上层引出部，设置在所述基体的上侧面、并处于所述上层引入部的一旁，且所述上层引出部与所述上层引入部电连接。
可选地，所述封装组件包括：封装结构，其下部通过第二焊球与所述上层引入部电连接；和有源芯片，其下部通过第三焊球与所述封装结构电连接。
本发明提供的封装组件的测试结构的制作方法，包括：
在衬底层上制作贯通的第三导电孔；
在衬底层的上表面制作金属互联结构引入层和上层绝缘介质层、在衬底层的下表面制作金属互联结构引出层和下层绝缘介质层，并使所述上层绝缘介质层覆盖所述金属互联结构引入层、所述下层绝缘介质层覆盖所述金属互联结构引出层、所述第三导电孔的上端与所述金属互联结构引入层电连接、所述第三导电孔的下端与所述金属互联结构引出层电连接；
在所述上层绝缘介质层上制作贯通的第一导电孔、在所述下层绝缘介质层上制作贯通的第二导电孔，并使所述第一导电孔的下端与所述金属互联结构引入层电连接、所述第二导电孔的上端与所述金属互联结构引出层电连接；
在所述上层绝缘介质层的上表面制作上层引入部、在所述下层绝缘介质层的下表面制作下层引出部，并使所述第一导电孔的上端与所述上层引入部电连接、所述第二导电孔的下端与所述下层引出部电连接。
可选地，所述上层引入部的上部制作有凹槽，和/或，所述下层引出部的下部制作有第一焊球。
可选地，在所述上层绝缘介质层的上表面还制作上层引出部，并使所述上层引出部与所述上层引入部电连接。
本发明实施例和相关技术相比，具有如下有益效果：
本发明实施例的技术方案，上层引入部与封装组件电连接、下层引出部与测试设备电连接，测试设备通过测试结构来实现对封装组件进行电性能和功能测试，筛选出封装组件的不良品，有效提升封装组件的良率；而且测试方法简单，不会破坏封装组件。
附图说明
图1为本发明一个实施例所述的封装组件的测试结构与封装组装相组装后的剖视结构示意图；
图2为本发明另一个实施例所述的封装组件的测试结构与封装组装相组装后的剖视结构示意图；
图3为本发明又一个实施例所述的封装组件的测试结构与封装组装相组装后的剖视结构示意图；
图4为本发明在晶圆上进行2.5D封装晶圆级测试时的剖视结构示意图；
图5至图9为本发明一个实施例所述的封装组件的测试结构其制作过程相关的结构示意图。
其中，图1至图9中附图标记与部件名称之间的对应关系如下：
101上层引入部，1011凹槽，102下层引出部，103金属互联结构引入层，104金属互联结构引出层，105第三导电孔，106第一焊球，107上层引出部，201衬底层，202上层绝缘介质层，203下层绝缘介质层，301转接板，302第四导电孔，303金属互连结构，304第二焊球，401有源芯片，402第三焊球。
具体实施方式
为使本发明的发明目的、技术方案和有益效果更加清楚明了，下面结合附图对本发明的实施例进行说明，需要说明的是，在不冲突的情况下，本申请中的实施例和实施例中的特征可以相互任意组合。
下面结合附图描述本发明实施例提供的封装组件的测试结构及其制作方法。
本发明实施例提供的封装组件的测试结构，如图1至图3所示，包括：基体，其内部隐藏设置有测试线路；上层引入部101，设置在基体的上侧面，用于与封装组件电连接；和下层引出部102，设置在基体的下侧面，用于与测试设备电连接，测试线路连通上层引入部101与下层引出部102。
该测试结构，上层引入部101与封装组件电连接、下层引出部102与测试设备电连接，测试设备通过测试结构来实现对封装组件进行电性能和功能测试，筛选出封装组件的不良品，有效提升封装组件的良率；而且测试方法简单，不会破坏封装组件。封装组件为2.5D封装组件。
其中，如图1至图3所示，测试线路包括：连接子线路；第一导电孔，位于连接子线路和上层引入部101之间、并连接连接子线路和上层引入部101；和第二导电孔，位于连接子线路和下层引出部102之间、并连接连接子线路和下层引出部102。连接子线路包括：金属互联结构引入层103，第一导电孔的下端与金属互联结构引入层103电连接；金属互联结构引出层104，第二导电孔的上端与金属互联结构引出层104电连接；和第三导电孔105，设置在金属互联结构引入层103和金属互联结构引出层104之间、并连接金属互联结构引入层103和金属互联结构引出层104。
而且，如图1至图3所示，基体包括：衬底层201，第三导电孔105贯穿衬底层201，金属互联结构引入层103设置在衬底层201的上侧面，金属互联结构引出层104设置在衬底层201的下侧面；上层绝缘介质层202，设置在衬底层201的上侧面、并覆盖金属互联结构引入层103，上层引入部101设置在上层绝缘介质层202的上侧面，第一导电孔贯通上层绝缘介质层202；下层绝缘介质层203，设置在衬底层201的下侧面、并覆盖金属互联结构引出层104，下层引出部102设置在下层绝缘介质层203的下侧面，第二导电孔贯通下层绝缘介质层203。
金属互联结构引入层103和金属互联结构引出层104可以为一层或多层，第一导电孔、第二导电孔和第三导电孔105可以为金属孔，衬底层201可以为硅晶圆材料或玻璃衬底材料等，上层绝缘介质层202和下层绝缘介质层203可以为Si3N4氮化硅、SiO2二氧化硅或PBO纤维等不导电材料，均可实现本申请的目的，其宗旨未脱离本发明的设计思想，在此不再赘述，均应属于本申请的保护范围内。
上层引入部101和下层引出部102均可以为圆形或者多边形的金属的焊盘。下层引出部102上可以设置有第一焊球106(如图3所示)，从而也可以直接放置到适用于有机基板封装的测试制具中进行测试。上层引入部101的上部可以设置有凹槽，凹槽可以采用蚀刻工艺制作。相邻上层引入部101之间的中心距配置为小于相邻下层引出部102之间的中心距，这样上端容易与封装组件电连接、下端容易与测试设备电连接。
可选地，如图2所示，测试结构还包括：上层引出部107，设置在基体的上侧面、并处于上层引入部101的一旁，也用于与测试设备电连接，且上层引出部107与上层引入部101电连接，从而使得测试结构在上表面和下表面都可以连接测试设备的测试探针进行测试。
如图4所示，可以直接在晶圆上制作多个测试结构，然后把多个封装组件对应放置在晶圆上的多个测试结构上，从而实现2.5D封装晶圆级测试，能够提高测试效率。
在一示例性实施例中，如图1至图4所示，封装组件包括：封装结构，其下部通过第二焊球304与上层引入部101电连接，如第二焊球304设置在上层引入部101的凹槽内，有效提升电连接稳定性；和有源芯片401，其下部通过第三焊球402与封装结构电连接。有源芯片401可以为一个或者多个，均可实现本申请的目的，其宗旨未脱离本发明的设计思想，在此不再赘述，均应属于本申请的保护范围内。
具体地，如图1至图3所示，封装结构包括转接板301、第四导电孔302、金属互连结构303和第二焊球304，第二焊球304与金属互连结构303通过第五导电孔电连接。
本发明提供的封装组件的测试结构的制作方法，如图5至图8所示，包括：
如图5和图6所示，在衬底层201上通过蚀刻和电镀工艺制作贯通的第三导电孔105，第三导电孔105的材质可以为铜；
如图7所示，在衬底层201的上表面通过电镀和蚀刻工艺制作金属互联结构引入层103和制作上层绝缘介质层202、在衬底层201的下表面通过电镀和蚀刻工艺制作金属互联结构引出层104和制作下层绝缘介质层203，并使上层绝缘介质层202覆盖金属互联结构引入层103、下层绝缘介质层203覆盖金属互联结构引出层104、第三导电孔105的上端与金属互联结构引入层103电连接、第三导电孔105的下端与金属互联结构引出层104电连接，金属互联结构引入层103和金属互联结构引出层104的材质可以为铜、铝、银或金等；
在上层绝缘介质层202上通过蚀刻和电镀工艺制作贯通的第一导电孔、在下层绝缘介质层203上通过蚀刻和电镀工艺制作贯通的第二导电孔，并使第一导电孔的下端与金属互联结构引入层103电连接、第二导电孔的上端与金属互联结构引出层104电连接；
如图8所示，在上层绝缘介质层202的上表面通过蚀刻和电镀工艺制作如为焊盘的上层引入部101、在下层绝缘介质层203的下表面通过蚀刻和电镀工艺制作如为焊盘的下层引出部102，并使第一导电孔的上端与上层引入部101电连接、第二导电孔的下端与下层引出部102电连接，且相邻上层引入部101的中心距小于相邻下层引出部102的中心距。
本发明提供的封装组件的测试结构的制作方法，具备上述任一实施例所述的封装组件的测试结构的全部优点，在此不再赘述。
其中，如图9所示，上层引入部101的上部可以制作有凹槽1011，将第二焊球304设置在凹槽1011内，下层引出部102与测试设备相连后即可进行测试。
当然，如图3所示，下层引出部102的下部也可以制作有第一焊球106，从而也可以直接放置到适用于有机基板封装的测试制具中进行测试。
如图2所示，在上层绝缘介质层202的上表面还可以制作上层引出部107，并使上层引出部107与上层引入部101电连接，从而使得测试结构在上表面和下表面都可以连接测试探针进行测试。
本发明实施例和相关技术相比，具有如下有益效果：
本发明实施例的技术方案，上层引入部与封装组件电连接、下层引出部与测试设备电连接，测试设备通过测试结构来实现对封装组件进行电性能和功能测试，筛选出封装组件的不良品，有效提升封装组件的良率；而且测试方法简单，不会破坏封装组件。
虽然本发明所揭示的实施方式如上，但其内容只是为了便于理解本发明的技术方案而采用的实施方式，并非用于限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所揭示的核心技术方案的前提下，可以在实施的形式和细节上做任何修改与变化，但本发明所限定的保护范围，仍须以所附的权利要求书限定的范围为准。

Claims (10)

1.一种封装组件的测试结构，其特征在于，包括：
基体，其内部隐藏设置有测试线路；
上层引入部，设置在所述基体的上侧面，用于与所述封装组件电连接；和
下层引出部，设置在所述基体的下侧面，用于与测试设备电连接，所述测试线路连通所述上层引入部与所述下层引出部。
2.根据权利要求1所述的测试结构，其特征在于，所述测试线路包括：
连接子线路；
第一导电孔，位于所述连接子线路和所述上层引入部之间、并连接所述连接子线路和所述上层引入部；和
第二导电孔，位于所述连接子线路和所述下层引出部之间、并连接所述连接子线路和所述下层引出部。
3.根据权利要求2所述的测试结构，其特征在于，所述连接子线路包括：
金属互联结构引入层，所述第一导电孔的下端与所述金属互联结构引入层电连接；
金属互联结构引出层，所述第二导电孔的上端与所述金属互联结构引出层电连接；和
第三导电孔，设置在所述金属互联结构引入层和所述金属互联结构引出层之间、并连接所述金属互联结构引入层和所述金属互联结构引出层。
4.根据权利要求3所述的测试结构，其特征在于，所述基体包括：
衬底层，所述第三导电孔贯穿所述衬底层，所述金属互联结构引入层设置在所述衬底层的上侧面，所述金属互联结构引出层设置在所述衬底层的下侧面；
上层绝缘介质层，设置在所述衬底层的上侧面、并覆盖所述金属互联结构引入层，所述上层引入部设置在所述上层绝缘介质层的上侧面，所述第一导电孔贯通所述上层绝缘介质层；
下层绝缘介质层，设置在所述衬底层的下侧面、并覆盖所述金属互联结构引出层，所述下层引出部设置在所述下层绝缘介质层的下侧面，所述第二导电孔贯通所述下层绝缘介质层。
5.根据权利要求1所述的测试结构，其特征在于，所述上层引入部和所述下层引出部均为焊盘，和/或，所述下层引出部上设置有第一焊球，和/或，所述上层引入部的上部设置有凹槽，和/或，相邻所述上层引入部之间的中心距小于相邻所述下层引出部之间的中心距。
6.根据权利要求1所述的测试结构，其特征在于，还包括：
上层引出部，设置在所述基体的上侧面、并处于所述上层引入部的一旁，且所述上层引出部与所述上层引入部电连接。
7.根据权利要求1至6中任一项所述的测试结构，其特征在于，所述封装组件包括：
封装结构，其下部通过第二焊球与所述上层引入部电连接；和
有源芯片，其下部通过第三焊球与所述封装结构电连接。
8.一种封装组件的测试结构的制作方法，其特征在于，包括：
在衬底层上制作贯通的第三导电孔；
在衬底层的上表面制作金属互联结构引入层和上层绝缘介质层、在衬底层的下表面制作金属互联结构引出层和下层绝缘介质层，并使所述上层绝缘介质层覆盖所述金属互联结构引入层、所述下层绝缘介质层覆盖所述金属互联结构引出层、所述第三导电孔的上端与所述金属互联结构引入层电连接、所述第三导电孔的下端与所述金属互联结构引出层电连接；
在所述上层绝缘介质层上制作贯通的第一导电孔、在所述下层绝缘介质层上制作贯通的第二导电孔，并使所述第一导电孔的下端与所述金属互联结构引入层电连接、所述第二导电孔的上端与所述金属互联结构引出层电连接；
在所述上层绝缘介质层的上表面制作上层引入部、在所述下层绝缘介质层的下表面制作下层引出部，并使所述第一导电孔的上端与所述上层引入部电连接、所述第二导电孔的下端与所述下层引出部电连接。
9.根据权利要求8所述的封装组件的测试结构的制作方法，其特征在于，所述上层引入部的上部制作有凹槽，和/或，所述下层引出部的下部制作有第一焊球。
10.根据权利要求8或9所述的封装组件的测试结构的制作方法，其特征在于，在所述上层绝缘介质层的上表面还制作上层引出部，并使所述上层引出部与所述上层引入部电连接。
CN201811564126.6A 2018-12-20 2018-12-20 封装组件的测试结构及其制作方法 Pending CN111354713A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811564126.6A CN111354713A (zh) 2018-12-20 2018-12-20 封装组件的测试结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811564126.6A CN111354713A (zh) 2018-12-20 2018-12-20 封装组件的测试结构及其制作方法

Publications (1)

Publication Number Publication Date
CN111354713A true CN111354713A (zh) 2020-06-30

Family

ID=71196726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811564126.6A Pending CN111354713A (zh) 2018-12-20 2018-12-20 封装组件的测试结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111354713A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112270907A (zh) * 2020-09-24 2021-01-26 广州国显科技有限公司 一种驱动电路载体和显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板
CN1921098A (zh) * 2005-12-15 2007-02-28 钰创科技股份有限公司 一种封装结构的半导体晶粒
CN202394959U (zh) * 2011-12-26 2012-08-22 日月光半导体制造股份有限公司 具测试垫的封装构造
CN102983106A (zh) * 2011-09-02 2013-03-20 台湾积体电路制造股份有限公司 层叠封装结构和系统级封装结构的封装和功能测试
CN103094244A (zh) * 2011-10-31 2013-05-08 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制法
CN103399225A (zh) * 2013-07-26 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含转接板的测试结构
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法
CN106783777A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法
CN112951971A (zh) * 2021-01-26 2021-06-11 浙江英特来光电科技有限公司 一种多合一倒装全彩smd led

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2672857Y (zh) * 2003-06-13 2005-01-19 威盛电子股份有限公司 倒装芯片封装基板
CN1921098A (zh) * 2005-12-15 2007-02-28 钰创科技股份有限公司 一种封装结构的半导体晶粒
CN102983106A (zh) * 2011-09-02 2013-03-20 台湾积体电路制造股份有限公司 层叠封装结构和系统级封装结构的封装和功能测试
CN103094244A (zh) * 2011-10-31 2013-05-08 欣兴电子股份有限公司 嵌埋穿孔中介层的封装基板及其制法
CN202394959U (zh) * 2011-12-26 2012-08-22 日月光半导体制造股份有限公司 具测试垫的封装构造
CN103399225A (zh) * 2013-07-26 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含转接板的测试结构
CN104377171A (zh) * 2013-08-16 2015-02-25 台湾积体电路制造股份有限公司 具有中介层的封装件及其形成方法
CN106783777A (zh) * 2016-12-26 2017-05-31 华进半导体封装先导技术研发中心有限公司 芯片封装结构及方法
CN109037187A (zh) * 2018-06-29 2018-12-18 中国电子科技集团公司第二十九研究所 一种用于陶瓷电路基板bga垂直互联的焊盘及制作方法
CN112951971A (zh) * 2021-01-26 2021-06-11 浙江英特来光电科技有限公司 一种多合一倒装全彩smd led

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112270907A (zh) * 2020-09-24 2021-01-26 广州国显科技有限公司 一种驱动电路载体和显示装置
WO2022062481A1 (zh) * 2020-09-24 2022-03-31 广州国显科技有限公司 驱动电路载体和显示装置

Similar Documents

Publication Publication Date Title
US4975765A (en) Highly integrated circuit and method for the production thereof
US6867501B2 (en) Semiconductor device and method for manufacturing same
US7061096B2 (en) Multi-surface IC packaging structures and methods for their manufacture
KR100891516B1 (ko) 적층 가능한 에프비지에이 타입 반도체 패키지와 이를이용한 적층 패키지
US6611052B2 (en) Wafer level stackable semiconductor package
US8853708B2 (en) Stacked multi-die packages with impedance control
US20080179711A1 (en) Substrate and semiconductor device using the same
KR20050037430A (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
CN112736031A (zh) 转接板及其制作方法，半导体器件及其制作方法
TWI715257B (zh) 晶片封裝結構及其製作方法
KR100639702B1 (ko) 패키지된 반도체 다이 및 그 제조방법
CN111354713A (zh) 封装组件的测试结构及其制作方法
CN210120135U (zh) 一种基于tsv的多芯片封装结构
CN116487356A (zh) 包括芯片-基板复合半导体装置的半导体封装
US20190214367A1 (en) Stacked package and a manufacturing method of the same
US11183483B2 (en) Multichip module and electronic device
US10157839B1 (en) Interconnect structure and manufacturing method thereof
US20040089930A1 (en) Simplified stacked chip assemblies
CN215220719U (zh) 一种双面封装结构
US20220352077A1 (en) Recessed semiconductor devices, and associated systems and methods
CN113169143B (zh) 半导体封装结构及其封装方法
US20230033087A1 (en) Semiconductor package
CN112768422B (zh) 芯片封装结构及其制作方法
KR100489476B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 제조방법
CN116995049A (zh) 一种转接板、封装结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200630

RJ01 Rejection of invention patent application after publication