CN202394959U - 具测试垫的封装构造 - Google Patents

具测试垫的封装构造 Download PDF

Info

Publication number
CN202394959U
CN202394959U CN 201120559789 CN201120559789U CN202394959U CN 202394959 U CN202394959 U CN 202394959U CN 201120559789 CN201120559789 CN 201120559789 CN 201120559789 U CN201120559789 U CN 201120559789U CN 202394959 U CN202394959 U CN 202394959U
Authority
CN
China
Prior art keywords
layer
testing cushion
packaging structure
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 201120559789
Other languages
English (en)
Inventor
黄东鸿
李淑华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 201120559789 priority Critical patent/CN202394959U/zh
Application granted granted Critical
Publication of CN202394959U publication Critical patent/CN202394959U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本实用新型公开一种具测试垫的封装构造，所述具测试垫的封装构造包含一基板；一硅中介层，包含一第一重布线层及一第二重布线层，通过第二重布线层设于所述基板上，且所述硅中介层上设有测试垫；一芯片，设于所述硅中介层的第一重布线层上。通过上述结构，本实用新型的封装构造可直接通过测试垫检测硅中介层的两重布线层之间、或其与芯片之间的电性连接是否完好，而无需装置在依产品规格特别订制的测试电路板上进行测试，故可增加测试效率及节省测试成本。

Description

具测试垫的封装构造
技术领域
本实用新型涉及一种封装构造，特别是有关于一种具测试垫的封装构造，其无需使用依产品规格特别订制的测试用电路板即可直接通过测试垫进行内部线路检测。
背景技术
现今，半导体封装产业为了满足各种高密度封装的需求，逐渐发展出各种不同型式的封装构造。现有的封装结构可参考图1A所示，其为一包含基板92、设置于所述基板92上的硅中介层91及设置于所述硅中介层91上的芯片90的堆迭结构。其中的硅中介层91，其内部通过硅穿孔(Through Silicon Via)技术而设置有导电结构，故可做为所述基板92与芯片90之间的传导路径。
所述介于芯片90及基板92之间的硅中介层91的主要功能是通过其上下重布线层上的线路配合硅穿孔的导电结构提供所述芯片90来转换电性连接路径。而所述封装结构在制造完成之后会装设于一测试电路板上检测其内部线路是否能正常导通。
所述封装结构会通过不同测试电路板来检测其不同层之间的线路，如图1A所示，是检测其芯片90的有源表面电路与硅中介层91的上重布线层通过微凸块(micro bump)构成的一第一连接路径94a是否完好；再如图1B所示，是检测硅中介层91的下重布线层与基板92的印刷电路之间的一第二连接路径94b是否完好；再如图1C所示，是检测硅中介层91的上、下重布线层之间通过其硅穿孔导电结构的一第三连接路径94c是否完好。
然而，由于所述封装结构必须通过装设于一特别订制的测试电路板(未绘示)来进行检测的步骤，着实耗费检测时间，进而拖累测试效率及提高了测试成本；且一但检测出其中任一层线路无法导通，由于结构已经组装无法拆解，势必得报废整个封装结构或进行复杂的重工(rework)，从而提高了制造成本。
故，有必要提供一种具测试垫的封装构造，以解决现有技术所存在的问题。
实用新型内容
有鉴于此，本实用新型提供一种具测试垫的封装构造，以解决现有封装结构对于各层结构的连接线路必须通过装设于测试电路板才能来进行检测而拖累测试效率与提高测试成本的技术问题。
本实用新型的主要目的在于提供一种具测试垫的封装构造，其硅中介层在制造过程中一并设计有测试垫，因此在测试时可不必另外连接于依产品规格特别订制的测试电路板，即可直接通过测试垫进行线路检测，故确实可增加测试效率及节省测试成本及制造成本。
为达成本实用新型的前述目的，本实用新型提供一种具测试垫的封装构造，其中所述封装构造包含：
一基板；
一硅中介层，包含一第一重布线层及一第二重布线层，且通过第二重布线层设于所述基板上，且所述硅中介层上设有数个用以测试线路连接的测试垫；以及
至少一芯片，设于所述硅中介层的第一重布线层上。
在本实用新型的一实施例中，所述测试垫是设置于所述第一重布线层上。
在本实用新型的一实施例中，所述测试垫电性连接至所述第一重布线层与第二重布线层之间构成的连接线路。
在本实用新型的一实施例中，所述测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
在本实用新型的一实施例中，所述测试垫是设于所述第一重布线层的边缘处。
本实用新型另提供一种具测试垫的封装构造，其中所述封装构造包含：
一基板，其表面设有数个用以测试线路连接的第一测试垫；
一硅中介层，包含一第一重布线层及一第二重布线层，且通过第二重布线层设于所述基板上，且所述硅中介层上设有数个用以测试线路连接的第二测试垫；以及
至少一芯片，设于所述硅中介层的第一重布线层上。
在本实用新型的一实施例中，所述基板上的第一测试垫连接至所述基板与所述第二重布线层之间构成的连接线路。
在本实用新型的一实施例中，所述硅中介层的第二测试垫电性连接至所述第一重布线层与第二重布线层之间的连接线路。
在本实用新型的一实施例中，所述硅中介层的第二测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
在本实用新型的一实施例中，所述基板的第一测试垫是设于所述基板表面的边缘处；所述硅中介层的第二测试垫是设于所述第一重布线层的边缘处。
附图说明
图1A是一现有封装构造的结构示意图，示意一第一连接路径。
图1B是图1A的现有封装构造的结构示意图，示意一第二连接路径。
图1C是图1A的现有封装构造的结构示意图，示意一第三连接路径。
图2A是本实用新型第一实施例的具测试垫的封装构造的硅中介层的结构示意图。
图2B是本实用新型第一实施例的具测试垫的封装构造的硅中介层与芯片连接的结构示意图。
图2C是本实用新型第一实施例的具测试垫的封装构造的基板、硅中介层与芯片连接的结构示意图。
图3A是本实用新型第二实施例的具测试垫的封装构造的硅中介层的结构示意图。
图3B是本实用新型第二实施例的具测试垫的封装构造的硅中介层与芯片连接的结构示意图。
图3C是本实用新型第二实施例的具测试垫的封装构造的基板、硅中介层与芯片连接的结构示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂，下文特举本实用新型较佳实施例，并配合附图，作详细说明如下。再者，本实用新型所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本实用新型，而非用以限制本实用新型。
请参照图2A、2B及2C所示，其分别概要揭示本实用新型第一实施例的具测试垫的封装构造的硅中介层、硅中介层与芯片、基板与硅中介层与芯片的结构示意图。本实用新型提供一种具测试垫的封装构造，其包含一硅中介层(silicon interposer)10、至少一芯片20以及一基板30。
参考图2A所示，所述硅中介层10包含一第一重布线层100及一第二重布线层101。所述第一重布线层100与所述第二重布线层101皆设有导电线路，且所述第一重布线层100是通过数个硅穿孔导电结构102(Through Silicon Via，TSV)电性连接至所述第二重布线层101。本实施例中，所述第一重布线层100表面设有数个用以测试线路连接的测试垫103，且所述测试垫103优选是设于所述第一重布线层100的边缘处。所述硅中介层10的测试垫103是电性连接至所述第一重布线层100与第二重布线层101之间的连接线路11，以提供业者用来检测所述连接线路11是否完好。
参考图2B所示，本实施例中包含两个所述芯片20，而所述芯片20是设于所述硅中介层10的第一重布线层100上，且是通过数个微凸块200(microbump)来电性连接至所述第一重布线层100上的导电线路；其中所述硅中介层10的测试垫103不仅电性连接至所述第一重布线层100与第二重布线层101之间的连接线路11，并进一步电性连接至所述第一重布线层100与所述芯片20之间构成的连接线路21，以提供业者通过测试垫103进一步检测所述基板30与所述第二重布线层101之间构成的连接线路21是否完好。
参考图2C所示，本实施例中，所述基板30是一种小型多层印刷电路板，所述硅中介层10是通过其第二重布线层101设于所述基板30上，更详细地，所述硅中介层10的第二重布线层101是通过数个凸块301设于所述基板30上。再者，本实施例中，所述基板30上同样设有数个用以测试线路连接的测试垫302，所述基板30上的测试垫302是连接至所述基板30与所述第二重布线层101之间构成的连接线路31，以提供业者用来检测所述连接线路31是否完好。所述测试垫302优选是设于所述基板30表面的边缘处。
通过上述的结构，本实用新型可在硅中介层10制造阶段完成后，先行通过其第一重布线层100上的测试垫103进行其第一重布线层100与第二重布线层101之间的连接线路11的导通检测；接着，当所述芯片20接合所述硅中介层10的接合工艺完成后，通过所述测试垫103进行所述第一重布线层100与所述芯片20的有源表面(下表面)的电路之间构成的连接线路21的导通检测，来确保所述芯片20与所述硅中介层10的接合可正常导通；最后，在所述芯片20与所述硅中介层10的组合结构接合至所述基板的接合工艺完成后，可通过基板30的测试垫302来进行所述基板30的印刷电路与所述第二重布线层101之间构成的连接线路31的导通检测，以确保所述基板30与硅中介层10之间接合可正常导通。如此一来，本实用新型的封装构造就无需再装设于依产品规格特别订制的测试电路板来进行线路检测，可节省产出的效率；同时，所述硅中介层10的测试垫103可及时检测出硅中介层10本身的线路、或芯片20与硅中介层10的接合线路是否正常，一但发现接合不良，可及时淘汰硅中介层10或是芯片20与硅中介层10的组合结构，而避免在基板30接合工艺完成后才发现接合不良所造成的材料成本浪费，故可以有效降低制造成本。
请参照图3A、3B及3C所示，其分别概要揭示本实用新型第二实施例的具测试垫的封装构造的硅中介层、硅中介层与芯片、基板与硅中介层与芯片的结构示意图。所述第二实施例与前述的第一实施例结构大致相同，因而沿用相同的元件标号，而所述第二实施例的不同处在于：参照图3A所示，所述第一重布线层100表面所设置的测试垫103，是电性连接至所述第一重布线层100与第二重布线层101之间的局部连接线路11；参照图3B所示，所述第一重布线层100上的测试垫103也是电性连接至所述第一重布线层100与所述芯片20之间的局部连接线路21；同理，参照图3C所示，所述基板30上的测试垫302是连接至所述基板30与所述第二重布线层101之间的局部连接线路31。
请参照图3A、3B及3C所示，所述局部连接线路11、31主要是指位于所述第一重布线层100与第二重布线层101的侧缘线路部分，特别是各角隅线路部分。由于一般封装结构最容易产生接合不佳、或是因结构应力影响产生线路断裂的部份通常是位于封装结构的侧缘或角隅处。因此，将测试垫103、302连接所述侧缘或角隅处的局部连接线路11、31，即足够用以确保整体线路连接结构的良率。
如上所述，相较于现有封装构造存在对于各层结构的连接线路必须通过装设于测试电路板才能来进行检测而拖累测试效率与提高测试成本的技术问题，本实用新型提供了一种具测试垫的封装构造，其包含一基板；一硅中介层，包含一第一重布线层及一第二重布线层，通过第二重布线层设于所述基板上，且所述硅中介层上设有测试垫；一芯片，设于所述硅中介层的第一重布线层上。在上述结构中，本实用新型的硅中介层是在制造过程中即一并设计有测试垫，因此封装构造可直接通过测试垫检测硅中介层的二重布线层之间、或其与芯片之间的电性连接是否完好，也就是说，封装构造在测试时可不必另外连接于依产品规格特别订制的测试电路板，即可直接通过测试垫进行线路检测，故确实可增加产出效率及节省制造成本。
本实用新型已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。必需指出的是，已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (10)

1.一种具测试垫的封装构造，其特征在于：所述具测试垫的封装构造包含：
一基板；
一硅中介层，包含一第一重布线层及一第二重布线层，且通过第二重布线层设于所述基板上，且所述硅中介层上设有数个用以测试线路连接的测试垫；以及
至少一芯片，设于所述硅中介层的第一重布线层上。
2.如权利要求1所述的具测试垫的封装构造，其特征在于：所述测试垫是设置于所述第一重布线层上。
3.如权利要求1所述的具测试垫的封装构造，其特征在于：所述测试垫电性连接至所述第一重布线层与第二重布线层之间构成的连接线路。
4.如权利要求1所述的具测试垫的封装构造，其特征在于：所述测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
5.如权利要求1所述的具测试垫的封装构造，其特征在于：所述测试垫是设于所述第一重布线层的边缘处。
6.一种具测试垫的封装构造，其特征在于：所述具测试垫的封装构造包含：
一基板，其表面设有数个用以测试线路连接的第一测试垫；
一硅中介层，包含一第一重布线层及一第二重布线层，且通过第二重布线层设于所述基板上，且所述硅中介层上设有数个用以测试线路连接的第二测试垫；以及
至少一芯片，设于所述硅中介层的第一重布线层上。
7.如权利要求6所述的具测试垫的封装构造，其特征在于：所述基板上的第一测试垫连接至所述基板与所述第二重布线层之间构成的连接线路。
8.如权利要求6所述的具测试垫的封装构造，其特征在于：所述硅中介层的第二测试垫电性连接至所述第一重布线层与第二重布线层之间的连接线路。
9.如权利要求6所述的具测试垫的封装构造，其特征在于：所述硅中介层的第二测试垫电性连接至所述第一重布线层与所述至少一芯片之间构成的连接线路。
10.如权利要求6所述的具测试垫的封装构造，其特征在于：所述基板的第一测试垫是设于所述基板表面的边缘处；所述硅中介层的第二测试垫是设于所述第一重布线层的边缘处。
CN 201120559789 2011-12-26 2011-12-26 具测试垫的封装构造 Expired - Lifetime CN202394959U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201120559789 CN202394959U (zh) 2011-12-26 2011-12-26 具测试垫的封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201120559789 CN202394959U (zh) 2011-12-26 2011-12-26 具测试垫的封装构造

Publications (1)

Publication Number Publication Date
CN202394959U true CN202394959U (zh) 2012-08-22

Family

ID=46669864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201120559789 Expired - Lifetime CN202394959U (zh) 2011-12-26 2011-12-26 具测试垫的封装构造

Country Status (1)

Country Link
CN (1) CN202394959U (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779249A (zh) * 2012-10-25 2014-05-07 矽品精密工业股份有限公司 半导体结构的测试方法
CN106298709A (zh) * 2016-11-11 2017-01-04 三星半导体(中国)研究开发有限公司 低成本扇出式封装结构
US10032696B2 (en) 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
CN111354713A (zh) * 2018-12-20 2020-06-30 深圳市中兴微电子技术有限公司 封装组件的测试结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779249A (zh) * 2012-10-25 2014-05-07 矽品精密工业股份有限公司 半导体结构的测试方法
CN103779249B (zh) * 2012-10-25 2016-12-21 矽品精密工业股份有限公司 半导体结构的测试方法
US10032696B2 (en) 2012-12-21 2018-07-24 Nvidia Corporation Chip package using interposer substrate with through-silicon vias
TWI645530B (zh) * 2012-12-21 2018-12-21 輝達公司 使用具有通矽貫孔的矽中介層基板的晶片封裝
CN106298709A (zh) * 2016-11-11 2017-01-04 三星半导体(中国)研究开发有限公司 低成本扇出式封装结构
CN106298709B (zh) * 2016-11-11 2019-08-13 三星半导体(中国)研究开发有限公司 低成本扇出式封装结构
CN111354713A (zh) * 2018-12-20 2020-06-30 深圳市中兴微电子技术有限公司 封装组件的测试结构及其制作方法

Similar Documents

Publication Publication Date Title
JP4212796B2 (ja) ヒートシンクと、ヒートシンクを有するメモリモジュール及びその製造方法
CN202394959U (zh) 具测试垫的封装构造
CN102163595B (zh) 堆叠半导体封装
US20130256865A1 (en) Semiconductor module
CN104124223A (zh) 电子系统及其核心模块
CN103579171B (zh) 半导体封装件及其制造方法
US8994397B2 (en) Thermal pad shorts test for wire bonded strip testing
CN102983106B (zh) 层叠封装结构和系统级封装结构的封装和功能测试
CN104282590A (zh) 半导体晶粒及其制备方法和检测该半导体晶粒裂缝的方法
TWI484615B (zh) 雙重矽晶穿孔結構
CN100464418C (zh) 半导体装置及其制造方法
CN102539852A (zh) 一种用于晶圆级封装芯片自动检测的测试头及其实现方法
CN101826505A (zh) 封装基板以及芯片封装结构
TWI506712B (zh) 半導體結構之測試方法
CN110071087A (zh) 半导体芯片以及包括该半导体芯片的半导体封装
CN102522395B (zh) 封装结构
CN108269745A (zh) 封装结构及其制作方法
US9384105B2 (en) Method of detecting faults of operation algorithms in a wire bonding machine and apparatus for performing the same
CN100539097C (zh) 片上芯片构造的半导体器件及其制造方法
TW200841429A (en) IC chip package
CN203038917U (zh) 芯片侦测单元
CN100552906C (zh) 多层基板间交互连结结构的制造方法及其交互连结结构
TW201307860A (zh) 雙面導通晶片之即測接合方法
TWI841243B (zh) 測試元件組
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20120822

CX01 Expiry of patent term