CN100552906C - 多层基板间交互连结结构的制造方法及其交互连结结构 - Google Patents
多层基板间交互连结结构的制造方法及其交互连结结构 Download PDFInfo
- Publication number
- CN100552906C CN100552906C CN 200610063661 CN200610063661A CN100552906C CN 100552906 C CN100552906 C CN 100552906C CN 200610063661 CN200610063661 CN 200610063661 CN 200610063661 A CN200610063661 A CN 200610063661A CN 100552906 C CN100552906 C CN 100552906C
- Authority
- CN
- China
- Prior art keywords
- base plate
- multilager base
- dielectric layer
- ora terminalis
- metal level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
一种若干个多层基板间交互连结结构的制造方法及其交互连结结构。本发明的方法包括以下步骤：使每一多层基板上至少一介电层及与其对应的金属层的端缘从其它相邻介电层局部及其对应金属层的端缘分离；以及，将其中一多层基板的该至少一金属层的分离端缘黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间交互连结的结构。本发明的交互连结结构则至少包括一第一多层基板与一第二多层基板。第一多层基板的至少一第一金属层与该第二多层基板的至少一第二金属层相互黏结以形成一连结部。
Description
技术领域
本发明涉及一种多层基板间交互连结结构的制造方法及其交互连结结构，特别是关于一种多层任意种类基板间交互连结结构的制造方法及其交互连结结构，可应用于软性封装并适用于各种型式的芯片元件。
背景技术
如今任何类型的电子产品都日趋小型化，随着半导体晶圆制程尺寸的不断缩小，后段封装的相关技术也必须随之朝微型化的方向发展。因此，当今I.C.整合电路的积集度已不断地大幅提高，其中使用多层基板来封装不同种类元件，整合各项功能成为一高效能系统已是必然。举例来说，一具有基本架构的整合式系统可能包括各种不同的芯片元件(例如：逻辑元件、内存元件、模拟元件、光电元件、微机电元件或发光元件等)，而这些不同种类芯片元件彼此之间的相互连通均需透过共享的单一封装基板，才能进行互连。如果能将一芯片元件直接与另一芯片元多重互连，将可进一步提升封装密度，使系统微型化。如今虽已发展一种有关芯片与芯片间封装的堆栈式芯片级封装(Stacked Chip Scale Package；SCSP)，即所谓的立体式封装(3D package)。然而，基本上该封装技术仍局限于硬性系统的封装概念。
并且，为配合如今电子产品的多样化及变异性，封装基板可能是一软性多层基板(例如：Notebook主机板与屏幕的控制连线)，或者封装基板也有可能是一非平面、非规则性面的形态。依据现有技术，两多层基板间的交互连结必须透过基板本身以外的连线或基板本身外部的封装等方式才能实现。因此，为适应更具弹性的软性电路板(软性多层基板)或者多芯片堆栈、非一般平面封装基板的软性封装，改良目前的多层基板封装技术，以更有效地提高封装密度及整合式系统内各种芯片元件间的连接密度，甚至应用在所谓系统级的封装，已成为如今封装相关技术中一极为重要的课题与挑战。
因此，如果能发展一种多层基板间交互连结的结构及其制造方法，用于封装任意种类芯片的各个多层基板，使基板与基板间互连密度提高，同时作为软性多层基板的连结封装，即能进一步提高封装密度并使系统微型化。
发明内容
本发明的主要目的在于提供一种多层基板间交互连结结构的制造方法及其交互连结结构，能使若干个任意种类的芯片元件间，无需透过共享的单一封装基板而直接互连，提高封装密度并使系统微型化。
本发明的另一目的在于提供一种多层基板间交互连结结构的制造方法及其交互连结结构，其交互连结的结构能提升封装密度并使系统微型化，并提供可变形或可挠曲的特性从而可作为软性系统应用。
为实现上述目的，本发明多层基板间交互连结结构的制造方法包括下列步骤：
(1)使每一多层基板上至少一介电层及与其对应的金属层的端缘从其它相邻介电层局部及其对应金属层的端缘分离；以及
(2)将其中一多层基板的至少一介电层的分离端缘黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间的交互连结结构。
依据本发明的制造方法，在分离步骤(1)之前，进一步包括一步骤(a)，即提供一载板用以形成其中一多层基板，其中形成多层基板包括下列步骤：
(b)在载板上的表面，涂布一介电层；
(c)在介电层上形成一金属层及必要的介层洞(VIA)后，再涂布介电层；
(d)重复步骤(c)，形成多层基板；以及
(e)沿分离端缘分割出载板沿区域及其对应的多层基板，并将多层基板从载板剥离。
在本发明制造方法的步骤(b)中，进一步包括一步骤，即在载板沿区域，进行一界面附着强化的处理，以增加介电层对应载板沿区域与载板间的附着强度，或者在载板上的表面进行一界面附着强化的处理，以增加介电层与载板间的附着强度，并且在介电层上的表面，再涂布另一介电层。如前述在该介电层上的表面，再涂布另一介电层，则在步骤(e)中从该介电层与该另一介电层间，将该多层基板从该载板剥离。
本发明的制造方法在黏结的步骤(2)之前或之后，进一步包括其中一步骤，即对这些多层基板的第二外层面与第一外层面进行连结封装。其中该连结封装连结若干个芯片元件与一第三基板与这些多层基板。
本发明多层基板间的交互连结结构包括至少一第一多层基板及一第二多层基板。第一多层基板具有若干个相互交叠的第一金属层与若干个第一介电层，其中至少一第一金属层的端缘与其对应的第一介电层的端缘相连接，而与其它相邻第一金属层和第一介电层的端缘相对分离。第二多层基板具有若干个相互交叠的第二金属层与若干个第二介电层，其中至少一第二金属层的端缘与其对应的该第二介电层的端缘连接，而与其它相邻第二金属层及第二介电层的端缘相对分离；之后，该第一多层基板的至少一第一金属层与该第二多层基板的至少一第二金属层相互黏结进一步形成一连结部，从而完成多层基板间的交互连结结构。
本发明的交互连结结构进一步包括一第一芯片元件，用以与第一多层基板的第一外层面进行连结封装；以及一第二芯片元件，用以与第二多层基板的第一外层面进行连结封装。第一芯片元件及第二芯片元件均是逻辑元件、内存元件、模拟元件、光电元件、微机电元件以及发光元件等之中的任意元件。
本发明多层基板间的交互连结结构进一步包括一第三基板，用以对第一多层基板与第二多层基板进行间接的连结封装。该第一多层基板、该第二多层基板及该第三基板均可以是一软性多层内连线基板。
与现有技术相比，本发明提供的多层基板间交互连结结构的制造方法及其交互连结结构，能使若干个任意种类的芯片元件间直接互连，并且其交互连结结构能进一步提升封装密度并使系统微型化。因此，本发明的多层基板间交互连结结构可进一步提供可变形或可挠曲的特性，从而可作为软性系统应用。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1A至1I为依据本发明多层基板间交互连结结构的制造方法的第一实施例对应步骤(a)至步骤(h)的结构示意图；
图2A至2I为依据本发明多层基板间交互连结结构的制造方法的第二实施例对应步骤(a)至步骤(h)的的结构示意图；
图3A至3H为依据本发明多层基板间交互连结结构的制造方法的第三实施例对应步骤(a)至步骤(h)的结构示意图；
图4A至4I为依据本发明多层基板间交互连结结构的制造方法的第四实施例对应步骤(a)至步骤(h)的结构示意图；
图5A至5I为依据本发明多层基板间交互连结结构的制造方法的第五实施例对应步骤(a)至步骤(h)的结构示意图；
图6A至6H为依据本发明多层基板间交互连结结构的制造方法的第六实施例对应步骤(a)至步骤(h)的结构示意图；
图7A至7I为依据本发明多层基板间交互连结结构的制造方法的第七实施例对应步骤(a)至步骤(h)的结构示意图；
图8为依据本发明的第一、第二、第四以及第五实施例多层基板间交互连结结构的剖面图；以及
图9为依据本发明的第三实施例、第六实施例多层基板间交互连结结构的剖面图。
具体实施方式
有关本发明的详细说明及技术内容，现就结合附图说明如下：
请参考图1A至1G，为依据本发明多层基板间交互连结结构的制造方法的第一实施例对应步骤(a)至步骤(g)的结构示意图。
本发明若干个多层基板间交互连结结构的制造方法第一实施例，包括下列步骤：
图1A表示步骤(a)，提供一载板102用以形成一多层基板(以第一多层基板300为例)；
图1B表示步骤(b)，在载板沿区域119，进行一界面附着强化的处理，以增加第一介电层19对应载板102的端缘119与载板102间的附着强度；
图1C表示步骤(c)，在第一介电层19上形成一第一金属层18及必要的若干个介层洞9(显示于图1D)后，再涂布另一第一介电层16；
图1D表示步骤(d)，重复步骤(c)，形成第一多层基板300，但是，在此实施例中的区域17、17-1未进行附着强化处理；
图1E表示步骤(e)，沿分离端缘(即沿着图1D中的垂直分割线d1、d2)分割载板沿区域119及其对应的多层基板的端缘120，并将第一多层基板300从载板102剥离；
图1F表示步骤(e’)，移除与载板相邻的第一介电层19，露出对应第一介电层19的第一金属层18；
图1G表示步骤(f)，使第一多层基板300上介电层及与其对应的金属层的端缘各从其它相邻介电层局部及其对应金属层的端缘分离(10与12、13与15、16与18)，以形成一预备与其它多层基板交互连结的连接部120；
图1H表示步骤(g)，将第一多层基板300的金属层12、15以及18的分离端缘黏结于第二多层基板400的具分离端缘的金属层22、25以及27。并且，第二多层基板400已相对第一多层基板300上下倒置，使这些制造步骤中，原本和介电层20、23及26对应，位于其下方的金属层22、25及27倒置于介电层20、23及26上方，而第一多层基板300的金属层12、15及18与第二多层基板400的金属层22、25及27间的黏结方式可以浸锡黏结、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic ConductiveFilm)黏结，或者以金-金(Gold-Gold)黏结、以金-铜(Gold-Copper)黏结等方式，以完成本发明多层基板间交互连结的结构；以及
图1I表示步骤(h)，对这些多层基板的第二外层面与第一外层面(即上下层面)以第一芯片元件100、第二芯片元件200、一第三基板与这些多层基板进行连结封装。连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
请参考图2D，为依据本发明多层基板间交互连结结构的制造方法的第二实施例与第一实施例不同的步骤(c)、步骤(d)的结构示意图。除步骤(c)、步骤(d)外，第二实施例中图2A、2B，图2E至2I所示其它步骤均与第一实施例相同。
图2C表示步骤(c)，涂布第一介电层16之前，在此第二实施例中在区域17进行附着强化处理，以增加第一介电层16与步骤(b)中所涂布第一介电层19间的附着强度，可更进一步在后面图2D所表示的步骤(d)中维持固接的状态，减低介电层间分离、或变形导致不密接情形的发生可能性，从而提高制程良率。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
图3C至3G为依据本发明多层基板间交互连结结构的制造方法的第三实施例与第一实施例不同的步骤(c)至步骤(g)的结构示意图。除前述步骤外，第三实施例中图3A、3B所示步骤均与第二实施例相同。
图3C表示步骤(c)，涂布第一介电层16之前，在此第二实施例中在区域17、17-1进行附着强化处理，以增加这些区域的附着强度，可更进一步在后面图3D所表示的步骤(d)中维持固接状态，减低介电层间分离、或变形导致不密接情形的发生可能性，从而提高制程良率；
执行图3E表示的步骤(e)后，跳过步骤(e’)，直接执行图3F表示的步骤(f)，而不移除与载板相邻的第一介电层19；以及
图3F表示步骤(f)，使第一多层基板300上介电层及与其对应的金属层的端缘从其它相邻介电层局部及其对应金属层的端缘分离(10与12、13与15、16与18)，以形成一预备与其它多层基板交互连结的连接部120，并移除第一介电层19的端缘19-1，露出对应该第一介电层19的第一金属层18的端缘，用以预备在图3G所示步骤(g)中，与另一多层基板(以第二多层基板400为例)的具分离端缘的第二金属层22、25及27黏结。
图3G表示步骤(g)，将第一多层基板300的金属层12、15及18的分离端缘黏结于第二多层基板400的具分离端缘的金属层22、25及27。并且，第二多层基板400已相对第一多层基板300上下倒置，使这些制造步骤中，原本和介电层20、23及26对应，位于其下方的金属层22、25及27倒置于介电层20、23及26上方，而第一多层基板300的金属层12、15及18与第二多层基板400的金属层22、25及27间的黏结方式可以浸锡黏结、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic Conductive Film)黏结，或者以金-金(Gold-Gold)黏结、以金-铜(Gold-Copper)黏结等方式；以及
图3H表示步骤(h)，对这些多层基板的第二外层面与第一外层面(即上下层面)以第一芯片元件100、第二芯片元件200、一第三基板与这些多层基板进行连结封装。连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
图4A至4G为依据本发明多层基板间交互连结结构的制造方法的第四实施例对应步骤(a)至步骤(g)的结构示意图。
本发明若干个多层基板间交互连结结构的制造方法第四实施例，包括下列步骤：
图4A表示步骤(a)，提供一载板102用以形成一多层基板(以第一多层基板300为例)；
图4B表示步骤(b)，在该载板102上的表面进行一界面附着强化的处理，以增加一介电层104与该载板102间的附着强度，并且在硬化该介电层104后，再在该介电层104上的表面，涂布另一介电层19；
图4C表示步骤(c)，在该介电层上形成一第一金属层18及必要的若干个介层洞9(显示于图4D)后，再涂布另一第一介电层16；
图4D表示步骤(d)，重复步骤(c)，形成第一多层基板300，但是，在此实施例中的区域17、17-1未进行附着强化处理；
图4E表示步骤(e)，沿分离端缘(即沿着图4D中的垂直分割线d1、d2)分割载板沿区域119(显示于图4C)及其对应的多层基板的端缘120，并从第一介电层19与介电层104(显示于图4B)间，将第一多层基板300从载板102(显示于图4B)剥离；
图4F表示步骤(e’)，移除第一介电层19，露出对应第一介电层19的第一金属层18；
图4G表示步骤(f)，使第一多层基板上介电层及与其对应的金属层的端缘各从其它相邻介电层局部及其对应金属层的端缘分离(10与12、13与15、16与18)，以形成一预备与其它多层基板交互连结的连接部120；
图4H表示步骤(g)，将第一多层基板300的金属层12、15及18的分离端缘黏结于第二多层基板400的具分离端缘的金属层22、25及27。并且，第二多层基板400已相对第一多层基板300上下倒置，使这些制造步骤中，原本和介电层20、23及26对应，位于其下方的金属层22、25及27倒置于介电层20、23及26上方，而第一多层基板300的金属层12、15及18与第二多层基板400的金属层22、25及27间的黏结方式可以浸锡黏结、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic Conductive Film)黏结、或者以金-金(Gold-Gold)黏结、以金-铜(Gold-Copper)黏结等方式，以完成本发明多层基板间交互连结的结构；以及
图4I表示步骤(h)，对这些多层基板的第二外层面与第一外层面(即上下层面)以第一芯片元件100、第二芯片元件200、一第三基板与这些多层基板进行连结封装。连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
图5D为依据本发明多层基板间交互连结结构的制造方法的第五实施例与第四实施例不同的步骤(c)、步骤(d)的结构示意图。除步骤(c)、步骤(d)外，第五实施例中图5A、5B，图5E至5I所示其它步骤均与第四实施例相同。
图5C表示步骤(c)，涂布第一介电层16之前，在此第二实施例中在区域17进行附着强化处理，以增加第一介电层16与步骤(b)中所涂布第一介电层19间的附着强度，可更进一步在后面图5D所表示的步骤(d)中维持固接的状态，减低介电层间分离、或变形导致不密接情形的发生可能性，从而提高制程良率。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
图6C至6G为依据本发明多层基板间交互连结结构的制造方法的第六实施例与第四实施例不同的步骤(c)至步骤(g)的结构示意图。
图6C表示步骤(c)，涂布介电层16之前，在此第六实施例中在区域17、17-1进行附着强化处理，以增加这些区域的附着强度，可更进一步在后面图6D所表示的步骤(d)中维持固接的状态，减低介电层间分离、或变形导致不密接情形的发生可能性，从而提高制程良率；
执行图6E表示的步骤(e)后，跳过步骤(e’)，直接执行图6F表示的步骤(f)，而不移除与载板相邻的第一介电层19；以及
图6F表示步骤(f)，使第一多层基板300上介电层及与其对应的金属层的端缘从其它相邻介电层局部及其对应金属层的端缘分离(10与12、13与15、16与18)，以形成一预备与其它多层基板交互连结的连接部120，并移除第一介电层19的端缘19-1，露出对应该另一介电层19的第一金属层18的端缘，用以预备在图6G所示步骤(g)中，与另一多层基板(以第二多层基板400为例)的具分离端缘的第二金属层22、25及27黏结。
图6G表示步骤(g)，将第一多层基板300的金属层12、15及18的分离端缘黏结于第二多层基板400的具分离端缘的金属层22、25及27。并且，第二多层基板400已相对第一多层基板300上下倒置，使这些制造步骤中，原本和介电层20、23及26对应，位于其下方的金属层22、25及27倒置于介电层20、23及26上方，而第一多层基板300的金属层12、15及18与第二多层基板400的金属层22、25及27间的黏结方式可以浸锡黏结、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic Conductive Film)黏结、或者以金-金(Gold-Gold)黏结、以金-铜(Gold-Copper)黏结等方式；以及
图6H表示步骤(h)，对这些多层基板的第二外层面与第一外层面(即上下层面)以第一芯片元件100、第二芯片元件200、一第三基板与这些多层基板进行连结封装。连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
图7D至7I为依据本发明多层基板间交互连结结构的制造方法的第七实施例与第一实施例不同的步骤(d)至步骤(h)的结构示意图。除前述步骤外，第七实施例中图7A至7C所示步骤均与第一实施例相同。
图7D表示步骤(d)，重复步骤(c)，形成第一多层基板300，并且如图中所示也同时形成相邻第一多层基板300的第三多层基板500；
图7E表示步骤(e)，沿分离端缘(即沿着图7D中的垂直分割线d1、d3)完全分割载板沿区域及其对应的多层基板，但对d2仅从芯片起，分割到最上方的第一金属层12及第一介电层10为止，并将第一多层基板300、第三多层基板500从载板102剥离；
图7F表示步骤(e’)，移除第一多层基板300、第三多层基板500与载板相邻的第一介电层19，露出对应第一介电层19的第一金属层18；
图7G表示步骤(f)，使第一多层基板300上介电层及与其对应的金属层的端缘各从其它相邻介电层局部及其对应金属层的端缘分离(10与12、13与15、16与18)，以形成一预备与其它多层基板交互连结的连接部120，但维持第三多层基板500与第一多层基板300间第一金属层10与第一介电层12的连结，而第三多层基板500本身的若干介电层及其对应金属层端缘并未分离；
图7H表示步骤(g)，如同第一实施例，将第一多层基板300的金属层12、15及18的分离端缘黏结于第二多层基板400的具分离端缘的金属层22、25及27，并且第二多层基板400及第三多层基板500也可作连结；以及
图7I表示步骤(h)，对这些多层基板所形成的多层基板间多重交叉连结结构的上下层面，以第一芯片元件100、第二芯片元件200、一第三基板与这些多层基板进行连结封装。连结封装的方式，可以球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。而与第一实施例不同的是，第二芯片元件200对第三多层基板500做封装连结。因此，本发明的多层基板间多重交叉连结，可提供更具弹性的交互连结结构的概念。
本实施例也可相互调换步骤(g)与步骤(h)的顺序，而不会改变本发明交互连结结构或影响其功能。
请参考图8，为依据本发明的第一、第二、第四以及第五实施例多层基板间交互连结结构的剖面图。本发明多层基板间的交互连结结构至少包括一第一多层基板300、一第二多层基板400。其中该第一多层基板300的第一外层面与一第一芯片元件100进行连结封装，该第二多层基板400的第一外层面与一第二芯片元件200进行连结封装。该第一芯片元件100与该第二芯片元件200可以是逻辑元件、内存元件、模拟元件、光电元件、微机电元件或发光元件等任意种类的芯片元件。
该多层基板间的交互连结结构可进一步包括一第三多层基板(图中未显示)。如图7所示该第三基板可透过锡球410与第一多层基板300进行连结封装；而透过锡球420与第二多层基板400进行连结封装，或对第一芯片元件或第二芯片元件进行连结封装。前述第三基板的封装方式也可采用球栅阵列封装(BGA)、平面闸格阵列(LGA)、针脚栅格阵列封装(PGA)或打线接合(Wire Bond)等方式进行。
此外，第一多层基板300、第二多层基板400及第三基板均可以是软性多层内连线基板。而通过本发明多层基板间交互连结的结构可提供可变形或可挠曲的特性，从而能作为这些软性多层基板的封装连结。
前述第一多层基板300包括若干层第一介电层10、13及16，以及若干层第一金属层12、15及18。并且前述第二多层基板400包括若干层第二介电层20、23及26，以及若干层第二金属层22、25及27。因此，实质上该第一芯片元件100以锡球110被封装于第一多层基板300的第一介电层10的介层洞(VIA)，第二芯片元件200则以锡球210被封装于第二多层基板400的第二介电层26的介层洞或第二金属层27。
第一多层基板300的第一金属层12及其对接的第一介电层10两者的端缘、第一金属层15及其对接的第一介电层13两者的端缘，以及第一金属层18及其对接的第一介电层16两者的端缘，均各从相邻的第一金属层和对应第一介电层的端缘相对分离。相对地，第二多层基板400的第二金属层22及其对接的第二介电层20两者的端缘、第二金属层25及其对接的第二介电层23两者的端缘，以及第二金属层27及其对接的第二介电层26两者的端缘，均各从其相邻第二金属层和第二介电层的端缘相对分离。
当该第一多层基板300与该第二多层基板400之间作相互连结时，将该第二多层基板400上下倒置，该第二多层基板400的第二金属层22、25及27的分离端缘会分别与该第一多层基板300的第一金属层12、15及18的各个分离端缘相互黏结，以形成如图7所示该交互连结结构中的一连结部120。其黏结方式可以黏结剂1、2、3黏结、以浸锡黏结)、以共晶(Eutectic)黏结、以异方性导电胶(Anisotropic Conductive Film)黏结，或者以金-金(Gold-Gold)黏结、或以金-铜(Gold-Copper)黏结等方式。透过这些交互黏结方式，该第二金属层22、25及27便与第一金属层12、15及18相互连结成一体。通过这一多层基板间交互连结的结构，即能达成第一芯片100与第二芯片200间的直接互连。
与现有技术未将这些多层基板介电层及对应的各金属层相对分离而直接进行封装的结构比较，由于第一多层基板300与第二多层基板400间，利用基板的分离端缘进行交互连结，因此能有效地进一步提升封装密度并使系统微型化，并且能更进一步地提供任意可变形或可挠曲的特性，从而可作为软性封装的系统应用。
此外，在图7中，这些介电层间，进行了一种界面附着强化处理，处理区域11、14、21以及24以粗黑线表示。特别值得注意的是，由于除了这些基板分离端缘以外的其它区域(连结部120以外的这些介电层间)，均进行了界面附着强化处理，以增加这些介电层间的附着强度，而未进行该界面附着强化处理的端缘(连结部120内)，便能轻易地使任意介电层端缘及其对应的金属层端缘，与其它端缘相对分离。
前述多层基板端缘分开的方式可利用双面胶带(例如：UV tape)，对贴于第一多层基板300或第二多层基板400的第一外层面与第二外层面，再撕开胶带，则胶带将顺势带开未进行该界面附着强化处理的端缘。重复多次对贴与撕开胶带的动作，便能分开多层未附着强化的端缘，但金属层12、15、18、22、25及27会分别与介电层10、13、16、20、23及26相连。通过这一介电层/介电层间选择性的界面附着强化处理概念，即能完成本发明第一多层基板300或第二多层基板400间交互连结的结构。例如：本发明中的这些介电层的材料为聚酰亚胺(Polyimide)，则便能利用一氧气或氩气电浆制程处理，进行前述界面附着强化的处理。
图8为依据本发明的第三实施例、第六实施例多层基板间交互连结结构的剖面图。与第一、第二、第四以及第五实施例中多层基板间的交互连结结构不同的是，由于封装形式不同，前述步骤(c)涂布另一介电层之前，在区域17-1进行附着强化处理，此后改变第三基板的焊垫(Pad)形式，作为不同连结运用的选择。本发明的这些实施例中，虽以第一多层基板300的各金属层12、15及18与第二多层基板400各第二金属层22、25、27间进行一对一相对的黏结为例，但并非以此为限，也可采用选择性的黏结或一对多基板连结。
与现有技术相比，本发明所提供的多层基板间交互连结的结构及其制造方法，能使若干个任意种类的芯片元件间透过封装各个芯片的各个多层基板间的交互连结结构直接互连，无须经由第三基板，并且该交互连结结构能进一步提升封装密度并使系统微型化。此外，本发明的多层基板间交互连结结构更进一步地提供了可变形或可挠曲的特性，从而可作为软性系统应用。相较于现有技术，无论是有关芯片与芯片间的封装，或多层基板间的连结封装，本发明均更具有高整合性、高封装密度的系统级封装能力。
Claims (36)
1.一种多层基板间交互连结结构的制造方法，每一多层基板具有若干个相互交叠的金属层与若干个介电层，其特征在于该制造方法包括下列步骤：
使每一多层基板上至少一介电层及与其对应的金属层的端缘各从其它相邻介电层局部及其对应金属层的端缘分离；以及
将其中一多层基板的该至少一金属层的分离端缘黏结于另一多层基板的具分离端缘的金属层，以完成这些多层基板间交互连结的结构。
2.如权利要求1所述的制造方法，其特征在于：在分离步骤之前，进一步包括提供一载板用以形成其中一多层基板这一步骤(a)。
3.如权利要求2所述的制造方法，其特征在于：其中形成该多层基板包括下列步骤：
(b)在该载板上的表面，涂布一介电层；
(c)在该介电层上形成一金属层及必要的介层洞后，再涂布另一介电层；
(d)重复步骤(c)，形成该多层基板；以及
(e)沿该分离端缘分割出该载板沿区域及其对应的多层基板，并将该多层基板从该载板剥离。
4.如权利要求3所述的制造方法，其特征在于：在步骤(b)中，进一步包括在该载板的端缘，进行一界面附着强化的处理这一步骤，以增加该介电层对应该载板沿区域与该载板间的附着强度。
5.如权利要求3所述的制造方法，其特征在于：在步骤(b)中，进一步包括在该载板上的表面进行一界面附着强化的处理，以增加该介电层与该载板间的附着强度，并且在该介电层上的表面，再涂布另一介电层这一步骤。
6.如权利要求5所述的制造方法，其特征在于该界面附着强化处理为一电浆制程处理。
7.如权利要求5所述的制造方法，其特征在于：在步骤(e)中，从该介电层与该另一介电层间，将该多层基板从该载板剥离。
8.如权利要求3所述的制造方法，其特征在于：进一步包括一步骤(e’)，即移除与该载板相邻的介电层，露出对应该介电层的该金属层。
9.如权利要求3所述的制造方法，其特征在于：在步骤(c)中涂布该介电层前，进一步包括在该介电层对应该载板沿区域的表面上进行一界面附着强化处理这一步骤，以增加该介电层对应该载板沿区域与步骤(b)中所涂布该介电层间的附着强度。
10.如权利要求9所述的制造方法，其特征在于：进一步包括一步骤(e’)，即移除与该载板相邻的介电层，露出对应该介电层的该金属层。
11.如权利要求3所述的制造方法，其特征在于：在步骤(c)中涂布该介电层前，进一步包括在该金属层表面及该介电层表面的端缘以外的其它区域进行一界面附着强化处理这一步骤，以增加该其它区域的附着强度。
12.如权利要求11所述的制造方法，其特征在于：在步骤(e)后，进一步包括移除与该载板相邻介电层的分离端缘，露出对应该介电层的该金属层的端缘这一步骤。
13.如权利要求1所述的制造方法，其特征在于：在黏结的步骤之后，进一步包括对这些多层基板的第二外层面与第一外层面进行连结封装这一步骤。
14.如权利要求13所述的制造方法，其特征在于该连结封装连结若干个芯片元件、一第三基板与这些多层基板。
15.如权利要求1所述的制造方法，其特征在于：在黏结的步骤之前，进一步包括对这些多层基板的第二外层面与第一外层面进行连结封装这一步骤。
16.如权利要求15所述的制造方法，其特征在于该连结封装连结若干个芯片元件、一第三基板与这些多层基板。
17.一种多层基板间的交互连结结构包括一第一多层基板以及一第二多层基板，该第一多层基板具有若干个相互交叠的第一金属层与若干个第一介电层，该第二多层基板具有若干个相互交叠的第二金属层与若于个第二介电层，其特征在于：
该第一多层基板的至少一第一金属层的端缘与其对应的第一介电层的端缘相连接，而与其它相邻第一金属层和第一介电层的端缘相对分离；该第二多层基板的至少一第二金属层的端缘与其对应的该第二介电层的端缘相连接，而与其它相邻第二金属层及第二介电层的端缘相对分离；该第一多层基板的至少一第一金属层与该第二多层基板的至少一第二金属层相互黏结以形成一连结部。
18.如权利要求17所述的交互连结结构，其特征在于该第一多层基板的介电层的分离端缘以外的其它区域，进行了一界面附着强化处理，以增加这些介电层间的附着强度。
19.如权利要求18所述的交互连结结构，其特征在于该界面附着强化处理为一电浆制程处理。
20.如权利要求19所述的交互连结结构，其特征在于这些介电层的材料为聚酰亚胺。
21.如权利要求17所述的交互连结结构，其特征在于这些介电层的材料为聚酰亚胺。
22.如权利要求17所述的交互连结结构，其特征在于该第二多层基板的介电层的分离端缘以外的其它区域，进行了一界面附着强化的处理，以增加这些介电层间的附着强度。
23.如权利要求22所述的交互连结结构，其特征在于该界面附着强化处理为一电浆制程处理。
24.如权利要求23所述的交互连结结构，其特征在于这些介电层的材料为聚酰亚胺。
25.如权利要求22所述的交互连结结构，其特征在于这些介电层的材料为聚酰亚胺。
26.如权利要求17所述的交互连结结构，其特征在于：进一步包括一第一芯片元件，用以对该第一多层基板的第一外层面进行连结封装。
27.如权利要求26所述的交互连结结构，其特征在于该第一芯片元件是逻辑元件、内存元件、模拟元件、光电元件、微机电元件以及发光元件之中的任一元件。
28.如权利要求26所述的交互连结结构，其特征在于：进一步包括一第三基板，用以对该第一芯片元件进行连结封装。
29.如权利要求17所述的交互连结结构，其特征在于：进一步包括一第二芯片元件，用以对该第二多层基板的第一外层面进行连结封装。
30.如权利要求29所述的交互连结结构，其特征在于该第二芯片元件是逻辑元件、内存元件、模拟元件、光电元件、微机电元件以及发光元件之中的任一元件。
31.如权利要求29所述的交互连结结构，其特征在于：进一步包括一第三基板，用以对该第二芯片元件进行连结封装。
32.如权利要求17所述的交互连结结构，其特征在于：进一步包括一第三基板，用以对该第一多层基板或该第二多层基板进行连结封装。
33.如权利要求32所述的交互连结结构，其特征在于该第三基板为一软性基板。
34.如权利要求17所述的交互连结结构，其特征在于该第一多层基板为一软性基板。
35.如权利要求17所述的交互连结结构，其特征在于该第二多层基板为一软性基板。
36.一种多层基板包括若干个金属层，若干个与这些金属层相互交叠的介电层，其特征在于：至少一金属层的端缘与其对应的介电层的端缘相连接，与其它相邻金属层和介电层的端缘相对分离，该至少一金属层与其它多层基板的至少一金属层相互黏结以形成一连结部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610063661 CN100552906C (zh) | 2006-12-29 | 2006-12-29 | 多层基板间交互连结结构的制造方法及其交互连结结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610063661 CN100552906C (zh) | 2006-12-29 | 2006-12-29 | 多层基板间交互连结结构的制造方法及其交互连结结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101211790A CN101211790A (zh) | 2008-07-02 |
| CN100552906C true CN100552906C (zh) | 2009-10-21 |
Family
ID=39611698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610063661 Expired - Fee Related CN100552906C (zh) | 2006-12-29 | 2006-12-29 | 多层基板间交互连结结构的制造方法及其交互连结结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100552906C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014128574A1 (en) | 2013-02-19 | 2014-08-28 | Koninklijke Philips N.V. | A light emitting die component formed by multilayer structures |
| DE102014221546A1 (de) * | 2014-10-23 | 2016-04-28 | Robert Bosch Gmbh | Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren |
-
2006
- 2006-12-29 CN CN 200610063661 patent/CN100552906C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101211790A (zh) | 2008-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220415734A1 (en) | Seal for microelectronic assembly | |
| TWI324380B (en) | Hybrid structure of multi-layer substrates and manufacture method thereof | |
| TWI290365B (en) | Stacked flip-chip package | |
| CN103119711B (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
| JP5912616B2 (ja) | 半導体装置及びその製造方法 | |
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| TWI320963B (en) | Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof | |
| JP2008124435A (ja) | マルチスタックパッケージ及びその製造方法 | |
| TW200950041A (en) | Flip-chip package and semiconductor chip packages | |
| US20040056073A1 (en) | Wafer-bonding using solder and method of making the same | |
| US7615858B2 (en) | Stacked-type semiconductor device package | |
| CN103165484B (zh) | 堆迭式封装及其制造方法 | |
| JP2009049404A (ja) | 多基板ブロック式パッケージおよびその製造方法 | |
| CN104701196A (zh) | 半导体封装件的制法 | |
| TWI776693B (zh) | 封裝結構及其形成方法 | |
| CN100552906C (zh) | 多层基板间交互连结结构的制造方法及其交互连结结构 | |
| CN103208467B (zh) | 内嵌封装体的封装模块及其制造方法 | |
| JP5005044B2 (ja) | 多層基板の間の相互接続構造及びその製造方法 | |
| CN101212864B (zh) | 多层基板间交互连结的结构及其制造方法 | |
| TW201017864A (en) | Thin stack package using embedded-type chip carrier | |
| JP2010518608A5 (zh) | ||
| JP2007266540A (ja) | 半導体装置及びその製造方法 | |
| JP5005043B2 (ja) | 多層基板の間の相互接続構造の製造方法及びその相互接続構造 | |
| CN101859712B (zh) | 混合式承载器及其制造方法 | |
| US9761535B1 (en) | Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20091021 Termination date: 20201229 |