JP5005043B2 - 多層基板の間の相互接続構造の製造方法及びその相互接続構造 - Google Patents

多層基板の間の相互接続構造の製造方法及びその相互接続構造 Download PDF

Info

Publication number
JP5005043B2
JP5005043B2 JP2009548557A JP2009548557A JP5005043B2 JP 5005043 B2 JP5005043 B2 JP 5005043B2 JP 2009548557 A JP2009548557 A JP 2009548557A JP 2009548557 A JP2009548557 A JP 2009548557A JP 5005043 B2 JP5005043 B2 JP 5005043B2
Authority
JP
Japan
Prior art keywords
dielectric layer
multilayer substrate
edge
interconnect structure
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009548557A
Other languages
English (en)
Other versions
JP2010518607A (ja
JP2010518607A5 (ja
Inventor
之光 楊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princo Corp
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Publication of JP2010518607A publication Critical patent/JP2010518607A/ja
Publication of JP2010518607A5 publication Critical patent/JP2010518607A5/ja
Application granted granted Critical
Publication of JP5005043B2 publication Critical patent/JP5005043B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/058—Direct connection between two or more FPCs or between flexible parts of rigid PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09109—Locally detached layers, e.g. in multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、多層基板の間の相互接続構造の製造方法及びその相互接続構造に関し、特にフレキシブルパッケージに応用されるとともに、各種形式のチップ素子に適用される多層の任意の種類の基板の間の相互接続構造の製造方法及びその相互接続構造に関する。
現在のいずれかの電子製品は小型化の方向へ向かって発展している。半導体製造工程のサイズの小型化に伴い、後段プロセスのパッケージ技術も小型化の方向へ向かって発展する必要がある。そのため、現在、Ｉ.Ｃ. 集積回路の集積度は大幅に高められていて、多層基板を使用して異なる種類の素子をパッケージすることで、各種機能を高効率のシステムに統合する必要がある。例えば、基本構成を有する統合システムは異なるチップ素子（例えば論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子または発光素子）を備えることが可能であり、この異なる種類のチップ素子の間の相互接続は、一つのパッケージ基板を共用して実行する。もしチップ素子と他方のチップ素子と直接に相互接続する場合、パッケージ密度を高めてシステムを小型化させることができる。現在、チップとチップとの間のパッケージに関する積層チップスケールパッケージ（Stacked Chip Scale Package：ＳＣＳＰ)がすでに発展されているが、いわゆる３Ｄパッケージ（3D package)である。しかし、このパッケージ技術は、剛性的なシステムにだけ制限される。
なお、電子製品の多様性及び変動に合致するため、パッケージ基板はフレキシブル多層基板（例えばノートブック型コンピュータのマザーボードとスクリーンの間の制御接続配線）であることが可能であり、或いは、パッケージ基板は非平面または非規格面の形態でもよい。現在の技術に応じて、二つの多層基板の間の相互接続は、基板以外の接続線または基板の外部のパッケージなどといった方式により実行することが必要である。そのため、弾性をさらに有するフレキシブル回路基板（フレキシブル多層基板）、多チップ積層または一般の平面パッケージ基板でないフレキシブルパッケージに適合するため、現在の多層基板パッケージ技術を改良して効果的にパッケージの密度及び統合システムの各種チップ素子の間の接続密度を高め、いわゆるシステムインパッケージにさらに応用されることは、現在のパッケージ技術の非常に重要な課題と挑戦である。
従って、もし任意の種類のチップの多層基板をパッケージするために用いられ、基板と基板の間の相互接続密度を高めるとともに、フレキシブル多層基板の接続パッケージとする多層基板の間の相互接続構造及びその製造方法を発展することができる場合、パッケージの密度を高めるとともに、システムを小型化させることができる。
本発明の一つの目的は、任意の種類のチップ素子を、一つのパッケージ基板を共用する必要がなく、直接に相互接続してパッケージの密度を上げるとともに、システムを小型化することができる多層基板の間の相互接続構造の製造方法及びその相互接続構造を提供することを課題とする。
本発明のまた一つの目的は、パッケージの密度を上げてシステムを小型化することができるとともに、変形できる特性またはフレキシブル特性をさらに提供し、フレキシブルパッケージのシステムに応用されることができる多層基板の間の相互接続構造の製造方法及びその相互接続構造を提供することを課題とする。
上記目的を達成するために、本発明の多層基板の間の相互接続構造の製造方法は、以下の工程を含む。
工程（１）において、各多層基板の少なくとも一つの誘電層の端縁とそれに対応する金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる。
工程（２）において、一つの多層基板の少なくとも一つの誘電層の分離端縁を他方の一つの多層基板の金属層の分離端縁と接着させ、多層基板の間の相互接続構造を完成させる。
また、本発明によれば、分離工程（１）前に、前記一つの多層基板を形成するために用いられるキャリアを提供する工程（ａ）をさらに含む。前記多層基板を形成する工程は、以下の工程を含む。
工程（ｂ）において、キャリア上に誘電層を塗布する。
工程（ｃ）において、誘電層上に金属層及び必要とされるビア（ＶＩＡ）ホールを形成した後、誘電層をさらに塗布する。
工程（ｄ）において、工程（ｃ）を繰り返して多層基板を形成する。
工程（ｅ）において、分離端縁に沿ってキャリア及び前記多層基板を分割するとともに、多層基板をキャリアから分離する。
本発明の製造方法の工程（ｂ）において、キャリアの端縁に界面接着強化処理を行うことで、誘電層の端縁とキャリアとの間の接着強度を上げる工程をさらに含み、或いは、キャリア上の表面に界面接着強化処理を行うことで、誘電層とキャリアとの間の接着強度を上げるとともに、誘電層上の表面に他方の誘電層をさらに塗布する。もし前述の誘電層上の表面に他方の誘電層をさらに塗布する場合、工程（ｅ）において、前記誘電層と前記他方の誘電層の間で前記多層基板を前記キャリアから分離する。
本発明の製造方法は、接着工程（２）の前にまたは後に、多層基板の第１の外層面と第２の外層面に接続してパッケージすることを実行する工程をさらに含む。前記接続してパッケージすることは、複数のチップ素子及び第３の基板と接続される。
本発明の多層基板の間の相互接続構造は、第１の多層基板と第２の多層基板を含む。第１の多層基板は、互いに重なり合った複数の第１の金属層と複数の第１の誘電層を有し、少なくとも一つの第１の金属層の端縁は、それに対応する第１の誘電層の端縁と互いに接続され、それと隣接する他の第１の金属層の端縁とそれに対応する他の第１の誘電層の端縁から分離される。第２の多層基板は、互いに重なり合った複数の第２の金属層と複数の第２の誘電層を有し、少なくとも一つの第２の金属層の端縁は、それに対応する第２の誘電層の端縁と互いに接続され、それと隣接する他の第２の金属層の端縁とそれに対応する他の第２の誘電層の端縁から分離される。前記第１の多層基板の少なくとも一つの第１の金属層と前記第２の多層基板の少なくとも一つの第２の金属層は、互いに接着されて接続部を形成して、多層基板の間の相互接続構造を完成させる。
本発明の相互接続構造は、第１の多層基板の第１の外層面と接続してパッケージされるために用いられる第１のチップ素子と、第２の多層基板の第１の外層面と接続してパッケージされるために用いられる第２のチップ素子をさらに含む。第１のチップ素子及び第２のチップ素子は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子及び発光素子から一つを任意に選択する。
本発明の多層基板の間の相互接続構造は、第１の多層基板と第２の多層基板と接続してパッケージされるために用いられる第３の基板をさらに含む。
現在の技術に比べ、本発明により提供された多層基板の間の相互接続構造及びその製造方法は、任意の種類のチップ素子を直接に相互接続させることができ、パッケージの密度を上げるとともに、システムを小型化することができる。なお、本発明の多層基板の間の相互接続構造は、変形できる特性またはフレキシブル特性をさらに提供し、これにより、フレキシブルパッケージのシステムに応用されることができる。
〜 本発明の第１の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第２の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第３の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第４の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第５の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第６の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 〜 本発明の第７の実施形態による多層基板の間の相互接続構造の製造方法の 工程（ａ）乃至工程（ｈ）に対応する構造を示す図である。 本発明の第１、第２、第４及び第５の実施形態による多層基板の間の相互接 続構造を示す断面図である。 本発明の第３及び第６の実施形態による多層基板の間の相互接続構造を示す 断面図である。
以下、添付図面を参照して本発明の実施形態について詳細に説明する。
図１Ａ乃至図１Ｈは、本発明の第１の実施形態による多層基板の間の相互接続構造の製造方法の工程（ａ）乃至工程（ｇ）に対応する構造を示す図である。
本発明の第１の実施形態による複数の多層基板の間の相互接続構造の製造方法は、以下の工程を含む。
図１Ａは工程（ａ）を示し、多層基板（例えば第１の多層基板３００）を形成するために用いられるキャリア１０２を提供する。
図１Ｂは工程（ｂ）を示し、キャリアに領域１１９に沿って界面接着強化処理を行うことで、キャリア１０２に対応する第１の誘電層１９の端縁１１９とキャリア１０２との間の接着強度を上げる。
図１Ｃは工程（ｃ）を示し、第１の誘電層１９上に第１の金属層１８及び必要とされる複数のビアホール９（via hole、図１Ｄに示される）を形成した後、他方の第１の誘電層１６を塗布する。
図１Ｄは工程（ｄ）を示し、工程（ｃ）を繰り返し、第１の多層基板３００を形成する。しかし、本実施形態では、領域１７、１７‐１は接着強化処理を行わない。
図１Ｅは工程（ｅ）を示し、分離端縁に沿って（つまり図１Ｄの垂直分割線ｄ１、ｄ２）、領域１１９及びそれに対応する多層基板の端縁１２０を分割することで、第１の多層基板３００をキャリア１０２から分離する。
図１Ｆは工程（ｅ’）を示し、キャリアと隣接する第１の誘電層１９を除去し、第１の誘電層１９に対応する第１の金属層１８を露出させる。
図１Ｇは工程（ｆ）を示し、第１の多層基板３００の誘電層の端縁とそれに対応する金属層の端縁のそれぞれを、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる（１０と１２、１３と１５、１６と１８）ことで、他の多層基板に相互接続される接続部１２０を形成する。
図１Ｈは工程（ｇ）を示し、第１の多層基板３００の金属層１２、１５及び１８の分離端縁は、第２の多層基板４００の分離端縁を有する金属層２２、２５及び２７に接着される。且つ第１の多層基板３００の上下に対応して第２の多層基板４００を逆さにして、これによって、この製造工程において、元々誘電層２０、２３及び２６に対応してその下方に位置する金属層２２、２５及び２７は、誘電層２０、２３及び２６の上方に位置する。第１の多層基板３００の金属層１２、１５及び１８と第２の多層基板４００の金属層２２、２５及び２７の間の接着方式は、スズの溶融接着、共晶接合（Eutectic bonding）、異方性導電膜（Anisotropic Conductive Film bonding）接着、金‐金接着（Gold-Gold bonding）または金‐銅接着（Gold-Cooper bonding）等の方式であることができ、多層基板の間の相互接続構造を完成させる。
図１Ｉは工程（ｈ）を示し、第１のチップ素子１００、第２のチップ素子２００及び第３の基板を使用して、この多層基板の第１の外層面と第２の外層面（つまり上下層面）を接続してパッケージする。接続してパッケージする方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図２Ｄは、本発明の第２の実施形態による多層基板の間の相互接続構造の製造方法の第１の実施形態と異なる工程（ｃ）と工程（ｄ）に対応する構造を示す図である。工程（ｃ）と工程（ｄ）以外に、第２の実施形態において図２Ａ、図２Ｂ、図２Ｅ乃至図２Ｉが示す他の工程は、第１の実施形態と同様である。
図２Ｃは工程（ｃ）を示し、第１の誘電層１６を塗布する前に、第２の実施形態では、領域１７に接着強化の処理を行うことで、第１の誘電層１６と工程（ｂ）において塗布された第１の誘電層１９との間の接着強度を上げ、更に後続の図２Ｄに示される工程（ｄ）において固着の状態を維持することができ、誘電層間の分離または変形に至る密接がない可能性を下げ、これによって、工程歩留まりを高める。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図３Ｃ乃至図３Ｇは、本発明の第３の実施形態による多層基板の間の相互接続構造の製造方法の第１の実施形態と異なる工程（ｃ）乃至工程（ｇ）に対応する構造を示す図である。工程（ｃ）乃至工程（ｇ）以外に、第３の実施形態において図３Ａと図３Ｂが示す残りの工程は、第２の実施形態と同様である。
図３Ｃは工程（ｃ）を示し、第１の誘電層１６を塗布する前に、第３の実施形態では、領域１７、１７‐１に接着強化処理を行うことで、この領域の接着強度を上げ、更に後続の図３Ｄに示される工程（ｄ）において固着の状態を維持することができ、誘電層間の分離または変形に至る密接がない可能性を下げ、これによって、工程歩留まりを高める。
図３Ｅに示される工程（ｅ）を実行した後、工程（ｅ’）を省略し、図３Ｆに示される工程（ｆ）を直接に実行してキャリアと隣接する第１の誘電層１９を除去しない。
図３Ｆは工程（ｆ）を示し、第１の多層基板３００の誘電層の端縁とそれに対応する前記金属層の端縁のそれぞれを、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる（１０と１２、１３と１５、１６と１８）ことで、他の多層基板に相互接続される接続部１２０を形成するとともに、第１の誘電層１９の端縁１９‐１を除去し、第１の誘電層１９に対応する第１の金属層１８の端縁が露出され、図３Ｇに示される工程（ｇ）において、他方の多層基板（例えば第２の多層基板４００）の分離端縁を有する金属層２２、２５及び２７に接着されるために用いられる。
図３Ｇは工程（ｇ）を示し、第１の多層基板３００の金属層１２、１５及び１８の分離端縁は、第２の多層基板４００の分離端縁を有する金属層２２、２５及び２７に接着される。且つ第１の多層基板３００の上下に対応して第２の多層基板４００を逆さにして、これによって、この製造工程において、元々誘電層２０、２３及び２６に対応してその下方に位置する金属層２２、２５及び２７は、誘電層２０、２３及び２６の上方に位置する。第１の多層基板３００の金属層１２、１５及び１８と第２の多層基板４００の金属層２２、２５及び２７の間の接着方式は、スズの溶融接着、共晶接合（Eutectic bonding）、異方性導電膜（Anisotropic Conductive Film bonding）接着、金‐金接着（Gold-Gold bonding）または金‐銅接着（Gold-Cooper bonding）等の方式であることができる。
図３Ｈは工程（ｈ）を示し、第１のチップ素子１００、第２のチップ素子２００及び第３の基板を使用して、この多層基板の第１の外層面と第２の外層面（つまり上下層面）を接続してパッケージする。接続してパッケージする方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図４Ａ乃至図４Ｈは、本発明の第４の実施形態による多層基板の間の相互接続構造の製造方法の工程（ａ）乃至工程（ｇ）に対応する構造を示す図である。
本発明の第４の実施形態による複数の多層基板の間の相互接続構造の製造方法は、以下の工程を含む。
図４Ａは工程（ａ）を示し、多層基板（例えば第１の多層基板３００）を形成するために用いられるキャリア１０２を提供する。
図４Ｂは工程（ｂ）を示し、キャリア上に界面接着強化処理を行うことで、誘電層１０４とキャリア１０２の間の接着強度を上げるとともに、この誘電層１０４を硬化した後、誘電層１０４上に他方の誘電層１９を塗布する。
図４Ｃは工程（ｃ）を示し、誘電層１９上に第１の金属層１８及び必要とされる複数のビアホール９（図４Ｄに示される）を形成した後、他方の第１の誘電層１６を塗布する。
図４Ｄは工程（ｄ）を示し、工程（ｃ）を繰り返し、第１の多層基板３００を形成する。しかし、本実施形態では、領域１７、１７‐１は接着強化処理を行わない。
図４Ｅは工程（ｅ）を示し、分離端縁に沿って（つまり図４Ｄの垂直分割線ｄ１、ｄ２）、領域１１９（図４Ｃに示される）及びそれに対応する多層基板の端縁１２０を分割することで、第１の誘電層１９と第１の誘電層１０４の間から、第１の多層基板３００とキャリア１０２（図４Ｂに示される）を分離する。
図４Ｆは工程（ｅ’）を示し、第１の誘電層１９を除去し、第１の誘電層１９に対応する第１の金属層１８を露出させる。
図４Ｇは工程（ｆ）を示し、第１の多層基板の誘電層の端縁とそれに対応する前記金属層の端縁のそれぞれを、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる（１０と１２、１３と１５、１６と１８）ことで、他の多層基板に相互接続される接続部１２０を形成する。
図４Ｈは工程（ｇ）を示し、第１の多層基板３００の金属層１２、１５及び１８の分離端縁は、第２の多層基板４００の分離端縁を有する金属層２２、２５及び２７に接着される。且つ第１の多層基板３００の上下に対応して第２の多層基板４００を逆さにして、これによって、この製造工程において、元々誘電層２０、２３及び２６に対応してその下方に位置する金属層２２、２５及び２７は、誘電層２０、２３及び２６の上方に位置する。第１の多層基板３００の金属層１２、１５及び１８と第２の多層基板４００の金属層２２、２５及び２７の間の接着方式は、スズの溶融接着、共晶接合（Eutectic bonding）、異方性導電膜（Anisotropic Conductive Film bonding）接着、金‐金接着（Gold-Gold bonding）または金‐銅接着（Gold-Cooper bonding）等の方式であることができ、多層基板の間の相互接続構造を完成させる。
図４Ｉは工程（ｈ）を示し、第１のチップ素子１００、第２のチップ素子２００及び第３の基板を使用して、この多層基板の第１の外層面と第２の外層面（つまり上下層面）を接続してパッケージする。この接続してパッケージする方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図５Ｄは、本発明の第５の実施形態による多層基板の間の相互接続構造の製造方法の第４の実施形態と異なる工程（ｃ）と工程（ｄ）に対応する構造を示す図である。工程（ｃ）と工程（ｄ）以外に、第４の実施形態において図５Ａ、図５Ｂ、図５Ｅ乃至図５Ｉが示す他の工程は、第４の実施形態と同様である。
図５Ｃは工程（ｃ）を示し、第１の誘電層１６を塗布する前に、第５の実施形態では、領域１７（図５Ｄに示す）に接着強化処理を行うことで、第１の誘電層１６と工程（ｂ）において塗布された第１の誘電層１９との間の接着強度を上げ、更に後続の図５Ｄに示される工程（ｄ）において固着の状態を維持することができ、誘電層間の分離または変形に至る密接がない可能性を下げ、これによって、工程歩留まりを高める。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図６Ｃ乃至図６Ｇは、本発明の第６の実施形態による多層基板の間の相互接続構造の製造方法の工程（ｃ）乃至工程（ｇ）に対応する構造を示す図である。
図６Ｃは工程（ｃ）を示し、誘電層１６を塗布する前に、第６の実施形態では、領域１７、１７‐１（図６Ｄに示す）に接着強化処理を行うことで、この領域の接着強度を上げ、更に後続の図６Ｄに示される工程（ｄ）において固着の状態を維持することができ、誘電層間の分離または変形に至る密接がない可能性を下げ、これによって、工程歩留まりを高める。
図６Ｅに示される工程（ｅ）を実行した後、工程（ｅ’）を省略し、図３Ｆに示される工程（ｆ）を直接に実行してキャリアと隣接する第１の誘電層１９を除去しない。
図６Ｆは工程（ｆ）を示し、第１の多層基板３００の誘電層の端縁とそれに対応する前記金属層の端縁のそれぞれを、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる（１０と１２、１３と１５、１６と１８）ことで、他の多層基板に相互接続される接続部１２０を形成するとともに、第１の誘電層１９の端縁１９‐１を除去し、第１の誘電層１９に対応する第１の金属層１８の端縁が露出され、図６Ｇに示される工程（ｇ）において、他方の多層基板（例えば第２の多層基板４００）の分離端縁を有する金属層２２、２５及び２７に接着されるために用いられる。
図６Ｇは工程（ｇ）を示し、第１の多層基板３００の金属層１２、１５及び１８の分離端縁は、第２の多層基板４００の分離端縁を有する金属層２２、２５及び２７に接着される。且つ第１の多層基板３００の上下に対応して第２の多層基板４００を逆さにして、これによって、この製造工程において、元々誘電層２０、２３及び２６に対応してその下方に位置する金属層２２、２５及び２７は、誘電層２０、２３及び２６の上方に位置する。第１の多層基板３００の金属層１２、１５及び１８と第２の多層基板４００の金属層２２、２５及び２７の間の接着方式は、スズの溶融接着、共晶接合（Eutectic bonding）、異方性導電膜（Anisotropic Conductive Film bonding）接着、金‐金接着（Gold-Gold bonding）または金‐銅接着（Gold-Cooper bonding）等の方式であることができる。
図６Ｈは工程（ｈ）を示し、第１のチップ素子１００、第２のチップ素子２００及び第３の基板を使用して、この多層基板の第１の外層面と第２の外層面（つまり上下層面）を接続してパッケージする。接続してパッケージする方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図７Ｄ乃至図７Ｉは、本発明の第７の実施形態による多層基板の間の相互接続構造の製造方法の工程（ｄ）乃至工程（ｈ）に対応する構造を示す図である。工程（ｄ）乃至工程（ｈ）以外に、第７の実施形態において図７Ａ乃至図７Ｃが示す他の工程は、第１の実施形態と同様である。
図７Ｄは工程（ｄ）を示し、工程（ｃ）を繰り返し、第１の多層基板３００を形成するとともに、図７Ｄに示すように、同時に第１の多層基板３００に隣接する第３の多層基板５００を形成する。
図７Ｅは工程（ｅ）を示し、多層基板の分離端縁に沿って（つまり図７Ｄの垂直分割線ｄ１、ｄ３）キャリア及びそれに対応する多層基板を完全に分割し、ｄ２に沿って、チップから最上の第１の金属層１２及び第１の誘電層１０まで分割するとともに、第１の多層基板３００と第３の多層基板５００をキャリア１０２から分離する。
図７Ｆは工程（ｅ’）を示し、キャリアと隣接する第１の多層基板３００と第３の多層基板５００の第１の誘電層１９を除去し、第１の誘電層１９に対応する第１の金属層１８を露出させる。
図７Ｇは工程（ｆ）を示し、第１の多層基板３００の誘電層の端縁とそれに対応する前記金属層の端縁のそれぞれを、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる（１０と１２、１３と１５、１６と１８）ことで、他の多層基板に相互接続される接続部１２０を形成する。しかし、第３の多層基板５００と第１の多層基板３００の間の第１の金属層１２と第１の誘電層１０との接続を維持し、第３の多層基板５００の誘電層及びそれに対応する金属層の端縁が分離されない。
図７Ｈは工程（ｇ）を示し、第１の実施形態と類似しており、第１の多層基板３００の金属層１２、１５及び１８の分離端縁は、第２の多層基板４００の分離端縁を有する金属層２２、２５及び２７に接着される。
図７Ｉは工程（ｈ）を示し、第１のチップ素子１００、第２のチップ素子２００及び第３の基板を使用して、この多層基板により形成された多層基板の間の多重相互接続構造の上下層面を接続してパッケージする。接続してパッケージする方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。第１の実施形態と異なり、第２のチップ素子は第３の多層基板５００と接続してパッケージされる。そのため、本発明の多層基板の間の多重相互接続は、相互接続構造におけるフレキシビリティーをさらに提供することができる。
本実施形態では、工程（ｇ）と工程（ｈ）の順番は交換することができ、本発明の相互接続構造を変化させなく、その機能に影響も及ぼしない。
図８は、本発明の第１、第２、第４及び第５の実施形態による多層基板の間の相互接続構造を示す断面図である。本発明の多層基板の間の相互接続構造は、第１の多層基板３００と第２の多層基板４００を含む。第１の多層基板３００の第１の外層面は、第１のチップ素子１００と接続してパッケージされる。第２の多層基板４００の第１の外層面は、第２のチップ素子２００と接続してパッケージされる。第１のチップ素子１００と第２のチップ素子２００は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子または発光素子などといった任意のチップ素子であることができる。
この多層基板の間の相互接続構造は、第３の多層基板（図示せず）をさらに含む。図８に示すように、第３の多層基板は、半田ボール４１０によって第１の多層基板３００と接続してパッケージされ、半田ボール４２０によって第２の多層基板４００と接続してパッケージされ、或いは第１のチップ素子または第２のチップ素子と接続してパッケージされる。前述の第３の多層基板のパッケージ方式は、ＢＧＡパッケージ、ＬＧＡパッケージ、ＰＧＡパッケージまたはワイヤボンディング（Wire Bond）パッケージ等の方式であることができる。
なお、第１の多層基板３００、第２の多層基板４００及び第３の多層基板は、内部接続線を有するフレキシブル多層基板であることができる。本発明の多層基板の間の相互接続構造により、変形できる特性またはフレキシブル特性を提供することができ、これにより、フレキシブル多層基板のパッケージ接続とすることができる。
前述の第１の多層基板３００は、複数の第１の誘電層１０、１３及び１６と第１の金属層１２、１５及び１８を含む。且つ、前述の第２の多層基板４００は、複数の第２の誘電層２０、２３及び２６と第２の金属層２２、２５及び２７を含む。そのため、第１のチップ素子１００は、実質上半田ボール１１０により第１の多層基板３００の第１の誘電層１０のビアホール９（via hole）に接続され、第２のチップ素子２００は、実質上半田ボール２１０により第２の多層基板４００の第２の誘電層２６のビアホール（via hole）または２の金属層２７に接続される。
第１の多層基板３００の第１の金属層１２及びそれに対応する第１の誘電層１０の端縁、第１の金属層１５及びそれに対応する第１の誘電層１３の端縁、及び第１の金属層１８及びそれに対応する第１の誘電層１６の端縁のそれぞれは、それに隣接する第１の金属層及びそれに対応する第１の誘電層から分離させる。相対的に、第２の多層基板４００の第２の金属層２２及びそれに対応する第２の誘電層２０の端縁、第２の金属層２５及びそれに対応する第２の誘電層２３の端縁、及び第２の金属層２７及びそれに対応する第２の誘電層２６の端縁のそれぞれは、それに隣接する第２の金属層及びそれに対応する第２の誘電層から分離させる。
第１の多層基板３００と第２の多層基板４００を相互接続する場合、第２の多層基板４００を逆さにされ、第２の多層基板４００の第２の金属層２２、２５及び２７の分離端縁のそれぞれは、第１の多層基板３００の第１の金属層１２、１５及び１８の各分離端縁と互いに接着され、図７に示すように、相互接続構造の接続部１２０を形成する。その接着方式は、接着剤１、２、３、スズの溶融接着、共晶接合（Eutectic bonding）、異方性導電膜（Anisotropic Conductive Film bonding）接着、金‐金接着（Gold-Gold bonding）または金‐銅接着（Gold-Cooper bonding）等の方式であることができる。互いに接着された方式により、第２の金属層２２、２５及び２７は、第１の金属層１２、１５及び１８と一体に相互接続されることができる。この多層基板の間の相互接続構造により、直接に第１のチップ１００と第２のチップ２００と互いに接続することができる。
多層基板の誘電層及びそれに対応する金属層を分離しなくて直接にパッケージする構造である現在の技術に比べ、第１の多層基板３００と第２の多層基板４００の間に基板の分離端縁を利用して相互接続を実行するため、パッケージの密度を上げるとともに、システムを小型化することができ、且つ変形できる特性またはフレキシブル特性をさらに提供し、これにより、フレキシブルパッケージのシステムに応用されることができる。
また、図８において、界面接着強化処理は、誘電層の間に行われて、その処理領域１１、１４、２１及び２４は太線で示す。ここで特に注意しなければならないのは、基板の分離端縁以外の他の各領域に（接続部１２０以外の誘電層の間に）界面接着強化処理を行って誘電層の間の接着強度を上げるため、この界面接着強化処理を行わない端縁に（接続部１２０内に）任意の誘電層の端縁及びそれに対応する金属層の端縁を容易に分離させることができる。
前述の多層基板の端縁の分離方式は、両面テープ（ＵＶテープ）を利用して第１の多層基板３００または第２の多層基板４００の第１の外層面と第２の外層面へ貼り付け、次にテープを剥がすことで、界面接着強化処理を行わない端縁を分離させる。テープを貼り付けたり剥がしたりを繰り返すことで、接着強化処理を行わない多層の端縁を分離させることができるが、金属層１２、１５、１８、２２、２５及び２７のそれぞれは、誘電層１０、１３、１６、２０、２３及び２６と互いに接続される。誘電層／誘電層間に界面接着強化処理を選択的に行って、これにより、本発明の第１の多層基板３００または第２の多層基板４００の間の相互接続構造を完成することができる。例えば、本発明において、誘電層の材料はポリイミド（polyimide）であることで、酸素またはアルゴンプラズマ処理を利用して前述の界面接着強化処理を行うことができる。
図９は、本発明の第３及び第６の実施形態による多層基板の間の相互接続構造を示す断面図である。本発明の第１、第２、第４及び第５の実施形態において多層基板の間の相互接続構造と異なり、パッケージ方式が同じでないため、前述の工程（ｃ）において他方の誘電層を塗布する前に、領域１７‐１に接着強化処理を行って、次に、第３の基板のボンディングパッド（pad）の方式を変化させることで、異なる接続の選択とする。本発明の実施形態において、例えば、第１の多層基板３００の金属層１２、１５及び１８のそれぞれは、第２の多層基板４００の第２の金属層２２、２５及び２７と一対一で接着されているが、これに限定されることなく、選択的な接着または１対多の基板接続を使用することもできる。
現在の技術に比べ、本発明による提供された多層基板の間の相互接続構造及びその製造方法は、任意の種類のチップ素子を、直接にチップをパッケージする多層基板の間の相互接続構造によって相互接続させることができ、第３の基板による必要がなく、パッケージの密度を上げるとともに、システムを小型化することができる。なお、本発明の多層基板の間の相互接続構造は、変形できる特性またはフレキシブル特性をさらに提供し、これにより、フレキシブルパッケージのシステムに応用されることができる。現在の技術に比べ、チップとチップの間のパッケージ、または多層基板の間の接続パッケージを問わず、本発明は、更に高整合性及び高実装密度のシステムインパッケージ能力を持つ。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
１０、１３、１６、１９ 第１の誘電層、１００ 第１のチップ素子、１０２キャリア、１０４ 誘電層、１１、１４、２１、２４ 処理領域、１１０、４１０、４２０ 半田ボール、１１９、１７、１７‐１ 領域、１２、１５、１８ 第１の金属層、１２０ 接続部、１９‐１ 端縁、２０、２３、２６ 第２の誘電層、２００ 第２のチップ素子、２２、２５、２７ 第２の金属層、３００ 第１の多層基板、４００ 第２の多層基板、５００ 第３の多層基板、９ ビアホール

Claims (35)

  1. 複数の多層基板の間の相互接続構造の製造方法であって、前記各多層基板は互いに重なり合った複数の金属層と複数の誘電層を有し、
    前記各多層基板の少なくとも一つの誘電層の端縁とそれに対応する前記金属層の端縁を、それと隣接する他の誘電層の端縁とそれに対応する他の金属層の端縁から分離させる工程と、
    一つの多層基板の前記少なくとも一つの誘電層の分離端縁を他方の一つの多層基板の金属層の分離端縁と接着させて前記多層基板の間の相互接続構造を完成させる工程と、
    を含むことを特徴とする製造方法。
  2. （ａ）前記分離工程前に、前記一つの多層基板を形成するために用いられるキャリアを提供する工程をさらに含むことを特徴とする請求項１に記載の製造方法。
  3. 前記多層基板を形成する工程は、
    （ｂ）前記キャリア上に誘電層を塗布する工程と、
    （ｃ）前記誘電層上に金属層及び必要とされるビアホールを形成した後、他方の誘電層を塗布する工程と、
    （ｄ）工程（ｃ）を繰り返して前記多層基板を形成する工程と、
    （ｅ）前記分離端縁に沿って前記キャリア及び前記多層基板を分割し、前記多層基板を前記キャリアから分離する工程と、
    を含むことを特徴とする請求項２に記載の製造方法。
  4. 工程（ｂ）において、前記キャリアの端縁に界面接着強化処理を行うことで、前記誘電層の端縁と前記キャリアとの間の接着強度を上げる工程をさらに含むことを特徴とする請求項３に記載の製造方法。
  5. 工程（ｂ）において、前記キャリア上の表面に界面接着強化処理を行うことで、前記誘電層と前記キャリアとの間の接着強度を上げるとともに、前記誘電層上の表面に他方の誘電層をさらに塗布する工程をさらに含むことを特徴とする請求項３に記載の製造方法。
  6. 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項５に記載の製造方法。
  7. 工程（ｅ）において、前記誘電層と前記他方の誘電層の間で前記多層基板を前記キャリアから分離することを特徴とする請求項５に記載の製造方法。
  8. （ｅ’） 前記キャリアと隣接する誘電層を除去し、前記誘電層に対応する前記金属層を露出させる工程をさらに含むことを特徴とする請求項３に記載の製造方法。
  9. 工程（ｃ）において、前記誘電層を塗布する前に、前記誘電層の端縁に界面接着強化処理を行うことで、前記誘電層の端縁と工程（ｂ）において塗布された誘電層との間の接着強度を上げる工程をさらに含むことを特徴とする請求項３に記載の製造方法。
  10. （ｅ’） 前記キャリアと隣接する誘電層を除去し、前記誘電層に対応する前記金属層を露出させる工程をさらに含むことを特徴とする請求項９に記載の製造方法。
  11. 工程（ｃ）において、前記誘電層を塗布する前に、前記金属層の表面と前記誘電層の端縁以外の他の領域に界面接着強化処理を行うことで、前記他の領域の接着強度を上げる工程をさらに含むことを特徴とする請求項３に記載の製造方法。
  12. 工程（ｅ）後、前記キャリアと隣接する誘電層の分離端縁を除去し、前記誘電層に対応する前記金属層の端縁を露出させる工程をさらに含むことを特徴とする請求項１１に記載の製造方法。
  13. 前記接着工程後、前記多層基板の第１の外層面と第２の外層面に接続してパッケージすることを実行する工程をさらに含むことを特徴とする請求項１に記載の製造方法。
  14. 前記接続してパッケージすることは、複数のチップ素子及び第３の基板と接続されることを特徴とする請求項１３に記載の製造方法。
  15. 前記接着工程前に、前記多層基板の第１の外層面と第２の外層面に接続してパッケージすることを実行する工程をさらに含むことを特徴とする請求項１に記載の製造方法。
  16. 前記接続してパッケージすることは、複数のチップ素子及び第３の基板と接続されることを特徴とする請求項１５に記載の製造方法。
  17. 第１の多層基板と第２の多層基板を含み、前記第１の多層基板は互いに重なり合った複数の第１の金属層と複数の第１の誘電層を有し、前記第２の多層基板は互いに重なり合った複数の第２の金属層と複数の第２の誘電層を有する多層基板の間の相互接続構造であって、
    前記第１の多層基板の前記少なくとも一つの第１の金属層の端縁は、それに対応する第１の誘電層の端縁と互いに接続され、それと隣接する他の第１の金属層の端縁とそれに対応する他の第１の誘電層の端縁から分離され、
    前記第２の多層基板の前記少なくとも一つの第２の金属層の端縁は、それに対応する第２の誘電層の端縁と互いに接続され、それと隣接する他の第２の金属層の端縁とそれに対応する他の第２の誘電層の端縁から分離され、
    前記第１の多層基板の前記少なくとも一つの第１の金属層と前記第２の多層基板の前記少なくとも一つの第２の金属層は、互いに接着されて接続部を形成することを特徴とする相互接続構造。
  18. 前記第１の多層基板の前記誘電層の分離端縁以外の他の領域に界面接着強化処理を行うことで、前記誘電層の間の接着強度を上げることを特徴とする請求項１７に記載の相互接続構造。
  19. 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項１８に記載の相互接続構造。
  20. 前記誘電層の材料はポリイミドであることを特徴とする請求項１９に記載の相互接続構造。
  21. 前記誘電層の材料はポリイミドであることを特徴とする請求項１７に記載の相互接続構造。
  22. 前記第２の多層基板の前記誘電層の分離端縁以外の他の領域に界面接着強化処理を行うことで、前記誘電層の間の接着強度を上げることを特徴とする請求項１７に記載の相互接続構造。
  23. 前記界面接着強化処理は、プラズマ処理であることを特徴とする請求項２２に記載の相互接続構造。
  24. 前記誘電層の材料はポリイミドであることを特徴とする請求項２３に記載の相互接続構造。
  25. 前記誘電層の材料はポリイミドであることを特徴とする請求項２２に記載の相互接続構造。
  26. 前記第１の多層基板の第１の外層面と接続してパッケージされるために用いられる第１のチップ素子をさらに含むことを特徴とする請求項１７に記載の相互接続構造。
  27. 前記第１のチップ素子は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子及び発光素子から一つを選択することを特徴とする請求項２６に記載の相互接続構造。
  28. 前記第１の多層基板と接続してパッケージされるために用いられる第３の基板をさらに含むことを特徴とする請求項２６に記載の相互接続構造。
  29. 前記第２の多層基板の第１の外層面と接続してパッケージされるために用いられる第２のチップ素子をさらに含むことを特徴とする請求項１７に記載の相互接続構造。
  30. 前記第２のチップ素子は、論理素子、メモリ素子、アナログ素子、光電素子、マイクロ電気機械素子及び発光素子から一つを選択することを特徴とする請求項２９に記載の相互接続構造。
  31. 前記第２の多層基板と接続してパッケージされるために用いられる第３の基板をさらに含むことを特徴とする請求項２９に記載の相互接続構造。
  32. 前記第１の多層基板または前記第２の多層基板と接続してパッケージされるために用いられる第３の基板をさらに含むことを特徴とする請求項１７に記載の相互接続構造。
  33. 前記第３の基板は、フレキシブル基板であることを特徴とする請求項３２に記載の相互接続構造。
  34. 前記第１の多層基板は、フレキシブル基板であることを特徴とする請求項１７に記載の相互接続構造。
  35. 前記第２の多層基板は、フレキシブル基板であることを特徴とする請求項１７に記載の相互接続構造。
JP2009548557A 2007-02-05 2007-02-05 多層基板の間の相互接続構造の製造方法及びその相互接続構造 Expired - Fee Related JP5005043B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2007/000378 WO2008095337A1 (fr) 2007-02-05 2007-02-05 Procédé pour la fabrication d'une structure d'assemblage commune entre des panneaux multicouche et structure associée

Publications (3)

Publication Number Publication Date
JP2010518607A JP2010518607A (ja) 2010-05-27
JP2010518607A5 JP2010518607A5 (ja) 2012-05-31
JP5005043B2 true JP5005043B2 (ja) 2012-08-22

Family

ID=39681240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009548557A Expired - Fee Related JP5005043B2 (ja) 2007-02-05 2007-02-05 多層基板の間の相互接続構造の製造方法及びその相互接続構造

Country Status (4)

Country Link
EP (1) EP2120521B1 (ja)
JP (1) JP5005043B2 (ja)
KR (1) KR101150385B1 (ja)
WO (1) WO2008095337A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI620481B (zh) * 2015-02-05 2018-04-01 Nippon Mektron Kk Method for manufacturing flexible printed circuit board and intermediate product for manufacturing flexible printed circuit board

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2758099B2 (ja) * 1992-02-27 1998-05-25 シャープ株式会社 多層フレキシブルプリント配線板
US5419038A (en) * 1993-06-17 1995-05-30 Fujitsu Limited Method for fabricating thin-film interconnector
JP3248372B2 (ja) * 1994-11-09 2002-01-21 富士ゼロックス株式会社 リジットフレキシブルプリント配線板
JP3445678B2 (ja) * 1995-02-27 2003-09-08 シャープ株式会社 多層フレキシブルプリント配線板及びその製造方法
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
JP3250216B2 (ja) 1998-08-13 2002-01-28 ソニーケミカル株式会社 フレキシブルプリント配線板及びその製造方法
JP2000299556A (ja) * 1999-04-13 2000-10-24 Hitachi Ltd 複合配線基板実装方法
US6531662B1 (en) * 1999-04-22 2003-03-11 Rohm Co., Ltd. Circuit board, battery pack, and method of manufacturing circuit board
EP1173051B1 (en) * 2000-01-25 2007-05-23 Sony Chemical & Information Device Corporation Flexible printed wiring board and its production method
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP3803596B2 (ja) * 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置
JP2004063710A (ja) * 2002-07-29 2004-02-26 Hitachi Cable Ltd 配線板および電子装置、ならびに配線板の製造方法および電子装置の製造方法
US20040134875A1 (en) * 2002-11-22 2004-07-15 Kyocera Corporation Circuit-parts sheet and method of producing a multi-layer circuit board
JP3811680B2 (ja) 2003-01-29 2006-08-23 富士通株式会社 配線基板の製造方法
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Ind Co Ltd Multilayer circuit board and method for manufacturing the same
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US6981878B1 (en) * 2004-02-07 2006-01-03 Edward Herbert Connection system for fast power supplies
JP2005340385A (ja) * 2004-05-25 2005-12-08 Nitto Denko Corp 配線回路基板および配線回路基板の接続構造
JP2006005001A (ja) * 2004-06-15 2006-01-05 Toshiba Corp 配線基板、磁気ディスク装置、配線基板の製造方法
JP2006179589A (ja) * 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 多層フレキシブル配線基板、その製造方法および多層フレキシブル配線の回路基板との接続方法
GB0428591D0 (en) * 2004-12-31 2005-02-09 Bae Systems Plc Printed circuit boards
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
CN2786910Y (zh) * 2005-05-13 2006-06-07 佳总兴业股份有限公司 一种印刷电路复合板

Also Published As

Publication number Publication date
KR101150385B1 (ko) 2012-06-01
EP2120521B1 (en) 2016-01-27
EP2120521A4 (en) 2013-01-02
JP2010518607A (ja) 2010-05-27
WO2008095337A1 (fr) 2008-08-14
EP2120521A1 (en) 2009-11-18
KR20100014906A (ko) 2010-02-11

Similar Documents

Publication Publication Date Title
TWI324380B (en) Hybrid structure of multi-layer substrates and manufacture method thereof
US7948079B2 (en) Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
WO2004047173A1 (ja) 半導体パッケージ及び積層型半導体パッケージ
JP2009141169A (ja) 半導体装置
JP2009049404A (ja) 多基板ブロック式パッケージおよびその製造方法
JP2010245157A (ja) 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP5005044B2 (ja) 多層基板の間の相互接続構造及びその製造方法
JP5005043B2 (ja) 多層基板の間の相互接続構造の製造方法及びその相互接続構造
JP2003086760A (ja) 半導体装置およびその製造方法
JP2010518608A5 (ja)
JP2007059541A (ja) 半導体装置及びその組立方法
JP2010518607A5 (ja)
CN100552906C (zh) 多层基板间交互连结结构的制造方法及其交互连结结构
JP2006202997A (ja) 半導体装置およびその製造方法
JP2015204454A (ja) 基板構造およびその製造方法
CN101212864B (zh) 多层基板间交互连结的结构及其制造方法
KR20040059741A (ko) 반도체용 멀티 칩 모듈의 패키징 방법
JP2005072204A (ja) 半導体パッケージ、電子機器および半導体パッケージの製造方法
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
JP2014212150A (ja) セラミック多層基板の接合構造、及び接合方法
JP2008243884A (ja) 半導体装置およびそれに用いる配線基板
JP2008211264A (ja) 半導体パッケージ及び積層型半導体パッケージ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5005043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees