JP2007059541A - 半導体装置及びその組立方法 - Google Patents

半導体装置及びその組立方法 Download PDF

Info

Publication number
JP2007059541A
JP2007059541A JP2005241427A JP2005241427A JP2007059541A JP 2007059541 A JP2007059541 A JP 2007059541A JP 2005241427 A JP2005241427 A JP 2005241427A JP 2005241427 A JP2005241427 A JP 2005241427A JP 2007059541 A JP2007059541 A JP 2007059541A
Authority
JP
Japan
Prior art keywords
main surface
semiconductor chip
pad portion
substrate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005241427A
Other languages
English (en)
Inventor
Hiroshi Shiba
弘史 芝
Makoto Segawa
真 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005241427A priority Critical patent/JP2007059541A/ja
Priority to US11/503,129 priority patent/US20070045864A1/en
Publication of JP2007059541A publication Critical patent/JP2007059541A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract


【課題】 半導体装置の小型化及び薄型化が容易に実現可能な半導体装置及びその組立方法が提供できる。
【解決手段】 チップ実装面に第１及び第２基板側パッド部１２ｃ，１３ｃを有するパッケージ基板１と、チップ実装面１に固定された第１主面及び第１主面に対向する第２主面を有し、第２主面の矩形の１辺に沿って配置された複数の第１パッド部２２ｃを有する第１半導体チップ２と、第１パッド部２２ｃと第１基板側パッド部１２ｃとを接続する第１ボンディングワイヤ１５ｃと、第２主面上に固定された第３主面及び第３主面に対向する第４主面を有し、第１半導体チップ２の直上を避けた第４主面上の矩形の一辺に沿って配置された複数の第２パッド部２３ｃを有し、第１半導体チップ２の直上からずらして配置された矩形の第２半導体チップ３と、第２パッド部２３ｃと第２基板側パッド部１３ｃとを接続する第２ボンディングワイヤ１６ｃとを備える。
【選択図】 図１

Description

本発明は半導体装置に係り、特に、複数の半導体チップを三次元方向に積層可能な半導体装置及びその組立方法に関する。
半導体装置の高集積化要求や高機能化要求に伴い、複数の半導体チップを三次元方向に積層するマルチチップパッケージ（ＭＣＰ）が注目されている。ＭＣＰの実装方法としては、実装基板上に第１のチップを搭載し、第１のチップ上に中間基板を介して第２のチップを搭載する実装方法がある。第１及び第２のチップは、ボンディングワイヤにより実装基板上の電極に電気的に接続される（例えば、特許文献１参照。）。
しかし、ボンディングワイヤを用いて複数のチップを三次元方向に積層する場合は、チップを接続するワイヤのループの高さを確保するために、複数のチップ間に中間基板或いはダミーチップを配置しなければならない。このため、同一形状の４枚のチップを積層する場合には、実装基板上に４枚のチップと３枚の中間基板或いはダミーチップを組み立てなければならず、半導体装置の小型化及び薄型化が困難になる。
特開平２００４−７１９９７号公報
本発明は、小型化及び薄型化が可能な半導体装置及びその組立方法を提供する。
本発明の一態様によれば、チップ実装面とこのチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板と；チップ実装面に固定された第１主面及びこの第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップと；第１パッド部と第１基板側パッド部とを接続する第１ボンディングワイヤと；第２主面上に固定された第３主面及びこの第３主面に対向する第４主面を有し、第１半導体チップの直上を避けた第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有し、第１パッド部の直上を避けるように第１半導体チップの直上からずらして配置された矩形の第２半導体チップと；第２パッド部と第２基板側パッド部とを接続する第２ボンディングワイヤとを備える半導体装置が提供される。
また、本発明の他の態様によれば、チップ実装面とこのチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板と；チップ実装面に固定された第１主面及びこの第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップと；第１パッド部と第１基板側パッド部とを接続する第１ボンディングワイヤと；第２主面上に固定された第３主面及びこの第３主面に対向する第４主面を有し、第１パッド部に隣接する第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有し、第１パッド部の直上を避けるように第１半導体チップの直上からずらして配置された第２半導体チップと；第２パッド部と第２基板側パッド部とを接続する第２ボンディングワイヤとを備える半導体装置が提供される。
また、本発明の他の態様によれば、チップ実装面とこのチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板のチップ実装面に、第１主面及びこの第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップの第１主面を固定するステップと；第１パッド部と第１基板側パッド部とを第１ボンディングワイヤにより接続するステップと；第３主面及びこの第３主面に対向する第４主面を有し、第１半導体チップの直上を避けた第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有する矩形の第２半導体チップの第３主面を、第１パッド部の直上を避けるように第１半導体チップの直上からずらして第２主面上に固定するステップと；第２パッド部と第２基板側パッド部とを第２ボンディングワイヤにより接続するステップとを含む半導体装置の組立方法が提供される。
また、本発明の他の態様によれば、チップ実装面とこのチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板のチップ実装面に、第１主面及びこの第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップの第１主面を固定するステップと；第１パッド部と第１基板側パッド部とを第１ボンディングワイヤにより接続するステップと；第３主面及びこの第３主面に対向する第４主面を有し、第１パッド部に隣接する第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有する矩形の第２半導体チップの第３主面を、第１パッド部の直上を避けるように第１半導体チップの直上からずらして第２主面上に固定するステップと；第２パッド部と第２基板側パッド部とを第２ボンディングワイヤにより接続するステップとを含む半導体装置の組立方法が提供される。
本発明によれば、小型化及び薄型化が可能な半導体装置及びその組立方法が提供できる。
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、図１に示すように、チップ実装面とこのチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部１２ｃ，１３ｃを有するパッケージ基板１と、チップ実装面に固定された第１主面及びこの第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部２２ｃを有する矩形の第１半導体チップ２と、第１パッド部２２ｃと第１基板側パッド部１２ｃとを接続する第１ボンディングワイヤ１５ｃと、第２主面上に固定された第３主面及びこの第３主面に対向する第４主面を有し、第１半導体チップ２の直上を避けた第４主面上の矩形の一辺に沿って配置された複数の第２パッド部２３ｃを有し、第１パッド部２２ｃの直上を避けるように第１半導体チップ２の直上からずらして配置された矩形の第２半導体チップ３と、第２パッド部２３ｃと第２基板側パッド部１３ｃとを接続する第２ボンディングワイヤ１６ｃとを備える。
図１に示す半導体装置は、更に、パッケージ基板のチップ実装面に配置された第３基板側パッド部１４ｃと、第４主面上に固定された第５主面及び該第５主面に対向する第６主面を有し、第２半導体チップ３の直上を避けた第６主面上の矩形の一辺に沿って配置された複数の第３パッド部２４ｃを有し、第２パッド部２３ｃの直上を避けるように第２半導体チップ３の直上からずらして配置された第３半導体チップ４と、第３パッド部２４ｃと第３基板側パッド部１４ｃとを接続する第３ボンディングワイヤ１７ｃと備える。第３半導体チップ４は、図２に示すように、平面上、第１半導体チップ２と重なるように配置されている。
パッケージ基板１としては、有機系の種々な合成樹脂、セラミック、及びガラス等の無機系の材料が採用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、及びフッ素樹脂等が使用可能で、また板状にする際の芯となる基材は、紙、ガラス布、及びガラス基材などが使用される。パッケージ基板１としては、銅（Ｃｕ）などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化したリードフレーム等でもかまわない。また、パッケージ基板１は、ビルドアップ多層配線板でも構わない。パッケージ基板１のチップ実装面は、第１〜第３半導体チップ２，３，４が実装される側の面として定義される。パッケージ基板１のチップ実装面は保護膜（パッシベーション膜）により被覆されていてもよい。パッケージ基板１の内部には、図示を省略した複数の配線層と配線層間を接続するビアが形成されている。
第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃは、図２の平面図に示すように、例えばパッケージ基板１のチップ実装面上にそれぞれ１列に並んで配置される。第１基板側パッド部１２ａ，１２ｂ，１２ｃ，・・・は、第１ボンディングワイヤ１５ａ，１５ｂ，１５ｃにより、図２の平面図からは見えない第１半導体チップ２の第１パッド部にそれぞれ電気的に接続されている。なお図１及び図２に示す半導体装置においては、第１パッド部は、平面上、第３パッド部２４ａ，２４ｂ，２４ｃ，・・・と同一位置に同数個配置されている。
第２基板側パッド部１３ａ，１３ｂ，１３ｃ，・・・は、第１基板側パッド部１２ａ，１２ｂ，１２ｃ，・・・から離間して配置されている。第２基板側パッド部１３ａ，１３ｂ，１３ｃ，・・・は、第２ボンディングワイヤ１６ａ，１６ｂ，１６ｃにより、第２パッド部２３ａ，２３ｂ，２３ｃ，・・・にそれぞれ電気的に接続されている。第２パッド部２３ａ，２３ｂ，２３ｃ，・・・は、第２半導体チップ３の外形を定義する矩形の１辺に沿って１列に並んで形成されている。
第３基板側パッド部１４ａ，１４ｂ，１４ｃ，・・・は第１基板側パッド部１２ａ，１２ｂ，１２ｃ，・・・に隣接して配置されている。第３基板側パッド部１４ａ，１４ｂ，１４ｃ，・・・は、第３ボンディングワイヤ１７ａ，１７ｂ，１７ｃにより、第３パッド部２４ａ，２４ｂ，２４ｃ，・・・にそれぞれ電気的に接続されている。第３パッド部２４ａ，２４ｂ，２４ｃ，・・・は、第３半導体チップ４の外形を定義する矩形の１辺に沿って１列に並んで形成されている。
図１に示す第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃは、パッケージ基板１の内部に形成された配線等を介して（図示省略）、パッケージ基板１の外部接続面に配置された外部接続端子６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆに接続されている。外部接続端子６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆは、実装基板（ボード）等にパッケージ基板１を接続するための端子である。外部接続端子６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆとしては、共晶半田の他に、錫−銀（Ｓｎ−Ａｇ）等の鉛を使わない半田材料等を用いることができる。
第１〜第３固定樹脂層１１，２１，３１は、第１〜第３半導体チップ２，３，４の外形に沿った大きさに成形されている。第１〜第３固定樹脂層１１，２１，３１としては、エポキシ系、又はアクリル系の有機系の合成樹脂等が好適である。なお、合成樹脂には液状の樹脂とシート（フィルム）状の樹脂がある。シート状の樹脂は、液状の樹脂に比べて取り扱いが容易な上、樹脂層の厚さと制御が容易である。図１に示す半導体装置においては、シート状の樹脂を用いることにより半導体装置の薄型化が実現し易くなる。
第１〜第３半導体チップ２，３，４は、それぞれ同一形状の半導体チップが採用される。第１〜第３半導体チップ２，３，４の周囲には封止樹脂層５が配置されている。封止樹脂層５の材料としては、エポキシ系、又はアクリル系の有機系の液状の合成樹脂等が採用可能である。第１〜第３固定樹脂層１１，２１，３１及び封止樹脂層５は、剥離による信頼性の低下や界面における接着強度等を考慮すれば、それぞれ同一の材料を用いるのが好ましい。
図１に示す半導体装置によれば、外形を定義する矩形の１辺に沿うように並んで形成された複数の第１パッド部２２ｃを有する第１半導体チップ２上に、第１半導体チップ２と同一形状の第２半導体チップ３が実装される。第２半導体チップ３は、第１パッド部２２ｃの直上を避けるように、第１パッド部２２ｃが形成された領域分だけ第１半導体チップ２の直上からずらして配置される。この結果、第１パッド部２２ｃと第１基板側パッド部１２ｃを第１ボンディングワイヤ１５ｃで接続する際に必要な第１ボンディングワイヤ１５ｃのループの高さ分の領域を第２半導体チップ３により確保できるため、第１半導体チップ２上に中間基板或いはダミーチップを配置する必要がなく、半導体装置の薄型化が実現できる。
第３半導体チップ４は、第２パッド部２３ｃの直上を避けるように、第２パッド部２３ｃが形成された領域分だけ第２半導体チップ３の直上からずらして配置される。このため、第２パッド部２３ｃと第２基板側パッド部１３ｃを第２ボンディングワイヤ１６ｃにより接続する際に必要な第２ボンディングワイヤ１６ｃのループの高さ分の領域を第３半導体チップ４により確保でき、半導体装置の薄型化が実現できる。なお、第３半導体チップ４上に更に半導体チップを実装する場合には、第２半導体チップ３と重ね合わせるように、第３半導体チップ４の直上から第３パッド部２４ｃが形成された領域分だけ第３半導体チップ４の直上からずらして配置すればよい。
次に、図３〜図９を用いて、第１の実施の形態に係る半導体装置の組立方法の一例を説明する。
（ａ）図３に示すように、チップ実装面に第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃを有するパッケージ基板１を用意する。そして、パッケージ基板１のチップ実装面上にシート状の第１固定樹脂層１１を配置する。第１固定樹脂層１１は、第１半導体チップ２の外形に沿うように予め個片状に成形して直接貼り付けてもよい。また、パッケージ基板１のチップ実装面上に樹脂層を配置し、この樹脂層の一部を選択的に打ち抜くことにより第１固定樹脂層１１を形成してもよい。
（ｂ）第１主面及びこの第１主面に対向する第２主面を有する矩形の第１半導体チップ２を用意する。第１半導体チップ２の第２主面には、矩形の１辺に沿って並ぶように選択的に配置された複数の第１パッド部２２ｃが形成されている。図４に示すように、第１固定樹脂層１１上に第１半導体チップ２の第１主面を固定する。
（ｃ）図５に示すように、第１ボンディングワイヤ１５ｃの一端を第１基板側パッド部１２ｃに接続し、第１ボンディングワイヤ１５ｃの他端を、熱圧着法又は超音波ボンディング法により、第１パッド部２２ｃに接続する。このようにパッケージ基板１上の第１基板側パッド部１２ｃから第１ボンディングワイヤ１５ｃを引き上げて第１パッド部２２ｃに接続することにより、第１ボンディングワイヤ１５ｃのループの高さを低くでき、半導体装置の薄型化が実現し易くなる。第２主面上には、例えばシート状の第２固定樹脂層２１を配置する。
（ｄ）第３主面及びこの第３主面に対向する第４主面を有する矩形の第２半導体チップ３を用意する。第２半導体チップ３の第４主面には、図２に示すように、矩形の１辺に沿って並ぶように配置された複数の第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が形成されている。図６に示すように、第２半導体チップ３を第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が形成された領域分だけ第１半導体チップ２の直上からずらして配置し、第２固定樹脂層２１上に第２半導体チップ３の第３主面を固定する。
（ｅ）第２ボンディングワイヤ１６ｃの一端を第２基板側パッド部１３ｃに接続し、第２ボンディングワイヤ１６ｃの他端を、熱圧着法又は超音波ボンディング法により、第２パッド部２３ｃに接続する。更に、第４主面上に、例えばシート状の第３固定樹脂層３１を配置する。第５主面及びこの第５主面に対向する第６主面を有する矩形の第３半導体チップ４を用意する。第３半導体チップ４の第６主面には、図２に示すように、矩形の１辺に沿って並ぶように選択的に配置された複数の第３パッド部２４ａ，２４ｂ，２４ｃ，・・・が形成されている。図８に示すように、第３半導体チップ４を第３パッド部２４ａ，２４ｂ，２４ｃ，・・・が形成された領域分だけ第１半導体チップ２の直上からずらして配置し、第３固定樹脂層３１上に第３半導体チップ４の第５主面を固定する。
（ｆ）図９に示すように、第２ボンディングワイヤ１６ｃの一端を第２基板側パッド部１３ｃに接続し、第３ボンディングワイヤ１７ｃの他端を、熱圧着法又は超音波ボンディング法により、第３パッド部２４ｃに接続する。更に、第１〜第３半導体チップ２，３，４の周囲に封止樹脂層５を配置し、パッケージ基板１の外部接続面上に外部接続端子６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆを配置すれば、図１に示す半導体装置が完成する。
第１の実施の形態に係る半導体装置の組立方法によれば、図２に示すように、外形を定義する矩形の１辺に沿って選択的に形成された複数の第２パッド部２３ａ，２３ｂ，２３ｃ，・・・を有する第２半導体チップ３を用意し、この第２半導体チップ３を第１半導体チップ２上に、第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が形成された領域分だけ第１半導体チップ２の直上からずらして配置する。これにより、第１半導体チップ２と第２半導体チップ３との間に中間基板又はダミーチップを挿入しなくても、第２半導体チップ３により第２ボンディングワイヤ１６ｃを配置するための空間が確保できるため、半導体装置の薄型化が図れる。また、第２ボンディングワイヤ１６ｃを、パッケージ基板１側から第１半導体チップ２に向かって接続することにより、第２ボンディングワイヤ１６ｃを第１半導体チップ２側からパッケージ基板１側に向かって接続する場合に比べて第２ボンディングワイヤ１６ｃのループの高さを低くできるため、半導体装置の薄型化が図れる。
（変形例）
第１の実施の形態の変形例に係る半導体装置は、図１０の平面図に示すように、第２半導体チップ３の第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が、第２半導体チップ３の外形を定義する矩形の１辺に沿って二列に交互に並んで形成されている点が、図２に示す半導体装置と異なる。第３半導体チップ４の第３パッド部２４ａ，２４ｂ，２４ｃ，・・・は、第３半導体チップ４の外形を定義する矩形の１辺に沿って２列に交互に並んで形成されている。図１０に示す平面図からは見えないが、第１半導体チップ２の第１パッド部も、第３パッド部２４ａ，２４ｂ，２４ｃ，・・・と同様に、第１半導体チップ２の外形を定義する矩形の１辺に沿って２列に交互に並んで形成される。図１０に示す半導体装置によれば、第１〜第３半導体チップ２，３，４の間にそれぞれ中間基板又はダミーチップを配置することなく、第１〜第３半導体チップ２，３，４とパッケージ基板１上の第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃと電気的に接続できるので、半導体装置の薄型化が図れる。
（第２の実施の形態）
第２の実施の形態に係る半導体装置は、図１１に示すように、チップ実装面とチップ実装面に対向した外部接続面を有し、チップ実装面に第１及び第２基板側パッド部１２ｃ，１３ｃを有するパッケージ基板１と、チップ実装面に固定された第１主面及び第１主面に対向する第２主面を有し、第２主面上の矩形の１辺に沿って配置された複数の第１パッド部２２ｃを有する矩形の第１半導体チップ２と、第１パッド部２２ｃと第１基板側パッド部１２ｃとを接続する第１ボンディングワイヤ１５ｃと、第２主面上に固定された第３主面及び第３主面に対向する第４主面を有し、第１パッド部２２ｃに隣接する第４主面上の矩形の一辺に沿って配置された複数の第２パッド部２３ｃを有し、第１パッド部２２ｃの直上を避けるように第１半導体チップ２の直上からずらして配置された第２半導体チップ３と、第２パッド部２３ｃと第２基板側パッド部１３ｃとを接続する第２ボンディングワイヤ１６ｃとを備える。
第２半導体チップ３の第４主面上には、第３固定樹脂層３１が配置されている。第３半導体チップ４の第５主面は第３固定樹脂層３１に固定されている。第３半導体チップ４の第６主面には、第２パッド部２３ｃに隣接する第３半導体チップ４の矩形の１辺に沿って並んで配置された複数の第３パッド部２４ｃが配置されている。パッケージ基板１上の第３基板側パッド部１４ｃは、第３ボンディングワイヤ１７ｃにより、第３パッド部２４ｃと接続されている。第１〜第３半導体チップ２，３，４の周囲は封止樹脂層５が配置される。
図１２の平面図に示すように、第１パッド部２２ａ，２２ｂ，２２ｃ，・・・は、第１半導体チップ２の外形を定義する矩形の１辺に沿って並んで配置されている。第２パッド部２３ａ，２３ｂ，２３ｃ，・・・は、第１パッド部２２ａ，２２ｂ，２２ｃ，・・・に隣接する第２半導体チップ３の矩形の１辺に沿って並んで配置されている。第３パッド部２４ａ，２４ｂ，２４ｃ，・・・は、第２パッド部２３ａ，２３ｂ，２３ｃ，・・・に隣接する第３半導体チップ４の矩形の１辺に沿って並んで配置されている。第１基板側パッド部１２ａ，１２ｂ，１２ｃ，・・・、第２基板側パッド部１３ａ，１３ｂ，１３ｃ，・・・、及び第３基板側パッド部１４ａ，１４ｂ，１４ｃ，・・・はそれぞれ互いに隣接して配置されている。他は図１及び図２に示す半導体装置と同様であるので、説明を省略する。
図１１に示す半導体装置によれば、第２及び第３半導体チップ３，４を第１及び第２半導体チップ２，３上に少しずつずらしながら階段状に積層していくことにより、第１〜第３ボンディングワイヤ１５ｃ，１６ｃ，１７ｃをループの高さを確保するための空間を確保できるので、中間基板又はダミーチップの配置を省略でき、半導体装置を薄型化できる。
図１３〜図１８を用いて、第１の実施の形態に係る半導体装置の組立方法の一例を説明する。
（ａ）図１３に示すように、第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃを有するパッケージ基板１を用意する。パッケージ基板１のチップ実装面上にシート状の第１固定樹脂層１１を配置する。第１固定樹脂層１１は、第１半導体チップ２の外形に沿うように予め個片状に成形して直接貼り付けてもよい。また、パッケージ基板１のチップ実装面上に樹脂層を配置し、この樹脂層の一部を選択的に打ち抜くことにより第１固定樹脂層１１を形成してもよい。
（ｂ）第１主面及びこの第１主面に対向する第２主面を有する矩形の第１半導体チップ２を用意する。第１半導体チップ２の第２主面には、矩形の１辺に沿って並ぶように選択的に配置された複数の第１パッド部２２ｃが形成されている。図１４に示すように、第１固定樹脂層１１上に第１半導体チップ２の第１主面を固定する。第２主面上には、例えばシート状の第２固定樹脂層２１を配置する。
（ｃ）第３主面及びこの第３主面に対向する第４主面を有する矩形の第２半導体チップ３を用意する。第２半導体チップ３の第４主面には、図１２に示すように、矩形の１辺に沿って並ぶように選択的に配置された複数の第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が形成されている。図１５に示すように、第２半導体チップ３を第２パッド部２３ａ，２３ｂ，２３ｃ，・・・が形成された領域分だけ第１半導体チップ２の直上からずらして配置し、第２固定樹脂層２１上に第２半導体チップ３の第３主面を固定する。第４主面上には、例えばシート状の第３固定樹脂層３１を配置する。
（ｄ）第５主面及びこの第５主面に対向する第６主面を有する矩形の第３半導体チップ４を用意する。第３半導体チップ４の第６主面には、図１２に示すように、矩形の１辺に沿って並ぶように選択的に配置された複数の第３パッド部２４ａ，２４ｂ，２４ｃ，・・・が形成されている。図１５に示すように、第３半導体チップ４を第３パッド部２４ａ，２４ｂ，２４ｃ，・・・が形成された領域分だけ第１半導体チップ２の直上からずらして配置し、第３固定樹脂層３１上に第３半導体チップ４の第５主面を固定する。このようにして、第１〜第３半導体チップ２，３，４をパッケージ基板１上に階段状に積層していく。
（ｅ）図１６に示すように、第１ボンディングワイヤ１５ｃの一端を第１基板側パッド部１２ｃに接続し、第１ボンディングワイヤ１５ｃの他端を、熱圧着法又は超音波ボンディング法により、第１パッド部２２ｃに接続する。図１７に示すように、第２ボンディングワイヤ１６ｃの一端を第２基板側パッド部１３ｃに接続し、第２ボンディングワイヤ１６ｃの他端を、熱圧着法又は超音波ボンディング法により、第２パッド部２３ｃに接続する。
（ｆ）図１８に示すように、第２ボンディングワイヤ１６ｃの一端を第２基板側パッド部１３ｃに接続し、第３ボンディングワイヤ１７ｃの他端を、熱圧着法又は超音波ボンディング法により、第３パッド部２４ｃに接続する。更に、第１〜第３半導体チップ２，３，４の周囲に封止樹脂層５を配置し、パッケージ基板１の外部接続面上に外部接続端子６ａ，６ｂ，６ｃ，６ｄ，６ｅ，６ｆを配置すれば、図１１に示す半導体装置が完成する。
第２の実施の形態に係る半導体装置の組立方法によれば、第１〜第３半導体チップ２，３，４をパッケージ基板１上に階段状に積層していき、その後、第１〜第３基板側パッド部１２ｃ，１３ｃ，１４ｃと２２ｃ，２３ｃ，２４ｃとを電気的に接続する。図１３〜図１８に示すように組み立てることにより、第１〜第３半導体チップ２，３，４間にそれぞれ中間基板又はダミーチップを挿入しなくても第１〜第３ボンディングワイヤ１５ｃ，１６ｃ，１７ｃを配置するための空間を確保できるため、半導体装置の薄型化が図れる。また、第１〜第３半導体チップ２，３，４を積層した後に、第１〜第３半導体チップ２，３，４とパッケージ基板１上の第１基板側パッド部１２ｃ，１３ｃ，１４ｃとの電気的接続を一括して行えるため、半導体装置の製造に必要な工程を少なくできる。
（その他の実施の形態）
上記のように、本発明は第１及び第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。第１及び第２の実施の形態に係る半導体装置の組立方法においては、第１〜第３ボンディングワイヤ１５ｃ，１６ｃ，１７ｃをパッケージ基板１側から第１〜第３パッド部２２ｃ，２３ｃ，２４ｃへ引き上げる接続方法（逆ボンディング）を説明したが、第１〜第３ボンディングワイヤ１５ｃ，１６ｃ，１７ｃを第１〜第３パッド部２２ｃ，２３ｃ，２４ｃからパッケージ基板１側へ引き下ろす接続方法（順ボンディング）でも組立可能であることは勿論である。また、第１〜第３パッド部２２ｃ，２３ｃ，２４ｃの配置位置は、図２，図１０及び図１２に示す形態に限られず、他にも様々な配置があることは勿論である。このように、本発明は、ここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る半導体装置の一例を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の第３半導体チップの第６主面側からみた平面図の一例である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の一例を示す断面図である。 本発明の第２の実施の形態に係る半導体装置の第３半導体チップの第６主面側からみた平面図の一例である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法の一例を示す工程断面図である。
符号の説明
１…パッケージ基板
２…第１半導体チップ
３…第２半導体チップ
４…第３半導体チップ
５…封止樹脂層
１１…第１固定樹脂層
１２ｃ…第１基板側パッド部
１３ｃ…第２基板側パッド部
１４ｃ…第３基板側パッド部
１５ａ，１５ｂ，１５ｃ…第１ボンディングワイヤ
１６ａ，１６ｂ，１６ｃ…第２ボンディングワイヤ
１７ａ，１７ｂ，１７ｃ…第３ボンディングワイヤ
２１…第２固定樹脂層
２２ｃ…第１パッド部
２３ｃ…第２パッド部
２４ｃ…第３パッド部
３１…第３固定樹脂層

Claims (5)

  1. チップ実装面と該チップ実装面に対向した外部接続面を有し、前記チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板と、
    前記チップ実装面に固定された第１主面及び該第１主面に対向する第２主面を有し、前記第２主面上の前記矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップと、
    前記第１パッド部と前記第１基板側パッド部とを接続する第１ボンディングワイヤと、
    前記第２主面上に固定された第３主面及び該第３主面に対向する第４主面を有し、前記第１半導体チップの直上を避けた前記第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有し、前記第１パッド部の直上を避けるように前記第１半導体チップの直上からずらして配置された矩形の第２半導体チップと、
    前記第２パッド部と前記第２基板側パッド部とを接続する第２ボンディングワイヤ
    とを備えることを特徴とする半導体装置。
  2. 前記パッケージ基板は、前記チップ実装面に更に第３基板側パッド部を有し、
    前記第４主面上に固定された第５主面及び該第５主面に対向する第６主面を有し、前記第２半導体チップの直上を避けた前記第６主面上の矩形の一辺に沿って配置された複数の第３パッド部を有し、前記第２パッド部の直上を避けるように前記第２半導体チップの直上からずらして配置された第３半導体チップと、
    前記第３パッド部と前記第３基板側パッド部とを接続する第３ボンディングワイヤ
    とを更に備えることを特徴とする請求項１に記載の半導体装置。
  3. チップ実装面と該チップ実装面に対向した外部接続面を有し、前記チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板と、
    前記チップ実装面に固定された第１主面及び該第１主面に対向する第２主面を有し、前記第２主面上の前記矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップと、
    前記第１パッド部と前記第１基板側パッド部とを接続する第１ボンディングワイヤと、
    前記第２主面上に固定された第３主面及び該第３主面に対向する第４主面を有し、前記第１パッド部に隣接する前記第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有し、前記第１パッド部の直上を避けるように前記第１半導体チップの直上からずらして配置された第２半導体チップと、
    前記第２パッド部と前記第２基板側パッド部とを接続する第２ボンディングワイヤ
    とを備えることを特徴とする半導体装置。
  4. チップ実装面と該チップ実装面に対向した外部接続面を有し、前記チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板の前記チップ実装面に、第１主面及び該第１主面に対向する第２主面を有し、前記第２主面上の前記矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップの前記第１主面を固定するステップと、
    前記第１パッド部と前記第１基板側パッド部とを第１ボンディングワイヤにより接続するステップと、
    第３主面及び該第３主面に対向する第４主面を有し、前記第１半導体チップの直上を避けた前記第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有する矩形の第２半導体チップの前記第３主面を、前記第１パッド部の直上を避けるように前記第１半導体チップの直上からずらして前記第２主面上に固定するステップと、
    前記第２パッド部と前記第２基板側パッド部とを第２ボンディングワイヤにより接続するステップ
    とを含むことを特徴とする半導体装置の組立方法。
  5. チップ実装面と該チップ実装面に対向した外部接続面を有し、前記チップ実装面に第１及び第２基板側パッド部を有するパッケージ基板の前記チップ実装面に、第１主面及び該第１主面に対向する第２主面を有し、前記第２主面上の前記矩形の１辺に沿って配置された複数の第１パッド部を有する矩形の第１半導体チップの前記第１主面を固定するステップと、
    前記第１パッド部と前記第１基板側パッド部とを第１ボンディングワイヤにより接続するステップと、
    第３主面及び該第３主面に対向する第４主面を有し、前記第１パッド部に隣接する前記第４主面上の矩形の一辺に沿って配置された複数の第２パッド部を有する矩形の第２半導体チップの前記第３主面を、前記第１パッド部の直上を避けるように前記第１半導体チップの直上からずらして前記第２主面上に固定するステップと、
    前記第２パッド部と前記第２基板側パッド部とを第２ボンディングワイヤにより接続するステップ
    とを含むことを特徴とする半導体装置の組立方法。
JP2005241427A 2005-08-23 2005-08-23 半導体装置及びその組立方法 Pending JP2007059541A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005241427A JP2007059541A (ja) 2005-08-23 2005-08-23 半導体装置及びその組立方法
US11/503,129 US20070045864A1 (en) 2005-08-23 2006-08-14 Semiconductor device including a plurality of semiconductor chips stacked three-dimensionally, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005241427A JP2007059541A (ja) 2005-08-23 2005-08-23 半導体装置及びその組立方法

Publications (1)

Publication Number Publication Date
JP2007059541A true JP2007059541A (ja) 2007-03-08

Family

ID=37802948

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005241427A Pending JP2007059541A (ja) 2005-08-23 2005-08-23 半導体装置及びその組立方法

Country Status (2)

Country Link
US (1) US20070045864A1 (ja)
JP (1) JP2007059541A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置
JP2009129967A (ja) * 2007-11-20 2009-06-11 Spansion Llc 半導体装置及びその製造方法
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182104A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 半導体パッケージ
KR20110124065A (ko) * 2010-05-10 2011-11-16 하나 마이크론(주) 적층형 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196526A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6843421B2 (en) * 2001-08-13 2005-01-18 Matrix Semiconductor, Inc. Molded memory module and method of making the module absent a substrate support
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
JP3880572B2 (ja) * 2003-10-31 2007-02-14 沖電気工業株式会社 半導体チップ及び半導体装置
JP2005150456A (ja) * 2003-11-17 2005-06-09 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196526A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp マルチベアチップ実装体、マルチチップパッケージ、半導体装置、ならびに電子機器
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244388A (ja) * 2007-03-29 2008-10-09 Nec Electronics Corp 半導体装置
JP2009129967A (ja) * 2007-11-20 2009-06-11 Spansion Llc 半導体装置及びその製造方法
US7989960B2 (en) 2008-02-08 2011-08-02 Renesas Electronics Corporation Semiconductor device
CN102693746A (zh) * 2008-02-08 2012-09-26 瑞萨电子株式会社 半导体器件
US8319352B2 (en) 2008-02-08 2012-11-27 Renesas Electronics Corporation Semiconductor device
US8754534B2 (en) 2008-02-08 2014-06-17 Renesas Electronics Corporation Semiconductor device
US9377825B2 (en) 2008-02-08 2016-06-28 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
US20070045864A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100266693B1 (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
JP4950693B2 (ja) 電子部品内蔵型配線基板及びその実装部品
US20050230814A1 (en) Semiconductor packaging substrate and method of producing the same
JP2008177407A (ja) 半導体装置及びその製造方法
JP2010080572A (ja) 電子装置
JP2008166823A (ja) 半導体パッケージ及びこれを搭載するためのモジュールプリント回路基板
JP2006295119A (ja) 積層型半導体装置
JP2006114604A (ja) 半導体装置及びその組立方法
JP2007059541A (ja) 半導体装置及びその組立方法
JP2006086149A (ja) 半導体装置
JP2011171411A (ja) 半導体装置の製造方法
JP2006013465A (ja) 半導体装置およびその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP3490303B2 (ja) 半導体装置の実装体
US6369331B1 (en) Printed circuit board for semiconductor package and method of making same
JP2008103725A (ja) 可撓性フィルム、並びにこれを用いた半導体パッケージ及び製造方法
JP2006237337A (ja) 半導体装置及びその製造方法
JP2006190834A (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2008182163A (ja) 配線基板及びその製造方法と半導体装置
JP5075424B2 (ja) 電子部品内蔵型配線基板の製造方法
JP2007165836A (ja) 半導体装置
JP2008047662A (ja) 半導体装置
JP4830493B2 (ja) 半導体装置、その実装構造およびその実装方法
KR100512810B1 (ko) 스택 패키지 및 그 제조방법
KR101150385B1 (ko) 다층기판 간 상호 결합 구조 제조 방법 및 그 구조

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100928