JP2008182163A - 配線基板及びその製造方法と半導体装置 - Google Patents

配線基板及びその製造方法と半導体装置 Download PDF

Info

Publication number
JP2008182163A
JP2008182163A JP2007016246A JP2007016246A JP2008182163A JP 2008182163 A JP2008182163 A JP 2008182163A JP 2007016246 A JP2007016246 A JP 2007016246A JP 2007016246 A JP2007016246 A JP 2007016246A JP 2008182163 A JP2008182163 A JP 2008182163A
Authority
JP
Japan
Prior art keywords
wiring
wiring pattern
lead frames
interlayer connection
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007016246A
Other languages
English (en)
Other versions
JP2008182163A5 (ja
Inventor
Hiroshi Shimizu
浩 清水
Hiroyuki Kato
広幸 加藤
Takeshi Kobayashi
壮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007016246A priority Critical patent/JP2008182163A/ja
Publication of JP2008182163A publication Critical patent/JP2008182163A/ja
Publication of JP2008182163A5 publication Critical patent/JP2008182163A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】配線パターンの積層数が多くなっても短手番でかつ高歩留りで製造される信頼性の高い配線基板を提供する。
【解決手段】積層された多層構造の配線パターン22a〜22dは、その一部が垂直方向に屈曲して設けられた層間接続部23を備え、上下側の配線パターン22a〜22dが層間接続部23によって相互接続されており、多層構造の配線パターン22a〜22dの間にそれらを一体化する樹脂部50が充填されている。各配線パターン22a〜22dはリードフレームから形成される。
【選択図】図10

Description

本発明は配線基板及びその製造方法と半導体装置に係り、さらに詳しくは、半導体チップが実装される多層配線を有する配線基板及びその製造方法と半導体装置に関する。
従来、CPUなどの半導体チップが配線基板の上に実装されて構成される半導体装置がある。半導体チップを実装するための配線基板としては、配線が多層化されて形成されたビルドアップ配線板が一般的に使用されている。
図1に示すように、従来技術の配線基板の一例では、コア基板100にスルーホールTHが設けられており、そのスルーホールTHの内面にスルーホールめっき層120が形成されている。コア基板100の両面にはスルーホールめっき層120を介して相互接続された第1配線パターン200がそれぞれ形成されている。スルーホールTHの孔は樹脂140で埋め込まれている。
また、コア基板100の両面側には、第1配線パターン200を被覆する層間絶縁層300がそれぞれ形成されており、層間絶縁層300には第1配線パターン200に到達する深さのビアホールVHがそれぞれ形成されている。
さらに、コア基板100の両面側の層間絶縁層300の上には、ビアホールVHを介して第1配線パターン200に接続される第2配線パターン220がそれぞれ形成されている。
従来技術の配線基板では、コア基板100の両面側にセミアディティブ法などによって配線パターンが繰り返し形成されて相互接続された所要の多層配線が形成される。
そのような配線基板に関連する技術として、特許文献1には、コア基板の両面に設けられた配線パターンが電気的に接続された多層配線板において、コア基板に設けられた貫通孔にコア基板の材料と熱膨張係数が略一致する充填材を充填することが記載されている。
また、特許文献2には、絶縁シート上の粘着材層の上に回路導体を配置して底部導体配置シート及び中間導体配置シートを作製し、中間導体配置シートの上に熱溶融性接着剤層を有する部品接続シートを重ねて加熱することにより、積層した絶縁シートの間に回路導体を接着して配線板を形成することが記載されている。
特開2000−261147号公報 特開平9−163516号公報
近年では、半導体チップの高性能化に伴って配線基板の配線パターンのさらなるファインピッチ化や多層化が要求されている。図1で示した従来技術の配線基板では、コア基板100の両面側に配線パターンを繰り返し形成して多層配線を構成するので、多層配線の積層数が多くなるにつれて製造時間(TAT)が長くなって生産効率が低下する問題がある。しかも、配線パターンの積層数が多くなるにつれて製造歩留りが低下する傾向があり、製造コストの上昇を招くおそれがある。
本発明は以上の課題を鑑みて創作されたものであり、配線パターンの積層数が多くなっても短手番でかつ高歩留りで製造される信頼性の高い配線基板及びその製造方法と半導体装置を提供することを目的とする。
上記課題を解決するため、本発明は配線基板に係り、積層された多層構造の配線パターンであって、前記配線パターンはその一部が垂直方向に屈曲して設けられた層間接続部を備え、上下側の前記配線パターンが前記層間接続部によって相互接続された前記多層構造の配線パターンと、前記多層構造の配線パターンの間に充填され、前記配線パターンを一体化する樹脂部とを有することを特徴とする。
本発明では、多層配線の上下側の配線パターンは、配線パターンの一部が屈曲して設けられた層間接続部を介して相互接続されている。例えば、下側の配線パターンに上側に立設する層間接続部が設けられており、層間接続部がはんだを介して上側の配線パターンの下面に接合される。あるいは、層間接続部が上側の配線パターンに設けられた開口部にはめ込まれてかしめ接続されていてもよい。
さらに、多層構造の配線パターンの間には、トランスファモールド法によって形成された樹脂部が充填されている、樹脂部は複数の配線パターンを一体化する基板として機能すると共に、上下側の配線パターンを絶縁する層間絶縁部として機能する。
本発明では、層間接続部が設けられた配線パターンを備えたリードフレームをユニット配線部としてそれぞれ使用し、それらを積層することにより配線基板を構成している。このため、従来技術のコア基板の両面に配線パターンを繰り返し形成してビルドアップ配線板を製造する方法と違って、配線パターンの積層数が多くなる場合であっても短手番で配線基板を製造することができ、製造効率を向上させることができる。
さらには、各配線パターンを積層する際に、良品の配線パターンを備えたリードフレームを選別して多層化できるので、従来技術(ビルドアップ配線板)よりも製造歩留りを格段に向上させることができる。
また、樹脂部として、フィラーが85〜90%含有された樹脂を使用することにより、半導体チップ(シリコンLSI)の熱膨張係数に近似させることができると共に、基板の強度を向上させることができる。これにより、配線基板に半導体チップを実装して半導体装置を構成する際に、高い信頼性が得られるようになる。
また、上記した課題を解決するため、本発明は配線基板の製造方法に係り、枠部に繋がる配線パターンを備えたリードフレームを複数用意する工程であって、前記複数のリードフレームは、前記配線パターンの一部が垂直方向に屈曲されて設けられた層間接続部を有する前記リードフレームを含み、前記複数のリードフレームを重ねて積層し、上下側の前記リードフレームの配線パターンを前記層間接続部によって接続する工程と、トランスファモールド法によって、前記リードフレームの間に樹脂を充填することにより、前記複数のリードフレームを一体化する樹脂部を形成する工程と、前記積層されたリードフレームの前記枠部に対応する部分を切断する工程とを有することを特徴とする。
本発明の配線基板の製造方法を使用することにより、上記した発明の配線基板を容易に製造することができる。トランスファモールド法によってリードフレームの間に樹脂を充填するので、上下側のリードフレームの間(層間絶縁部になる部分)が狭い場合であってもフィラーを多量に含む樹脂を信頼性よく充填することができる。
以上説明したように、本発明の配線基板は、短手番でかつ高歩留りで形成され、信頼性の高い半導体装置を構成できる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
(第1の実施の形態)
図2〜図8は本発明の第1実施形態の配線基板の製造方法を示す断面図、図9は本発明の第1実施形態の配線基板を示す断面図である。
第1実施形態の配線基板の製造方法では、図2に示すように、まず、厚みが50〜100μmの金属薄板10をプレス加工又はエッチングで加工することにより、所要の配線パターン22を備えたリードフレーム20を得る。配線パターン22はリング状の枠部21に繋がって支持された状態で形成される。金属薄板10の材料としては銅(Cu)又は銅合金が好適に使用される。金属薄板10は長尺状に引き出された状態で加工され、金属薄板10に配線パターン22を備えたリードフレーム20が順次形成される。
次いで、図3(a)に示すように、支持部材32と押え部材34とポンチ36から構成される金型30を用意する。支持部材32及び押え部材34にはポンチ36が挿入される開口部32x,34xがそれぞれ設けられている。
そして、支持部材32の上に上記した配線パターン22を備えたリードフレーム20を配置し、押え部材34によってリードフレーム20を押さえる。このとき、リードフレーム20は、配線パターン22の層間接続部になる部分が支持部材32の開口部32xの上に位置合わせされて配置される。
次いで、図3(b)に示すように、ポンチ36を下側に移動させて、リードフレーム20の配線パターン22を下側に押圧して屈曲させる。その後に、リードフレーム20から金型30が取り外される。
これより、図3(c)に示すように、リードフレーム20の配線パターン22に層間接続部23が立設して形成される。配線パターン22の層間接続部23はポンチ36の形状に対応する凹部23xが内部に設けられた状態で屈曲されて形成される。
その後に、個々のリードフレーム20が得られるように金属薄板10を切断することにより、層間接続部23が立設する配線パターン22を備えたリードフレーム20を得る。なお、複数の繋がったリードフレーム20を個々のリードフレーム20に分割した後に、同様なプレス加工によって配線パターン22に層間接続部23を設けてもよい。
図4には、本実施形態のリードフレーム20の一例を平面からみた様子が示されている。図4に示すように、複数の配線パターン22が枠部21から内側に延在して形成されており、配線パターン22の所要部に上側に屈曲して形成された層間接続部23が形成されている。
後述するように、このリードフレーム20は、配線基板の多層配線を構成するための1層の配線パターンとなり、配線パターン22の層間接続部23は上下側の配線パターンを接続するビアポストとして機能する。つまり、配線パターン22の層間接続部23によって多層配線の層間の厚みが決定される。配線パターン22の層間接続部23の高さは、例えば30〜50μmに設定される。
以上のような方法により、上記したような配線パターン22を備えたリードフレーム20を複数枚用意する。各リードフレーム20は多層配線を構成するユニット配線部であり、設計仕様に応じた配線パターン22及び層間接続部23をそれぞれ備えている。
図5に示すように、本実施形態では4層配線を備えた配線基板を製造する例を示すので、層間接続部23が設けられた配線パターン22を備えた第1、第2、第3リードフレーム20a、20b、20cと、層間接続部をもたないフラットな配線パターン22を備えた第4リードフレーム20dとが用意される。配線基板の設計仕様に合わせて、そのような配線パターン22を備えたリードフレーム20を任意の枚数で用意すればよい。
続いて、同じく図5に示すように、第2〜第4リードフレーム20b〜20dにおける層間接続部23が接合される部分にはんだ12をそれぞれ印刷する。あるいは、第1〜第3リードフレーム20a〜20cの層間接続部23の先端部にはんだを形成してもよい。
さらに、第1〜第4リードフレーム20a〜20dを重ね合わせて熱処理することにより、第1〜第3リードフレーム20a〜20cの各層間接続部23をはんだ12を介して上側の第2〜第4リードフレーム20b〜20dの配線パターン22の下面にそれぞれ接合する。これにより、図6に示すように、第1〜第4リードフレーム20a〜20dの各配線パターン22が層間接続部23を介して電気的に相互接続された配線立体構造体5が得られる。
なお、第1〜第3リードフレーム20a〜20cの各層間接続部23が接合される上側の第2〜第4リードフレーム20b〜20dの各配線パターン22の部分に、他の配線パターン部より幅広のパッドを設けるようにしてもよい。
また、第1〜第4リードフレーム20a〜20dをはんだ12で接合する代わりに、配線パターンの両方の接続部に金めっきを施すか、あるいは、配線パターンの一方の接続部に金めっきを施し、他方の接続部に錫めっきを施し、加熱・加圧による熱圧着により接合してもよい。
次いで、図7に示すように、下型42及び上型44から基本構成されるモールド金型40を用意する。そして、下型42の上に図6の配線立体構造体5を配置する。さらに、下面側に凹部44xを備えた上型44を配線立体構造体5の上に配置する。上型44の下面にはリリースフィルム46が設けられており、配線立体構造体5の上面はリリースフィルム46で押えられた状態となる。リリースフィルム46は、配線立体構造体5を保護すると共に、樹脂を充填した後に上型44を樹脂から容易に分離するための剥離層として機能する。
また、下型42の周縁部上には配線立体構造体5を取り囲むようにスペーサ48が配置されており、配線立体構造体5の一辺の領域にはスペーサ48と上型44によって樹脂流入部Rが構成されている。また、樹脂流入部R以外の領域に配置されるスペーサ48は上型44の下に配置されたリリースフィルム46に接触しており、樹脂流入がそこでストップするようになっている。
このようにして、配線立体構造体5を下型42と上型44とによって挟むことにより、樹脂流入部Rとそれに繋がって樹脂が充填される空間Aが構成される。樹脂が充填される空間Aは、各リードフレーム20a〜20dの隙間A1と、第1〜第3リードフレーム20a〜20cの層間接続部23の凹部23xである。
次いで、同じく図7に示すように、溶融された樹脂を樹脂流入部Rを通してモールド金型40によって構成される空間Aに流し込む。このとき、空間Aを減圧して(又は真空にして)エアを排気した状態で樹脂が流入される。このようにして、樹脂が樹脂流入部Rからモールド金型40の中の空間Aに流入し、第1〜第4リードフレーム20a〜20dの隙間A1と、第1〜第3リードフレーム20a〜20cの各層間接続部23の凹部23xに樹脂が充填される。
さらに、空間Aに押し込まれた樹脂を熱処理して硬化させた後に、配線立体構造体5からモールド金型40を取り外して樹脂を露出させる。このとき、上型44の下面にはリリースフィルム46が存在するので、上型44を樹脂から容易に取り外すことができる。その後に、樹脂流入部Rに形成された樹脂を折り取って廃棄する。
これにより、図8に示すように、第1〜第4リードフレーム20a〜20dの隙間A1と各層間接続部23の凹部23xに樹脂が充填されて、第1〜第4リードフレーム20a〜20dを一体化する樹脂部50が形成される。なお、第1〜第4リードフレーム20a〜20dの隙間A1が比較的広い(100μm程度)場合は、空間Aを減圧することなく大気の状態で樹脂を充填することも可能である。
樹脂部50の材料としては、径が30μm程度以下のシリカフィラーが85〜90%含有されたエポキシ樹脂(モールドコンパウンド樹脂)が好適に使用され、その熱膨張係数は7〜20ppm/℃であり、弾性率は15〜25GPaである。樹脂部50は第1〜第4リードフレーム20a〜20dを一体化する基板として機能し、上記した特性の樹脂材料を採用することにより、十分な剛性を有すると共に、後述するように反りの発生を抑制することができる。
また、一般的に、毛細管現象を利用して液状樹脂を隙間に充填する方法では、フィラーを多量に含む樹脂を狭い隙間に充填することは困難を極める。本実施形態では、第1〜第4リードフレーム20a〜20dの隙間A1がかなり狭い(例えば30μm)場合であっても、真空トランスファモールド法によって樹脂を充填するので、フィラーを多量に含む樹脂を狭い隙間に信頼性よく充填することが可能である。
次いで、図8の構造体は周縁部にリードフレーム20の枠部21が残ったままになっているので、図8の構造体の枠部21に対応する周縁部を切断して除去する。
これにより、図9に示すように、リードフレーム20の枠部21が配線パターン22から切り離されて、第1〜第4配線パターン22a〜22dが正規の配線として基板内に残される。さらに、基板の両面側のソルダレジスト形成面を粗化処理する。リードフレーム20が銅系からなる場合は、最上の第4配線パターン22dと最下の第1配線パターン22aの露出面を黒化処理(酸化膜形成)によって粗化する。また、上下に露出する樹脂部50の表面を過マンガン酸処理によって粗化する。
その後に、最上の第4配線パターン22dと最下の第1配線パターン22aの接続部上に開口部38xが設けられたソルダレジスト38を形成した後に、その開口部38x内にNi/Auめっきを施す。
以上により、本実施形態の配線基板6が得られる。図9に示すように、本実施形態の配線基板6では、第1〜第4リードフレーム20a〜20dから形成された4層の第1〜第4配線パターン22a〜22dが積層されており、それらの上下接続は第1〜第3配線パターン22a〜22cの一部が上側に屈曲して設けられた層間接続部23によって行われる。第1〜第3配線パターン22a,22b、22cの各層間接続部23は、はんだ12を介して上側の第2〜第4配線パターン22b〜22dの下面にそれぞれ接合されている。各層間接続部23はその内側に凹部23xが設けられるように各配線パターン22a〜22cが屈曲して形成されている。
さらに、第1〜第4配線パターン22a〜22dの隙間A1には真空トランスファモールド法によって形成された樹脂部50が充填されている。第1〜第3配線パターン22a〜22cの各層間接続部23の凹部23xにも樹脂部50が充填されている。樹脂部50は第1〜第4配線パターン22a〜22dを一体化する基板として機能すると共に、積層された各配線パターン22a〜22dを絶縁する層間絶縁部としても機能する。
また、最上の第4配線パターン22d及び最下の第1配線パターン22aの上には接続部上に開口部38xが設けられたソルダレジスト38がそれぞれ形成されている。さらに、図10に示すように、図9の配線基板6の上面の第4配線パターン22dの接続部に半導体チップ60のバンプ60aがフリップチップ接続される。また、最下の第1配線パターン22aの接続部にはんだボールなどが搭載されて外部接続端子62が設けられる。これにより、本実施形態の半導体装置7が得られる。
なお、配線基板6の下面の第1配線パターン22aの接続部に半導体チップがさらにフリップチップ接続された形態としてもよい。この場合、外部接続端子62の高さが半導体チップの厚みよりも高く設定される。
また、半導体装置7の外部接続方式として、BGA(Ball Grid Array)型を例示したが、LGA(Land Grid Array)型とする場合は配線基板6の下面の第1配線パターン22aの接続部がランドとして使用される。あるいは、PGA(Pin Grid Array)型として使用する場合は、配線基板6の下面側の第1配線パターン22aの接続部にリードピンが設けられる。
本実施形態では、配線基板6の基板として機能する樹脂部50の材料として、前述したように、反りの発生を防止するために熱膨張係数が7〜20ppm/℃の樹脂が使用される。配線基板6に実装される半導体チップ60(シリコンLSI)の熱膨張係数が3ppm/℃程度であり、一般的な樹脂材料(熱膨張係数:40〜100ppm/℃)を使用する場合よりも、半導体チップ60と配線基板6との間で熱膨張係数を近似させることができる。
これにより、半導体チップを配線基板に実装する際に反りの発生を抑制できるので、半導体装置の信頼性を向上させることができる。
また、真空トランスファモールド法によって、第1〜第4配線パターン22a〜22dの隙間A1に樹脂が信頼性よく充填されて樹脂部50が形成される。しかも、樹脂部50は、高い弾性率を有する樹脂材料から形成されるので、第1〜第4配線パターン22a〜22dを一体的に支持する剛性の高い基板として機能する。
さらには、本実施形態では、層間接続部23が設けられた配線パターン22を備えたリードフレーム20を1ユニット配線部としてそれぞれ使用し、それらを積層することにより配線基板6を構成している。このため、従来技術のコア基板の両面に配線パターンを繰り返し形成してビルドアップ配線板を製造する方法と違って、配線パターンの積層数が多くなる場合であっても短手番で配線基板を製造することができ、製造効率を向上させることができる。
しかも、各配線パターンを積層する際に、良品の配線パターンを備えたリードフレームを選別して多層化できるので、従来技術(ビルドアップ配線板)よりも製造歩留りを格段に向上させることができる。
なお、本実施形態では、設計仕様に合わせてn枚(nは2以上の整数)の配線パターンを備えたリードフレームを使用することにより、n層の多層配線を任意に形成することができる。
(第2の実施の形態)
図11〜図12は本発明の第2実施形態の配線基板の製造方法を示す断面図、図13は本発明の第2実施形態の配線基板を示す断面図である。
第2実施形態の特徴は、従来技術で使用されるスタックビア(複数のビアを垂直方向に積み上げる)を1つの積層貫通接続部で形成することにある。第2実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
図11に示すように、まず、第1実施形態と同様な方法により、金属薄板10を加工することにより、枠部21に繋がる配線パターン22を備えたリードフレーム20を複数枚用意する。第2実施形態では、第1実施形態と同様な層間接続部23とそれよりも高さが高い積層貫通接続部25とが設けられた配線パターン22を備えた第1リードフレーム20aと、第1実施形態と同様な層間接続部23が設けられた配線パターン22を備えた第2、第3リードフレーム20b,20cと、層間接続部23をもたないフラットな配線パターン22を備えた第4リードフレーム20dとが用意される。
第1リードフレーム20aの積層貫通接続部25は複数の層間絶縁部を貫通して上下接続するものであり、層間接続部23よりもその高さが高く設定されている。また、第1リードフレーム20aの積層貫通接続部25が複数の層間絶縁部を貫通するため、第2、第3リードフレーム20b、20cでは第1リードフレーム20aの積層貫通接続部25が配置される領域に配線パターン22が配置されていないパターン設計になっている。
そして、図12に示すように、第1実施形態と同様に、はんだ12によって第1〜第3リードフレーム20a〜20cの各層間接続部23を上側の第2〜第4リードフレーム20b〜20dの配線パターン22に下面にそれぞれ接合する。このとき同時に、第1リードフレーム20aの積層貫通接続部25が第2、第3リードフレーム20b,20cの配線パターン22が存在しない領域を貫通して第4リードフレーム20dの下面にはんだ12によって接合される。
これにより、配線パターン22を備えた4枚のリードフレーム20a〜20dが層間接続部23及び積層貫通接続部25を介して相互接続された配線立体構造体5が得られる。このように、第2実施形態の配線パターンに設けられる層間接続部は、1つの層間絶縁部を貫通して上下接続する層間接続部23だけではなく、n層(nは2以上の整数)の層間絶縁部を貫通して上下接続する積層貫通接続部25を含み、様々な形態の層間接続を構成することができる。
次いで、同じく図12に示すように、第1実施形態と同様な真空トランスファモールド法により、第1〜第4リードフレーム20a〜20dの隙間A1と、第1リードフレーム20aの層間接続部23の凹部23x及び積層貫通接続部25の凹部25xと、第2及び第3リードフレーム20b,20cの各層間接続部23の凹部23xとに樹脂が充填される。これによって、第1〜第4リードフレーム20a〜20dを一体化する基板として機能する樹脂部50が形成される。
さらに、図13に示すように、図12の構造体のリードフレーム20a〜20dの枠部21に対応する部分を切断することにより、正規な配線として機能する第1〜第4配線パターン22a〜22dが基板内に残される。その後に、第1実施形態と同様に、両面側の第1、第4配線パターン22a、22d及び樹脂部50が粗化された後に、最上の第1配線パターン22a及び最下の第4配線パターン22dの接続部上に開口部38xが設けられたソルダレジスト38がそれぞれ形成される。
以上により、第2実施形態の配線基板6aが得られる。そして、第1実施形態と同様に、第4配線パターン22dに半導体チップが実装され、第1配線パターン22aに外部接続端子が設けられて半導体装置となる。
第2実施形態は第1実施形態と同様な効果を奏する。これに加えて、図13に示すように、第2実施形態の配線基板6aでは、第1配線パターン22aに、1つの層間絶縁部を貫通して上下の配線パターンを接続する層間接続部23の他に、複数の層間絶縁部(図12の例では3層)を貫通して上下の配線パターン接続する積層貫通接続部25が設けられている。これにより、従来技術のような複数のビアを垂直方向に積み上げてスタックビアを構成する場合と違って、1つの積層貫通接続部25によって1層目の第1配線パターン22aと4層目の第4配線パターン22dとを電気的に接続することができる。
従来技術では、複数のビアを垂直方向に電気的に接続しながら順次作り込んでいくので、工程が煩雑になってコスト上昇を招くと共に、ビアホールの信頼性が問題になる場合が多い。しかしながら、本実施形態では、配線パターン22を屈曲させて積層貫通接続部25を形成するので、複数の層間を容易に接続することができる。しかも、積層貫通接続部25は配線パターン22に繋がって形成されるので、膜みの厚い層間を接続する場合であっても多層配線の高い信頼性が得られる。
(第3の実施の形態)
図14〜図17は本発明の第3実施形態の配線基板の製造方法を示す断面図、図18は本発明の第3実施形態の配線基板を示す断面図である。
第3実施形態の特徴は、リードフレームの配線パターンに層間接続部を設ける代わりに、リードフレームの上に導電性ボールなどを配置して層間接続を行うことにある。第3実施形態では、第1実施形態と同一工程についてはその詳しい説明を省略する。
第3実施形態では、図14(a)に示すように、まず、第1実施形態と同様に金属薄板10を加工することにより所要の配線パターン22を備えたリードフレーム20を用意する。図14(a)には配線パターン22の一部が示されている。その後に、同じく図14(a)に示すように、支持部材32と押え部材34とポンチ36から構成される金型30を用意する。支持部材32及び押え部材34にはポンチ36が挿入される開口部32x,34xがそれぞれ設けられている。
そして、配線パターン22を備えたリードフレーム20を支持部材32の上に配置し、押え部材34でリードフレーム20を押える。このとき、配線パターン22の接続部になる部分が支持部材32の開口部32x上に配置される。さらに、図14(b)に示すように、ポンチ36を下側に移動し、配線パターン22を押圧することにより、配線パターン22に凹部22xを形成する。その後に、リードフレーム20から金型30が取り外される。
これにより、図14(c)に示すように、凹部22xが設けられた配線パターン22を備えたリードフレーム20が得られる。リードフレーム20の配線パターン22の凹部22xは接続部となり、後で説明するように層間接続用の導電性ボールが位置決めされて配置される。
図15には、配線パターン22に凹部22xを設ける別の方法が示されている。図15(a)に示すように、まず、リードフレーム20の配線パターン22の下面に、配線パターン22の接続部になる部分に開口部14xが設けられたレジスト14を形成する。さらに、リードフレーム20の配線パターン22の上面の接続部になる部分にレジスト14をパターン化して形成する。
続いて、図15(b)に示すように、レジスト14をマスクにしてリードフレーム20の配線パターン22を両面側からウェットエッチングする。その後に、レジスト14が除去される。これにより、図15(c)に示すように、接続部に凹部22xが設けられた配線パターン22を備えたリードフレーム20が同様に得られる。
第3実施形態では、以上のような方法により、凹部22xが設けられた配線パターン22を備えたリードフレーム20が複数枚用意される。図16に示すように、本実施形態では、凹部22xが設けられた配線パターン22を備えた第1〜第3リードフレーム20a〜20cと、凹部22xをもたないフラットな配線パターン22を備えた第4リードフレーム20dとが用意される。
そして、同じく図16に示すように、銅(Cu)ボール70aの表面にはんだ層70bが被覆された構造の導電性ボール70を用意し、第1〜第3リードフレーム20a〜20cの各配線パターン22の凹部22xに導電性ボール70を配置する。さらに、熱処理することにより、導電性ボール70のはんだ層70aを配線パターン22に接合させる。各リードフレーム20a〜20cの配線パターン22の接続部に凹部22xを設けることにより、導電性ボール70を所望の位置に固定することができる。
導電性ボール70によって層間絶縁部の厚みが決定され、導電性ボール70の径は例えば30〜80μmに設定される。配線パターン22の凹部22xは導電性ボール70が安定して配置される大きさに設定され、好適には導電性ボール70の1/4〜1/3が凹部22xにはめ込まれるように設定される。
なお、導電性ボール70としては、単体のはんだボールなどを使用してもよく、配線パターン22に接合できる材料であれば使用可能である。
次いで、図17に示すように、第1〜第4リードフレーム20a〜20dを重ね合わせて配置し、300℃程度でリフロー加熱することにより、第1〜第3リードフレーム20a〜20cに設けられた導電性ボール70のはんだ層70bを上側の第2〜第4リードフレーム20b〜20dの配線パターン22の下面にそれぞれ接合する。これにより、導電性ボール70によって第1〜第4配線パターン22a〜22dが相互接続された構造の配線立体構造体5が得られる。
なお、導電性ボール70を使用する代わりに、リードフレーム20の配線パターン22の凹部22xに導電性ボール70と同等の高さのはんだハンプを印刷して形成してもよい。そして、各リードフレーム20a〜20dを重ね合わせて配置し、リフロー加熱することにより、各リードフレーム20a〜20dの配線パターン22をはんだバンプを介して相互接続する。
次いで、同じく図17に示すように、第1実施形態と同様な真空トランスファモールド法によって第1〜第4リードフレーム20a〜20dの隙間A1に樹脂部50が充填される。
次いで、図18に示すように、図17の構造体のリードフレーム20a〜20dの枠部21に対応する部分を切断することにより、正規の配線として機能する第1〜第4配線パターン22a〜22dが基板内に残される。さらに、第1実施形態と同様に、基板の両面側が粗化された後に、第1配線パターン22a及び第4配線パターン22dの接続部上に開口部38xが設けられたソルダレジスト38がそれぞれ形成される。
以上により、第3実施形態の配線基板6bが得られる。そして、第1実施形態と同様に、第4配線パターン22dに半導体チップが実装され、第1配線パターン22aに外部接続端子が設けられて半導体装置となる。
第3実施形態では、配線パターン22が設けられた複数枚のリードフレーム20a〜20dが導電性ボール70を介して積層される。さらに、リードフレーム20a〜20dの隙間A1に樹脂部50が充填された後に、リードフレーム20a〜20dの枠部21が切断されて配線基板6bが得られる。
第3実施形態においても、従来技術(ビルドアップ配線板)よりも短手番でかつ高歩留りで多層配線を有する配線基板が製造され、第1実施形態と同様な効果を奏する。
(第4の実施の形態)
図19は本発明の第4実施形態の配線基板の製造方法を示す断面図、図20は本発明の第4実施形態の配線基板を示す断面図である。第4実施形態の特徴は、リードフレームの配線パターンの層間接続部をはんだを使用することなく配線パターンの開口部にはめ込んでかしめ接続することにある。本実施形態では、第2実施形態においてかしめ接続を行う形態を説明する。
図19(a)に示すように、まず、第2実施形態の図11と同様に、層間接続部23と積層貫通接続部25とが設けられた配線パターン22を備えた第1リードフレーム20aと、層間接続部23が設けられた配線パターン22を備えた第2、第3リードフレーム20b,20cと、フラットな配線パターン22を備えた第4リードフレーム20dとが用意される。
第4実施形態では、第2〜第4リードフレーム20b〜20dの各配線パターン22に、層間接続部23や積層貫通接続部25の先端部がはめ込まれるかしめ用開口部Bがそれぞれ設けられている。
そして、第1〜第4リードフレーム20a〜20dを重ね合せて積層することにより、第1〜第3リードフレーム20a〜20cの各層間接続部23の先端部を第2〜第4リードフレーム20b〜20dの各かしめ用開口部Bにそれぞれはめ込む。このとき同時に、第1リードフレーム20aの積層貫通接続部25が第4リードフレーム20dのかしめ用開口部Bにはめ込まれる。
図19(b)には、第1リードフレーム20aの層間接続部23が第2リードフレーム20bの配線パターン22のかしめ用開口部Bにはめ込まれた様子が示されている。かしめ用開口部Bは層間接続部23の幅より小さく形成され、層間接続部23の先端部がかしめ用開口部Bに食い込むように挿入され、両者のバネ作用(弾性)によって固定されて接続される。このようにして、積層された第1〜第4リードフレーム20a〜20dが層間接続部23及び積層貫通接続部25によって相互接続された配線立体構造体を得る。
次いで、図20に示すように、第1〜第4リードフレーム20a〜20dの隙間A1と各層間接続部23の凹部23x及び積層貫通接続部25の凹部25xとに樹脂部50が充填される。その後に、第1〜第4リードフレーム20a〜20dの枠部21に対応する部分が切断されて、正規な配線として機能する第1〜第4配線パターン22a〜22dが基板内に残される。
さらに、基板の両面側が粗化された後に、第1配線パターン22a及び第4配線パターン22dの接続部上に開口部38xが設けられたソルダレジスト38がそれぞれ形成される。これにより、第4実施形態の配線基板6cが得られる。そして、第1実施形態と同様に、第4配線パターン22dに半導体チップが実装され、第1配線パターン22aに外部接続端子が設けられて半導体装置となる。
第4実施形態の配線基板6cは、第1及び第2実施形態と同様な効果を奏する。さらには、第4実施形態では、はんだを使用することなく、かしめ接続によって層間接続部23や積層貫通接続部25を上側の配線パターン22に容易に接続することができる。
図1は従来技術の配線基板の一例を示す断面図である。 図2は本発明の第1実施形態の配線基板の製造方法を示す断面図(その1)である。 図3(a)〜(c)は本発明の第1実施形態の配線基板の製造方法を示す断面図(その2)である。 図4は本発明の第1実施形態の配線基板の製造方法を示す断面図(その3)である。 図5は本発明の第1実施形態の配線基板の製造方法を示す断面図(その4)である。 図6は本発明の第1実施形態の配線基板の製造方法を示す断面図(その5)である。 図7は本発明の第1実施形態の配線基板の製造方法を示す断面図(その6)である。 図8は本発明の第1実施形態の配線基板の製造方法を示す断面図(その7)である。 図9は本発明の第1実施形態の配線基板を示す断面図である。 図10は本発明の第1実施形態の半導体装置を示す断面図である。 図11は本発明の第2実施形態の配線基板の製造方法を示す断面図(その1)である。 図12は本発明の第2実施形態の配線基板の製造方法を示す断面図(その2)である。 図13は本発明の第2実施形態の配線基板を示す断面図である。 図14(a)〜(c)は本発明の第3実施形態の配線基板の製造方法を示す断面図(その1)である。 図15(a)〜(c)は本発明の第3実施形態の配線基板の製造方法を示す断面図(その2)である。 図16は本発明の第3実施形態の配線基板の製造方法を示す断面図(その3)である。 図17は本発明の第3実施形態の配線基板の製造方法を示す断面図(その4)である。 図18は本発明の第3実施形態の配線基板を示す断面図である。 図19(a)及び(b)は本発明の第4実施形態の配線基板の製造方法を示す断面図である。 図20は本発明の第4実施形態の配線基板を示す断面図である。
符号の説明
5…配線立体構造体、6〜6c…配線基板、7…半導体装置、10…金属薄板、12…はんだ、14…レジスト、14x,32x,34x…開口部、20,20a〜20d…リードフレーム、21…枠部、22,22a〜22d…配線パターン、23…層間接続部、22x,23x,25x,44x…凹部、25…積層貫通接続部、30…金型、32…支持部材、34…押え部材、36…ポンチ、38…ソルダレジスト、40…モールド型、42…下型、44…上型、46…リリースフィルム、48…スペーサ、50…樹脂部、60…半導体チップ、60a…バンプ、62…外部接続端子、70…導電性ボール、70a…銅ボール、70b…はんだ層、A…空間、A1…隙間、B…かしめ用開口部、R…樹脂流入部。

Claims (10)

  1. 積層された多層構造の配線パターンであって、前記配線パターンはその一部が垂直方向に屈曲して設けられた層間接続部を備え、上下側の前記配線パターンが前記層間接続部によって相互接続された前記多層構造の配線パターンと、
    前記多層構造の配線パターンの間に充填され、前記配線パターンを一体化する樹脂部とを有することを特徴とする配線基板。
  2. 前記配線パターンの前記層間接続部の先端部がはんだを介して他の前記配線パターンに接続されていることを特徴とする請求項1に記載の配線基板。
  3. 前記配線パターンの前記層間接続部の先端部が他の前記配線パターンの開口部にはめ込まれてかしめ接続されていることを特徴とする請求項1に記載の配線基板。
  4. 前記配線パターンは3層以上の多層配線パターンであって2層以上の前記樹脂部からなる層間絶縁部を有し、前記配線パターンの層間接続部は、2層以上の前記層間絶縁部を貫通して上下側の前記配線パターンを相互接続する積層貫通接続部を含むことを特徴とする請求項1乃至3のいずれか一項に記載の配線基板。
  5. 請求項1乃至4のいずれか一項の配線基板と、
    前記配線基板の外面の前記配線パターンに接続されて実装された半導体チップとを有することを特徴とする半導体装置。
  6. 枠部に繋がる配線パターンを備えたリードフレームを複数用意する工程であって、前記複数のリードフレームは、前記配線パターンの一部が垂直方向に屈曲されて設けられた層間接続部を有する前記リードフレームを含み、
    前記複数のリードフレームを重ねて積層し、上下側の前記リードフレームの配線パターンを前記層間接続部によって接続する工程と、
    トランスファモールド法によって、前記リードフレームの間に樹脂を充填することにより、前記複数のリードフレームを一体化する樹脂部を形成する工程と、
    前記積層されたリードフレームの前記枠部に対応する部分を切断する工程とを有することを特徴とする配線基板の製造方法。
  7. 前記層間接続部を有する前記配線パターンを備えたリードフレームは、
    金属薄板を加工することにより、前記枠部に繋がる前記配線パターン形成する工程と、
    前記配線パターンの一部を金型によって加工することにより、前記層間接続部を形成する工程とによって形成されることを特徴とする請求項6に記載の配線基板の製造方法。
  8. 前記上下側のリードフレームの配線パターンを層間接続部によって接続する工程において、
    前記層間接続部の先端部をはんだを介して他の前記配線パターンに接続するか、あるいは、前記層間接続部の先端部を他の前記配線パターンの開口部にはめ込んでかしめ接続することを特徴とする請求項6又は7に記載の配線基板の製造方法。
  9. 枠部に繋がる配線パターンを備えたリードフレームを複数用意する工程と、
    前記複数のリードフレームの配線パターンの間に導電性ボールを配置した状態で、前記複数のリードフレームを重ねて積層し、上下側の前記リードフレームの前記配線パターンを前記導電性ボールで接続する工程と、
    トランスファモールド法によって、前記リードフレームの間に樹脂を充填することにより、前記複数のリードフレームを一体化する樹脂部を形成する工程と、
    前記積層されたリードフレームの前記枠部に対応する部分を切断する工程とを有することを特徴とする配線基板の製造方法。
  10. 前記配線パターンの間に導電性ボールを配置する際に、前記配線パターンに設けられた凹部に前記導電性ボールを接合して配置することを特徴とする請求項9に記載の配線基板の製造方法。
JP2007016246A 2007-01-26 2007-01-26 配線基板及びその製造方法と半導体装置 Pending JP2008182163A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007016246A JP2008182163A (ja) 2007-01-26 2007-01-26 配線基板及びその製造方法と半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016246A JP2008182163A (ja) 2007-01-26 2007-01-26 配線基板及びその製造方法と半導体装置

Publications (2)

Publication Number Publication Date
JP2008182163A true JP2008182163A (ja) 2008-08-07
JP2008182163A5 JP2008182163A5 (ja) 2010-02-12

Family

ID=39725810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016246A Pending JP2008182163A (ja) 2007-01-26 2007-01-26 配線基板及びその製造方法と半導体装置

Country Status (1)

Country Link
JP (1) JP2008182163A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129998A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd 金属バンプを持つプリント基板及びその製造方法
JP2011091111A (ja) * 2009-10-20 2011-05-06 Freesia Makurosu Kk 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2013157566A (ja) * 2012-01-31 2013-08-15 Sumitomo Electric Printed Circuit Inc プリント配線板及び該プリント配線板の製造方法
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
JPH10322027A (ja) * 1997-02-03 1998-12-04 Ibiden Co Ltd プリント配線板及びその製造方法
JP2001076785A (ja) * 1999-09-08 2001-03-23 Sato Seiki:Kk 電気的接合構造体並びにその成形方法
JP2001077488A (ja) * 1999-06-28 2001-03-23 Matsushita Electric Ind Co Ltd 回路基板とその製造方法およびリードフレーム
JP2001223289A (ja) * 2000-02-08 2001-08-17 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2005051155A (ja) * 2003-07-31 2005-02-24 Sony Corp 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07170077A (ja) * 1993-12-16 1995-07-04 Hitachi Cable Ltd 射出成形回路部品の製造方法
JPH10322027A (ja) * 1997-02-03 1998-12-04 Ibiden Co Ltd プリント配線板及びその製造方法
JP2001077488A (ja) * 1999-06-28 2001-03-23 Matsushita Electric Ind Co Ltd 回路基板とその製造方法およびリードフレーム
JP2001076785A (ja) * 1999-09-08 2001-03-23 Sato Seiki:Kk 電気的接合構造体並びにその成形方法
JP2001223289A (ja) * 2000-02-08 2001-08-17 Sony Corp リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JP2005051155A (ja) * 2003-07-31 2005-02-24 Sony Corp 半導体集積回路装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010129998A (ja) * 2008-11-28 2010-06-10 Samsung Electro-Mechanics Co Ltd 金属バンプを持つプリント基板及びその製造方法
US8141241B2 (en) 2008-11-28 2012-03-27 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board having metal bumps
US8464423B2 (en) 2008-11-28 2013-06-18 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a printed circuit board having metal bumps
JP2011091111A (ja) * 2009-10-20 2011-05-06 Freesia Makurosu Kk 電子部品搭載用基板の製造方法及び電子部品搭載用基板
JP2013157566A (ja) * 2012-01-31 2013-08-15 Sumitomo Electric Printed Circuit Inc プリント配線板及び該プリント配線板の製造方法
JP7483595B2 (ja) 2020-11-13 2024-05-15 新光電気工業株式会社 配線基板、電子装置及び配線基板の製造方法

Similar Documents

Publication Publication Date Title
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
KR101690549B1 (ko) 내장 칩 패키지
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
JP4271590B2 (ja) 半導体装置及びその製造方法
JP5221315B2 (ja) 配線基板及びその製造方法
KR100800478B1 (ko) 적층형 반도체 패키지 및 그의 제조방법
JP4055717B2 (ja) 半導体装置およびその製造方法
US7768119B2 (en) Carrier structure embedded with semiconductor chip
JP5132101B2 (ja) スタックパッケージ構造体及びその製造に用いる単体パッケージと、それらの製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US20080150164A1 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JP2006196860A (ja) 半導体パッケージ及びその製造方法
JP2013535825A (ja) エリアアレイユニットコネクタを備えるスタック可能モールド超小型電子パッケージ
JP4489821B2 (ja) 半導体装置及びその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2016021475A (ja) プリント配線板
CN108461406B (zh) 衬底结构、半导体封装结构及其制造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4074040B2 (ja) 半導体モジュール
JP2008182163A (ja) 配線基板及びその製造方法と半導体装置
JP2008182039A (ja) 多層配線板およびその製造方法
JP2003110091A (ja) 半導体装置及び半導体装置の製造方法
JP5174355B2 (ja) 配線基板及びその製造方法と半導体装置
JP4110161B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228