TWI484615B - 雙重矽晶穿孔結構 - Google Patents

雙重矽晶穿孔結構 Download PDF

Info

Publication number
TWI484615B
TWI484615B TW101131944A TW101131944A TWI484615B TW I484615 B TWI484615 B TW I484615B TW 101131944 A TW101131944 A TW 101131944A TW 101131944 A TW101131944 A TW 101131944A TW I484615 B TWI484615 B TW I484615B
Authority
TW
Taiwan
Prior art keywords
unit
signal
driving
electrically connected
path
Prior art date
Application number
TW101131944A
Other languages
English (en)
Other versions
TW201409644A (zh
Inventor
Hsiu Chuan Shih
Cheng Wen Wu
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW101131944A priority Critical patent/TWI484615B/zh
Priority to US13/714,923 priority patent/US8742839B2/en
Publication of TW201409644A publication Critical patent/TW201409644A/zh
Application granted granted Critical
Publication of TWI484615B publication Critical patent/TWI484615B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

雙重矽晶穿孔結構
本發明是有關於一種矽晶穿孔結構，特別是有關於一種利用在電路結構的改良，以避免發生短路缺陷及斷路缺陷的雙重矽晶穿孔結構。
TSV為矽晶穿孔(Through-Silicon Via)封裝技術，是一種能讓3D封裝遵循摩爾定律(Moore's Law)演進的互連技術，TSV可像三明治一樣堆疊數片晶片，是一種可以電力互相連接的三次元堆疊封裝(Stack Package)，TSV使2D平面晶片配置技術演進至3D堆疊技術，並且已經開始在生產線上運作。TSV立體堆疊技術，包含晶圓的薄化、鑽孔、以導電材質填孔、晶圓連接等，將所有晶片結合為一。TSV的立體互連技術比打線接合具有更短的互連路徑、更低的電阻與電感，以及更有效率地傳遞訊號與電力，還擁有不限制裸晶堆疊數量等優勢，CMOS Sensor、記憶體已在採用TSV技術，未來基頻、射頻、處理器等應用趨勢愈來愈明顯。此一技術能夠以更低的成本有效提高系統的整合度與效能。
然，由於傳統的多個TSV係透過同一節點與驅動電路連接及透過同一節點與接收電路連接。因此，若其中之一TSV發生短路缺陷時，另一TSV也會因此而短路，亦即，穿過良好的TSV之 訊號可能也會衰退或受限於0。此外，TSV也可能因為導體的損壞、介於TSV及接合墊之間的空隙或在接合製程中的錯位而產生開路缺陷。
有鑑於此，如何發明一種雙重TSV結構，以改進雙重矽晶穿孔對於短路缺陷及開路缺陷的缺陷容忍度，是本發明所欲解決的問題。
有鑑於上述習知技藝之問題，本發明之其中一目的就是在提供一種雙重矽晶穿孔結構，以避免習知之雙重矽晶穿孔結構可能產生短路缺陷及開路缺陷之問題。
根據本發明之目的，提出一種雙重矽晶穿孔結構，其包含第一晶粒單元、第一訊號路徑、第二訊號路徑、接收單元及第二晶粒單元。第一晶粒單元輸出輸入訊號。第一訊號路徑包含有第一驅動單元及第一矽晶穿孔單元，第一驅動單元包含第一端、第二端及第三端，第一驅動單元之第一端電性連接第一晶粒單元之輸出端，且第一驅動單元之第二端電性連接第一矽晶穿孔單元之輸入端。第二訊號路徑包含有第二驅動單元及第二矽晶穿孔單元，第二驅動單元包含第一端、第二端及第三端，第二驅動單元之第一端電性連接第一晶粒單元之輸出端，且第二驅動單元之第二端電性連接第二矽晶穿孔單元之輸入端。接收單元之輸入端電性連接第一矽晶穿孔單元及第二矽晶穿孔單元之輸出端；以及第二晶粒單元之輸入端電性連接接收單元之輸出端。
較佳地，第一驅動單元接收輸入訊號，以輸出與輸入訊號反向之第一訊號至第一矽晶穿孔單元，並驅動第一矽晶穿孔單元傳 輸第一訊號；第二驅動單元接收輸入訊號，以輸出與輸入訊號反向之第二訊號至第二矽晶穿孔單元，並驅動第二矽晶穿孔單元傳輸第二訊號；接收單元接收第一訊號及第二訊號，以輸出結合訊號至第二晶粒單元。
較佳地，接收單元具有或(OR)閘或反或(NOR)閘，以重組第一訊號及第二訊號為結合訊號。
較佳地，更包含反向單元，反向單元之輸入端電性連接第一晶粒單元之輸出端，反向單元之輸出端則電性連接第一訊號路徑及第二訊號路徑，且反向單元接收輸入訊號後輸出控制訊號至第一訊號路徑及第二訊號路徑。
較佳地，第一訊號路徑更包含第一開關單元，且第二訊號路徑更包含第二開關單元，第一開關單元之輸入端電性連接反向單元之輸出端，且第一開關單元之輸出端電性連接第一驅動單元之第三端，而第二開關單元之輸入端電性連接反向單元之輸出端，且第二開關單元之輸出端電性連接第二驅動單元之第三端；其中，第一開關單元及第二開關單元接收控制訊號，以分別關閉第一驅動單元之工作電壓驅動路徑(VDD driving path)及第二驅動單元之工作電壓驅動路徑。
較佳地，反向單元於延遲時間到達時產生控制訊號，延遲時間大於第一矽晶穿孔單元傳輸第一訊號之電壓上升時間，及第二矽晶穿孔單元傳輸第二訊號之電壓上升時間。
較佳地，第一訊號路徑更包含第一交換單元，且第二訊號路徑更包含第二交換單元，第一交換單元之輸出端電性連接接收單元之輸入端，且第一交換單元之輸入端電性連接第二矽晶穿孔單元之輸出端，第二交換單元之輸出端電性連接接收單元之輸入端，且第二 交換單元之輸入端電性連接第一矽晶穿孔單元之輸出端；其中，第一交換單元接收第二訊號，且當第二訊號為零時，使第二訊號透過第一交換單元傳輸至接收單元，而第二交換單元接收第一訊號，且當第一訊號為零時，使第一訊號透過第二交換單元傳輸至接收單元。
較佳地，第一訊號路徑更包含第一電壓保持單元，且第二訊號路徑更包含第二電壓保持單元，第一電壓保持單元之輸入端電性連接第一驅動單元之第一端，且第一電壓保持單元之輸出端電性連接第一驅動單元之第二端，第二電壓保持單元之輸入端電性連接第二驅動單元之第一端，且第二電壓保持單元之輸出端電性連接第二驅動單元之第二端；其中，第一電壓保持單元之驅動力大於第一交換單元之驅動力，以穩定第一矽晶穿孔單元傳輸第一訊號至接收單元，而第二電壓保持單元之驅動力大於第二交換單元之驅動力，以穩定第二矽晶穿孔單元傳輸第二訊號至接收單元。
較佳地，本發明之雙重矽晶穿孔結構更包含交換單元，其輸入端電性連接第一矽晶穿孔單元及第二矽晶穿孔單元之輸出端，且交換單元之輸出端電性連接接收單元之輸入端，其中交換單元接收第一訊號及第二訊號，並於第一訊號為零時，將第一訊號傳輸至第二訊號路徑，再透過第二訊號路徑將第一訊號傳輸至接收單元，並且於第二訊號為零時，將第二訊號傳輸至第一訊號路徑，再透過第一訊號路徑將第二訊號傳輸至接收單元。
較佳地，第一訊號路徑更包含第一電壓保持單元，且第二訊號路徑更包含第二電壓保持單元，第一電壓保持單元之輸入端電性連接第一驅動單元之第一端，且第一電壓保持單元之輸出端電性連接第一驅動單元之第二端，第二電壓保持單元之輸入端電性連接第二驅動單元之第一端，且第二電壓保持單元之輸出端電性連接第二驅動 單元之第二端；其中，第一電壓保持單元及第二電壓保持單元之驅動力大於交換單元之驅動力，以穩定第一矽晶穿孔單元傳輸第一訊號至接收單元，及穩定第二矽晶穿孔單元傳輸第二訊號至接收單元。
承上所述，依本發明之雙重矽晶穿孔結構，其可具有一或多個下述優點：
(1)此雙重矽晶穿孔結構可藉由訊號路徑分割及工作電壓隔離，改進漏電流及訊號衰退等短路缺陷問題，使本技術用於手持式電子裝置或者對於耗電量要求較高的裝置上，能有效減少耗電量並提升電子裝置的使用時間。
(2)此雙重矽晶穿孔結構可藉由在電路層次上的結構改良，不需額外架設偵測電路進行缺陷測試，可有效地節省測試時間。
(3)此雙重矽晶穿孔結構不需設置保險絲、電熔絲或反熔絲，可節省保險絲層的配置，除降低此雙重矽晶穿孔結構的複雜度外，也可有效地節省成本。
(4)此雙重矽晶穿孔結構可藉由設置第一交換單元、第二交換單元、第一電壓保持單元及第二電壓保持單元，以避免產生開路缺陷的問題。
1‧‧‧第一晶粒單元
2‧‧‧第一驅動單元
3‧‧‧第一矽晶穿孔單元
4‧‧‧第二驅動單元
5‧‧‧第二矽晶穿孔單元
6‧‧‧接收單元
7‧‧‧第二晶粒單元
8‧‧‧第一電壓保持單元
9‧‧‧第一交換單元
10‧‧‧第二電壓保持單元
11‧‧‧第二交換單元
12‧‧‧反向單元
13‧‧‧第一開關單元
14‧‧‧第二開關單元
15‧‧‧交換單元
100‧‧‧第一訊號路徑
200‧‧‧第二訊號路徑
第1圖係為本發明之雙重矽晶穿孔結構之第一實施例之方塊圖。
第2圖係為本發明之雙重矽晶穿孔結構之第二實施例之方塊圖。
第3圖係為本發明之雙重矽晶穿孔結構之第三實施例之 方塊圖。
第4圖係為本發明之雙重矽晶穿孔結構之路徑分割(path division)之示意圖。
第5圖係為本發明之雙重矽晶穿孔結構之工作電壓隔離(Vdd isolation)之示意圖。
第6圖係為本發明之雙重矽晶穿孔結構之零驅動路徑(zero driving path)之示意圖。
第7圖係為本發明之雙重矽晶穿孔結構之電壓保持單元(Vdd keeper)之示意圖。
第8圖係為本發明之雙重矽晶穿孔結構之示意圖。
第9圖係為本發明之雙重矽晶穿孔結構之特性函數之示意圖。
為利 貴審查員瞭解本發明之技術特徵、內容與優點及其所能達成之功效，茲將本發明配合附圖，並以實施例之表達形式詳細說明如下，而其中所使用之圖式，其主旨僅為示意及輔助說明書之用，未必為本發明實施後之真實比例與精準配置，故不應就所附之圖式的比例與配置關係解讀、侷限本發明於實際實施上的權利範圍，合先敘明。
請參閱第1圖，其係為本發明之第一實施例之方塊圖。如圖所示，本發明之雙重矽晶穿孔結構包含第一晶粒單元1、第一訊號路徑100、第二訊號路徑200、接收單元6及第二晶粒單元7，其中接收單元6可具有或(OR)閘或反或(NOR)閘，但本發明並不對此設 限。第一晶粒單元1輸出輸入訊號至第一訊號路徑100及第二訊號路徑200。第一訊號路徑100包含有第一驅動單元2及第一矽晶穿孔單元3，第一驅動單元2包含第一端、第二端及第三端，其中第一驅動單元2可為反向器(inverter)，但本發明並不對此設限。第一驅動單元2之第一端電性連接第一晶粒單元1之輸出端，且第一驅動單元2之第二端電性連接第一矽晶穿孔單元3之輸入端。第二訊號路徑200包含有第二驅動單元4及第二矽晶穿孔單元5，第二驅動單元4包含第一端、第二端及第三端，其中第二驅動單元4可為反向器(inverter)，但本發明並不對此設限。第二驅動單元4之第一端電性連接第一晶粒單元1之輸出端，且第二驅動單元4之第二端電性連接第二矽晶穿孔單元5之輸入端。接收單元6之輸入端電性連接第一矽晶穿孔單元3及第二矽晶穿孔單元5之輸出端；以及第二晶粒單元7之輸入端電性連接接收單元6之輸出端。
其中，第一驅動單元2接收輸入訊號，以輸出與輸入訊號反向之第一訊號至第一矽晶穿孔單元3，並驅動第一矽晶穿孔單元3傳輸第一訊號；第二驅動單元4接收輸入訊號，以輸出與輸入訊號反向之第二訊號至第二矽晶穿孔單元5，並驅動第二矽晶穿孔單元5傳輸第二訊號；接收單元6接收第一訊號及第二訊號，以輸出結合訊號至第二晶粒單元7。
請參閱第2圖，其係為本發明之第二實施例之方塊圖。如圖所示，本發明之雙重矽晶穿孔結構包含第一晶粒單元1、第一訊號路徑100、第二訊號路徑200、接收單元6、第二晶粒單元7及反向單元12，其中接收單元6具有或(OR)閘或反或(NOR)閘，但本發明並不對此設限。詳細內容與第1圖中相同之敘述本發明於此便不再贅述。其中第一訊號路徑100更包含第一開關單元13、第一電壓保持 單元8及第一交換單元9，而第二訊號路徑200更包含第二開關單元14、第二電壓保持單元10及第二交換單元11。反向單元12之輸入端電性連接第一晶粒單元1之輸出端，反向單元12之輸出端則電性連接第一訊號路徑100及第二訊號路徑200。第一開關單元13之輸入端電性連接反向單元12之輸出端，且第一開關單元13之輸出端電性連接第一驅動單元2之第三端，而第二開關單元14之輸入端電性連接反向單元12之輸出端，且第二開關單元14之輸出端電性連接第二驅動單元4之第三端。第一電壓保持單元8之輸入端電性連接第一驅動單元2之第一端，且第一電壓保持單元8之輸出端電性連接第一驅動單元2之第二端，第二電壓保持單元10之輸入端電性連接第二驅動單元4之第一端，且第二電壓保持單元10之輸出端電性連接第二驅動單元4之第二端。第一交換單元9之輸出端電性連接接收單元6之輸入端，且第一交換單元9之輸入端電性連接第二矽晶穿孔單元5之輸出端，第二交換單元11之輸出端電性連接接收單元6之輸入端，且第二交換單元11之輸入端電性連接第一矽晶穿孔單元3之輸出端。
其中，反向單元12於延遲時間到達時產生控制訊號，此延遲時間大於第一矽晶穿孔單元3傳輸第一訊號之電壓上升時間，及第二矽晶穿孔單元5傳輸第二訊號之電壓上升時間，且反向單元12將此控制訊號分別傳輸至第一訊號路徑100之第一開關單元13及第二訊號路徑200之第二開關單元14。當第一開關單元13及第二開關單元14接收控制訊號後，分別關閉第一驅動單元2之工作電壓驅動路徑(VDD driving path)及第二驅動單元4之工作電壓驅動路徑，以避免漏電流產生。第一交換單元9接收第二訊號，且當第二訊號為零時，使第二訊號透過第一交換單元9傳輸至接收單元6，而第二交換單元11接收第一訊號，且當第一訊號為零時，使第一訊號透 過第二交換單元11傳輸至接收單元6。第一電壓保持單元8之驅動力大於第一交換單元9之驅動力，以穩定第一矽晶穿孔單元3傳輸第一訊號至接收單元6，而第二電壓保持單元10之驅動力大於第二交換單元11之驅動力，以穩定第二矽晶穿孔單元5傳輸第二訊號至接收單元6。
值得一提的是，當第一訊號路徑100及第二訊號路徑200產生浮接(floating node)而導致開路缺陷產生時，因為遮蔽效應僅會發生於良好的矽晶穿孔單元所輸出之訊號為非主導值(non-dominant)時，亦即對於具有反或閘的接收電路之訊號值為零。故，第一交換單元9、第二交換單元11的設置，可克服此開路缺陷產生的問題。但也由於此第一交換單元9及第二交換單元11傳輸訊號的路徑亦可能發生短路缺陷。故，本發明更對第一訊號路徑100及第二訊號路徑200分別設置第一電壓保持單元8及第二電壓保持單元10，以穩定第一及第二矽晶穿孔單元5傳輸訊號至接收單元6。
值得注意的是，本發明之接收單元6具有或(OR)閘或反或(NOR)閘，此邏輯閘可重組第一訊號及第二訊號為結合訊號。當沒有缺陷發生時，假設第一晶粒單元1輸出之輸入訊號為x，則第一驅動單元2及第二驅動單元4所輸出之第一訊號及第二訊號為~x。而第一交換單元9及第二交換單元11之輸入皆為~x且其輸出亦為~x。當具有NOR閘的接收電路接收兩個~x訊號後，經過NOR運算~(~x|~x)可得到x之結果。此結果與第一晶粒單元1輸出之輸入訊號相同。當其中一個訊號路徑有短路缺陷發生時，良好訊號路徑之驅動電路之輸出為~x，而短路缺陷發生之訊號路徑之驅動電路之輸出為0。經過第一交換單元9及第二交換單元11之輸出後，第一訊號及第二訊號為~x及0或0及~x。最後經過接收單元6之NOR運算可將第一訊號及 第二訊號結合為~(~x|0)或~(0|~x)，此結果即為x，亦即相等於第一晶粒單元1輸出之輸入訊號。若其中一個訊號路徑有開路缺陷發生時，良好訊號路徑之驅動電路之輸出為~x，而開路缺陷發生之訊號路徑之驅動電路之輸出為Z。經過第一交換單元9及第二交換單元11之輸出後，第一訊號及第二訊號為~x及((~x==0)‘？0：Z)或((~x==0)？0：Z)及~x。最後經過接收單元6之NOR運算可將第一訊號及第二訊號結合為~(~x|((~x==0)？0：Z))或~(((~x==0)？0：Z)|~x)，此結果即相等於第一晶粒單元1輸出之輸入訊號。故，本發明之雙重矽晶穿孔結構，可改進雙重矽晶穿孔對於短路缺陷及開路缺陷的缺陷容忍度。
另，第一交換單元9及第二交換單元11之傳輸路徑為接地電壓驅動路徑(VSS driving path)，其係對應於驅動電路中的工作電壓驅動路徑(VDD driving path)。故，本發明更可將第一開關單元13及第二開關單元14設置來關閉第一驅動單元2及第二驅動單元4之接地電壓驅動路徑，且將第一交換單元9及第二交換單元11之傳輸路徑設置為工作電壓驅動路徑，再設置具有及(AND)閘或反及(NAND)閘之接收單元6來重組第一訊號及第二訊號。上述雙重矽晶穿孔結構亦可達到與本發明之第二實施例相同的功效。
請參閱第3圖，其係為本發明之第三實施例之方塊圖。如圖所示，本發明之雙重矽晶穿孔結構包含第一晶粒單元1、第一訊號路徑100、第二訊號路徑200、接收單元6、第二晶粒單元7、反向單元12及交換單元15，其中接收單元6具有或(OR)閘或反或(NOR)閘，但本發明並不對此設限。其中交換單元15結合第2圖所示之第一交換單元9及第二交換單元11。其餘詳細內容與第2圖中相同之敘述本發明於此便不再贅述。
綜上所述，本發明利用驅動單元及接收單元6將訊號路 徑分割為兩條訊號路徑，使兩個矽晶穿孔單元不需經過同一節點接收驅動單元之訊號，因此可克服傳統雙重矽晶穿孔會產生的訊號衰減之問題。另外，本發明分別設置第一開關單元13及第二開關單元14於第一驅動單元2及第二驅動單元4之第三端，當開關單元接收到控制訊號時則關閉驅動單元之工作電壓驅動路徑，因此可克服傳統雙重矽晶穿孔會產生的漏電流問題。再者，因雙重矽晶穿孔結構亦可能因浮接(floating node)問題而導致開路缺陷產生時，因為遮蔽效應僅會發生於良好的矽晶穿孔單元所輸出之訊號為非主導值(non-dominant)時，亦即對於具有反或閘的接收電路之訊號值為零。因此第一交換單元9、第二交換單元11的設置，可克服此開路缺陷產生的問題。但也由於此第一交換單元9及第二交換單元11傳輸訊號的路徑亦可能發生短路缺陷。故，本發明更對第一訊號路徑100及第二訊號路徑200分別設置第一電壓保持單元8及第二電壓保持單元10，以穩定第一及第二矽晶穿孔單元5傳輸訊號至接收單元6。
進一步地，本發明將更詳細說明如下：在傳統的IC設計中，用於偵測容忍之介於不同的金屬層之間的雙重或更多重的穿孔互連係非常普遍且實用的。然而，當互連環境從金屬層至晶粒時，在穿孔周圍的材料自絕緣體改變為導體。因此，有可能產生一些缺陷使矽晶穿孔(TSV)短路於地面。在此背景下，若存在短路缺陷於雙重矽晶穿孔之其一時，另一個矽晶穿孔也會受此短路缺陷影響，因為此二個矽晶穿孔係使用相同的節點，如第3圖所示。因此，通過良好的矽晶穿孔所傳輸的訊號可能也會衰減或受限於零。此外，此短路缺陷也可能產生漏電流的問題。若此產品使用於手持電子裝置上，此電流是很關鍵的。概括的說，雖然雙重矽晶穿孔可容忍開路缺陷，但卻較無力於抵抗短路缺陷。
關於雙重矽晶穿孔中的短路缺陷問題，本發明提出一種對於此雙重矽晶穿孔結構的改良。首先，為避免在雙重矽晶穿孔中因有缺陷的矽晶穿孔而導致訊號衰退，訊號路徑被分割為兩個路徑。雙重矽晶穿孔的輸入節點藉由兩個驅動電路而分離，在本發明是藉由兩個反向器而執行。雙重矽晶穿孔的輸出節點則藉由接收電路而分離，其中此接收電路具有或(OR)閘或反或(NOR)閘之功能。在此，我們假設矽晶穿孔周圍的基板是接地的。故，只有受限於零的缺陷可能發生自此短路缺陷，所以或閘或反或閘可過濾並重組此訊號。此訊號路徑分割如第4圖所示。使用如第4圖所示之結構，良好的矽晶穿孔可藉由驅動及接收電路而保護。再者，為避免漏電流的產生，驅動元件應在矽晶穿孔電壓轉變之末端關閉。既然我們假設矽晶穿孔周圍的基板是接地的，故，矽晶穿孔不可能短路於工作電壓(VDD)。因此，僅需使用關閉驅動路徑的開關於驅動電路中的VDD驅動路徑。在此例中，此開關的控制訊號是輸入訊號的反向訊號，且具有一延遲時間，其中此延遲時間經設計為大於矽晶穿孔訊號傳輸的上升時間。第5圖顯示用於驅動路徑分離的開關。既然此二個訊號路徑是相同的，在此只有一個路徑顯示於圖中。關於此開關，VDD驅動路徑總是在矽晶穿孔電壓轉變後的末端關閉。因此，若存在短路缺陷，關閉從VDD到基板的漏電流路徑。故，因為短路缺陷而產生的漏電流被移除。
雖然此路徑分割及工作電壓隔離可解決短路缺陷問題，但卻產生另一問題：從開路缺陷產生的浮接(floating node)問題。若存在開路缺陷於雙重矽晶穿孔之其一中，經過或/反或閘重組後的輸出信號可能是錯的。此錯誤可能產生於此浮接具有或/反或閘的主導值時。因此，若存在開路缺陷，此訊號可能被遮蔽。
為克服此問題，需要介於雙重矽晶穿孔之間的訊號路 徑。所幸此遮蔽效應僅產生於良好的矽晶穿孔的訊號為非主導值時。亦即，對於或/反或閘來說為零。因此，需要僅可使訊號值為零之訊號通過的路徑，如第6圖所示。然而，若存在短路缺陷於雙重矽晶穿孔之其一中，此訊號路徑也傳輸短路缺陷之影響。因此，需要設置一VDD保持器，且其必須強於傳輸零訊號的路徑，如第7圖所示。整體的改良示意圖如第8圖所示。使用此改良，訊號衰退透過路徑分割而限制，且漏電流減少至VDD保持器的電流，其中此保持器的電流遠小於驅動元件的電流。
在此，本發明在此將模型化此雙重矽晶穿孔結構。
本發明之整體改良可模型化為如第9圖所示之方塊圖。在此圖中，函數Fdriving用於驅動電路。若沒有短路缺陷或開路缺陷，此驅動電路即為反向器。此外，既然此驅動電路具有VDD路徑隔離，當存在短路缺陷於經驅動的矽晶穿孔中時，驅動電路的輸出值改變為零。因此，此函數Fdriving可描述如下：F driving(input,defect)=(defect==short)？0：~input；函數FTSV用於TSV通道。若沒有缺陷產生時，此TSV通道可當作一個緩衝器。另一方面，若存在短路缺陷於TSV通道中時，TSV通道的輸出值為零，為了簡化此分析，在此假設短路缺陷具有等於零之電阻。若存在開路缺陷於TSV通道中時，TSV通道的輸出值是浮接值，在此假設開路缺陷具有無限大之電阻。因此，函數FTSV可描述如下：F TSV(die1,defect)=(defect==open)？Z：((defect==short)？0：die1)；而下述的函數則組合驅動電路及TSV通道：F driving_TSV(input,defect)=(defect==open)？Z：((defect==short)？0：~i n p；函數Fzero_path用於零驅動路徑。零驅動路徑(或稱為零 訊號路徑)在雙重矽晶穿孔中從其中一個傳輸訊號為零之訊號至另一個。此外，此路徑的驅動強度小於VDD保持器的區動強度。故，若存在產生自另一個TSV的短路缺陷的衝突時，來自TSV之訊號值為壹之訊號仍保持壹。因此，函數Fzero_path可描述為：F zero_path(TSV1,TSV2)=[(TSV1==1)？1：((TSV2==0)？0：TSV1),(TSV2==1)？1：((TSV1==0)？0：TSV2)]
最後，接收電路的函數為NOR函數，如下述：output=F NOR(paht1,path2)=~(paht1,path2)；接著，本發明將提供各種情形下的証明。
所有三種情形共有三種：沒有缺陷、在雙重矽晶穿孔之其一中有短路缺陷、在雙重矽晶穿孔之其一中有開路缺陷。在沒有缺陷的實施例中，假設輸入訊號為x。根據Fdriving_TSV函數，二個訊號路徑皆具有如下述之結果：F driving_TSV(x,no_defect)=~x；因此，F zero_path的輸入值皆為~x，且其輸出值也為~x。Fzero_path函數之結果顯示於下：F zero_path(~x,~x)=[~x,~x]；因此，在Fzero_path後面的FNOR可重組輸入訊號，其顯示如下：output=F NOR(~x,~x)=~(~x |~x)=x=input；在短路缺陷的實施例中，假設輸入訊號為x。根據F driving_TSV函數，沒有缺陷之路徑具有如下之結果：F driving_TSV(x,no_defect)=~x；而具有短路缺陷之路徑具有如下之結果：F driving_TSV(x,short)=0； 因此F zero_path之輸入為~x及0，且其輸出為~x及0。其顯示如下：F zero_path(~x,0)=[~x,0]；因此，在Fzero_path後面的FNOR可重組輸入訊號，其顯示如下：output=F NOR(~x,0)=~(~x | 0)=x=input；在開路缺陷的實施例中，假設輸入訊號為x。根據F driving_TSV函數，沒有缺陷之路徑具有如下之結果：F driving_TSV(x,n0_defect)=~x；而具有開路缺陷之路徑具有如下之結果：F driving_TSV(x,open)=Z；因此Fzero_path之輸入為~x及Z，且其輸出為~x及((~x==0)？0：Z)。其顯示如下：F zero_path(~x,Z)=[~x,(~x==0)？0：Z]；因此，在Fzero_path後面的FNOR可重組輸入訊號，其顯示如下：output=F NOR(~x,(~x==0)‘？0：Z)=~(~x |(~x==0)？0：Z)=input；根據上述三個證明的實施例，本發明之改良的雙重矽晶穿孔結構之函數在理論上是正確的，且其可容忍一個短路缺陷或一個開路缺陷的產生。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
1‧‧‧第一晶粒單元
2‧‧‧第一驅動單元
3‧‧‧第一矽晶穿孔單元
4‧‧‧第二驅動單元
5‧‧‧第二矽晶穿孔單元
6‧‧‧接收單元
7‧‧‧第二晶粒單元
8‧‧‧第一電壓保持單元
9‧‧‧第一交換單元
10‧‧‧第二電壓保持單元
11‧‧‧第二交換單元
12‧‧‧反向單元
13‧‧‧第一開關單元
14‧‧‧第二開關單元
100‧‧‧第一訊號路徑
200‧‧‧第二訊號路徑

Claims (7)

  1. 一種雙重矽晶穿孔結構，其包含：一第一晶粒(die)單元，係輸出一輸入訊號；一第一訊號路徑，係包含有一第一驅動單元及一第一矽晶穿孔單元，該第一驅動單元係包含第一端、第二端及第三端，該第一驅動單元之第一端係電性連接該第一晶粒單元之輸出端，且該第一驅動單元之第二端係電性連接該第一矽晶穿孔單元之輸入端；一第二訊號路徑，係包含有一第二驅動單元及一第二矽晶穿孔單元，該第二驅動單元係包含第一端、第二端及第三端，該第二驅動單元之第一端係電性連接該第一晶粒單元之輸出端，且該第二驅動單元之第二端係電性連接該第二矽晶穿孔單元之輸入端；一接收單元，其輸入端係電性連接該第一矽晶穿孔單元及該第二矽晶穿孔單元之輸出端；一第二晶粒單元，其輸入端係電性連接該接收單元之輸出端，以及一反向單元，該反向單元之輸入端係電性連接該第一晶粒單元之輸出端，該反向單元之輸出端則電性連接該第一訊號路徑及該第二訊號路徑，且該反向單元係接收該輸入訊號後輸出一控制訊號至該第一訊號路徑及該第二訊號路徑；其中：該第一驅動單元係接收該輸入訊號，以輸出與該輸入訊號 反向之一第一訊號至該第一矽晶穿孔單元，並驅動該第一矽晶穿孔單元傳輸該第一訊號；該第二驅動單元係接收該輸入訊號，以輸出與該輸入訊號反向之一第二訊號至該第二矽晶穿孔單元，並驅動該第二矽晶穿孔單元傳輸該第二訊號；該接收單元係接收該第一訊號及該第二訊號，以輸出一結合訊號至該第二晶粒單元；且該接收單元係具有一或(OR)閘或一反或(NOR)閘，以重組該第一訊號及該第二訊號為該結合訊號。
  2. 如申請專利範圍第1項所述之雙重矽晶穿孔結構，其中該第一訊號路徑更包含一第一開關單元，且該第二訊號路徑更包含一第二開關單元，該第一開關單元之輸入端係電性連接該反向單元之輸出端，且該第一開關單元之輸出端係電性連接該第一驅動單元之第三端，而該第二開關單元之輸入端係電性連接該反向單元之輸出端，且該第二開關單元之輸出端係電性連接該第二驅動單元之第三端；其中，該第一開關單元及該第二開關單元係接收該控制訊號，以分別關閉該第一驅動單元之工作電壓驅動路徑(VDD driving path)及該第二驅動單元之工作電壓驅動路徑。
  3. 如申請專利範圍第2項所述之雙重矽晶穿孔結構，其中該反向單元係於一延遲時間到達時產生該控制訊號，該延遲時間係大於該第一矽晶穿孔單元傳輸該第一訊號之電壓上升時間，及該第二矽晶穿孔單元傳輸該第二訊號之電壓上升時間。
  4. 如申請專利範圍第2項所述之雙重矽晶穿孔結構，其中該第一訊號路徑更包含一第一交換單元，且該第二訊號路徑更包含一第二交換單元，該第一交換單元之輸出端係電性連接該接收單元之輸入端，且該第一交換單元之輸入端係電性連接該第二矽晶穿孔單元之輸出端，該第二交換單元之輸出端係電性連接該接收單元之輸入端，且該第二交換單元之輸入端係電性連接該第一矽晶穿孔單元之輸出端；其中，該第一交換單元係接收該第二訊號，且當該第二訊號為零時，使該第二訊號透過該第一交換單元傳輸至該接收單元，而該第二交換單元係接收該第一訊號，且當該第一訊號為零時，使該第一訊號透過該第二交換單元傳輸至該接收單元。
  5. 如申請專利範圍第4項所述之雙重矽晶穿孔結構，其中該第一訊號路徑更包含一第一電壓保持單元，且該第二訊號路徑更包含一第二電壓保持單元，該第一電壓保持單元之輸入端係電性連接該第一驅動單元之第一端，且該第一電壓保持單元之輸出端係電性連接該第一驅動單元之第二端，該第二電壓保持單元之輸入端係電性連接該第二驅動單元之第一端，且該第二電壓保持單元之輸出端係電性連接該第二驅動單元之第二端；其中，該第一電壓保持單元之驅動力係大於該第一交換單元之驅動力，以穩定該第一矽晶穿孔單元傳輸該第一訊號至該接收單元，而該第二電壓保持單元之驅動力係大於該第二交換單元之驅動力，以穩定該第二矽晶穿孔單 元傳輸該第二訊號至該接收單元。
  6. 如申請專利範圍第2項所述之雙重矽晶穿孔結構，其更包含一交換單元，其輸入端係電性連接該第一矽晶穿孔單元及該第二矽晶穿孔單元之輸出端，且該交換單元之輸出端係電性連接該接收單元之輸入端，其中該交換單元係接收該第一訊號及該第二訊號，並於該第一訊號為零時，將該第一訊號傳輸至該第二訊號路徑，再透過該第二訊號路徑將該第一訊號傳輸至該接收單元，並且於該第二訊號為零時，將該第二訊號傳輸至該第一訊號路徑，再透過該第一訊號路徑將該第二訊號傳輸至該接收單元。
  7. 如申請專利範圍第6項所述之雙重矽晶穿孔結構，其中該第一訊號路徑更包含一第一電壓保持單元，且該第二訊號路徑更包含一第二電壓保持單元，該第一電壓保持單元之輸入端係電性連接該第一驅動單元之第一端，且該第一電壓保持單元之輸出端係電性連接該第一驅動單元之第二端，該第二電壓保持單元之輸入端係電性連接該第二驅動單元之第一端，且該第二電壓保持單元之輸出端係電性連接該第二驅動單元之第二端；其中，該第一電壓保持單元及該第二電壓保持單元之驅動力係大於該交換單元之驅動力，以穩定該第一矽晶穿孔單元傳輸該第一訊號至該接收單元，及穩定該第二矽晶穿孔單元傳輸該第二訊號至該接收單元。
TW101131944A 2012-08-31 2012-08-31 雙重矽晶穿孔結構 TWI484615B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101131944A TWI484615B (zh) 2012-08-31 2012-08-31 雙重矽晶穿孔結構
US13/714,923 US8742839B2 (en) 2012-08-31 2012-12-14 Double through silicon via structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131944A TWI484615B (zh) 2012-08-31 2012-08-31 雙重矽晶穿孔結構

Publications (2)

Publication Number Publication Date
TW201409644A TW201409644A (zh) 2014-03-01
TWI484615B true TWI484615B (zh) 2015-05-11

Family

ID=50186701

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131944A TWI484615B (zh) 2012-08-31 2012-08-31 雙重矽晶穿孔結構

Country Status (2)

Country Link
US (1) US8742839B2 (zh)
TW (1) TWI484615B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8531199B2 (en) * 2009-10-01 2013-09-10 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
TWI556247B (zh) 2014-11-12 2016-11-01 財團法人工業技術研究院 錯誤容忍穿矽孔介面及其控制方法
CN104935324A (zh) * 2015-06-26 2015-09-23 合肥工业大学 一种双硅通孔在线自容错结构
US9620488B2 (en) 2015-08-19 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional integrated circuit structure and bonded structure
TWI606531B (zh) 2017-03-30 2017-11-21 義守大學 適用於三維晶片的缺陷測試方法及系統

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358783B1 (en) * 1998-11-03 2008-04-15 Altera Corporation Voltage, temperature, and process independent programmable phase shift for PLL
US20110128072A1 (en) * 2009-11-30 2011-06-02 Hynix Semiconductor Inc. Repair circuit and semiconductor apparatus including the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7358783B1 (en) * 1998-11-03 2008-04-15 Altera Corporation Voltage, temperature, and process independent programmable phase shift for PLL
US20110128072A1 (en) * 2009-11-30 2011-06-02 Hynix Semiconductor Inc. Repair circuit and semiconductor apparatus including the same

Also Published As

Publication number Publication date
US8742839B2 (en) 2014-06-03
US20140062586A1 (en) 2014-03-06
TW201409644A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
TWI411795B (zh) 測試直通矽晶穿孔的方法及其電路
CN102315845B (zh) 半导体集成电路
TWI484615B (zh) 雙重矽晶穿孔結構
US20180247876A1 (en) Stacked semiconductor device
US20130076387A1 (en) Semiconductor chip, semiconductor device, and method of measuring the same
JP5980556B2 (ja) 半導体装置
US9136843B2 (en) Through silicon via repair circuit of semiconductor device
TW201417219A (zh) 矽穿孔自我繞線電路及其繞線方法
KR20140030608A (ko) 반도체 메모리 소자의 ｔｓｖ 구조 및 그 테스트 방법
JP2017034065A (ja) 半導体装置
US11223344B2 (en) Scan flip-flop, flip-flop and scan test circuit including the same
JP2013088426A (ja) 半導体装置
TWI469286B (zh) 半導體裝置之矽穿孔修補電路
EP4042570A1 (en) Multi-chip devices
KR20150026002A (ko) 반도체 집적회로
JP5775787B2 (ja) 半導体装置
Hu et al. Fault detection and redundancy design for TSVs in 3D ICs
US8563430B2 (en) Semiconductor integrated circuit and method for fabricating the same
US8513663B2 (en) Signal repowering chip for 3-dimensional integrated circuit
CN111383908A (zh) 三维集成电路芯片的贯孔修复方法及修复系统
US9281262B2 (en) Semiconductor device including a structure for screening connectivity of a TSV
Said et al. Improving performance and fabrication metrics of three-dimensional ics by multiplexing through-silicon vias
US9194912B2 (en) Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
Shih et al. An enhanced double-TSV scheme for defect tolerance in 3D-IC
CN114586144A (zh) 半导体装置