TWI469286B - 半導體裝置之矽穿孔修補電路 - Google Patents

半導體裝置之矽穿孔修補電路 Download PDF

Info

Publication number
TWI469286B
TWI469286B TW101144576A TW101144576A TWI469286B TW I469286 B TWI469286 B TW I469286B TW 101144576 A TW101144576 A TW 101144576A TW 101144576 A TW101144576 A TW 101144576A TW I469286 B TWI469286 B TW I469286B
Authority
TW
Taiwan
Prior art keywords
circuit
signal
output
level voltage
short
Prior art date
Application number
TW101144576A
Other languages
English (en)
Other versions
TW201421625A (zh
Inventor
Pei Ling Tseng
Keng Li Su
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW101144576A priority Critical patent/TWI469286B/zh
Priority to US13/867,122 priority patent/US9219479B2/en
Publication of TW201421625A publication Critical patent/TW201421625A/zh
Application granted granted Critical
Publication of TWI469286B publication Critical patent/TWI469286B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

半導體裝置之矽穿孔修補電路
本發明是有關於一種適用於晶片堆疊技術的半導體裝置之直通矽晶穿孔(Through Silicon Via；TSV)修補電路。
由於積體電路(Integrated Circuit；IC)中電晶體數量的不斷增加，因而增加了晶片的使用面積，使得信號的延遲時間(Delay Time)和功率消耗(Power Consumption)變得更加嚴重。為了改善嚴重的延遲與功率消耗等問題，三維晶片(Three Dimension IC；3DIC)堆疊技術是有效且目前正積極研發的解決方法，其將多顆晶片進行立體空間的垂直疊合，不同晶片之間利用貫穿矽基板的直通矽晶穿孔(TSV)結構以傳遞信號與電源電壓，達到尺寸精簡的最佳效益。
目前來說，3DIC技術正在積極研發，因此其製程良率尚待提升。3DIC的製程技術主要著重在三個步驟，第一步驟為TSV通道的形成與導電金屬的填入；第二步驟是晶圓薄化製程；第三步驟則為晶片堆疊與結合。在第一步驟中，受限於現階段的製程技術，作為TSV導孔側壁(Sidewall)的絕緣層薄膜(如SiO2)有可能在製程中破損(break)或是受到外來雜質(Impurity)的侵入，因而造成TSV的開路或矽基板(Silicon Substrate)的短路。並且，在第三步驟以疊合數顆IC時，往往因為小小的位置偏移量(offset)而造成TSV 之間無法正確導通而開路，亦即此TSV無法在不同晶片之間提供有效路徑來傳遞信號。
雖然傳統的平面IC在設計時可以採用多條路徑同時傳輸同一信號，來預防資料傳輸不良的問題。但是，在3DIC技術中，只要其中一個TSV與矽基板發生短路，電源電壓所產生的漏電流將會經由TSV流入矽基板，造成矽基板中整體的電壓準位發生漂移而不穩定，使得在其他TSV中傳輸的信號也可能會因為矽基板的電壓準位漂移而發生傳送錯誤。因此，許多3DIC領域的廠商皆在尋求能夠自動偵測TSV的短路缺陷，並且具備資料自我修復功能的資料傳輸路徑電路。
本發明提供一種適用於半導體裝置之矽穿孔(TSV)修補電路，其可自動偵測TSV是否發生短路以避免漏電流流入矽基板，還可依據已傳輸的信號自我修復為正確的輸出信號，讓三維晶片(3DIC)能夠正常運作。
本發明提出一種半導體裝置的矽穿孔修補電路。此矽穿孔修補電路包括第一晶片以及至少一第二晶片、至少兩個直通矽晶穿孔、至少兩個資料路徑電路以及輸出邏輯電路。第一晶片與至少一第二晶片相互上下堆疊。至少兩個直通矽晶穿孔穿透矽基板以在第一晶片與至少一第二晶片之間傳遞資料。至少兩個資料路徑電路設置於第一晶片，並分別連接對應的至少兩個直通矽晶穿孔之其一。各個資 料路徑電路包括輸入驅動電路、短路偵測電路、偏壓電路以及漏電流消除電路。輸入驅動電路用以接收輸入信號，依據第一準位電壓與第二準位電壓以轉換所述輸入信號為待傳信號，並將其傳送至對應之直通矽晶穿孔的第一端。短路偵測電路連接對應之直通矽晶穿孔的第一端，依據所述輸入信號與對應之直通矽晶穿孔的第一端以偵測對應之直通矽晶穿孔是否與矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及所述輸入驅動電路，其依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。輸出邏輯電路設置於所述至少一第二晶片，輸出邏輯電路的至少兩個輸入端分別連接對應之至少一直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據這些傳輸信號以產生輸出信號。
以另一觀點而言，本發明提出一種半導體裝置的矽穿孔修補電路，其包括多個晶片、至少兩個直通矽晶穿孔、至少兩個資料路徑電路以及輸出邏輯電路。這些晶片相互堆疊。至少兩個直通矽晶穿孔穿透矽基板以在所述晶片之間傳遞資料。至少兩個資料路徑電路設置於所述晶片中的任一晶片，且至少兩個資料路徑電路分別連接對應之至少兩個直通矽晶穿孔之其一。並未設置資料路徑電路的晶片及其鄰近的晶片以穿越矽基板的直通矽晶穿孔來相互傳遞資料。每個至少兩個資料路徑電路包括輸入驅動電路、短路偵測電路、偏壓電路以及漏電流消除電路。輸入驅動電路用以接收輸入信號，依據第一準位電壓與第二準位電壓 以轉換所述輸入信號為待傳信號，並將其傳送至對應之直通矽晶穿孔的第一端。短路偵測電路，連接對應之直通矽晶穿孔的第一端，依據所述輸入信號與對應之直通矽晶穿孔的第一端以偵測對應之直通矽晶穿孔是否與所述矽基板發生短路，並產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及所述輸入驅動電路，漏電流消除電路依據所述短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入矽基板。輸出邏輯電路則設置於所述晶片中的至少任一晶片，輸出邏輯電路的至少兩個輸入端分別連接對應之至少一直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據這些傳輸信號以產生輸出信號。
以再一觀點而言，本發明提出一種半導體裝置的矽穿孔修補電路，包括多個晶片、多個直通矽晶穿孔、多個資料路徑電路以及至少一輸出邏輯電路。所述這些晶片相互堆疊。所述直通矽晶穿孔穿透矽基板以在所述這些晶片之間傳遞資料。所述資料路徑電路設置於每一晶片，並且這些資料路徑電路分別連接對應之所述直通矽晶穿孔的至少其一。每個資料路徑電路包括輸入驅動電路、短路偵測電路、偏壓電路以及漏電流消除電路。輸入驅動電路用以接收輸入信號，依據第一準位電壓與第二準位電壓以轉換所述輸入信號為待傳信號，並將其傳送至對應之至少一直通矽晶穿孔的第一端。短路偵測電路連接對應之至少一直通矽晶穿孔的第一端，依據所述輸入信號與對應之至少一直通矽晶穿孔的第一端以偵測對應之直通矽晶穿孔是否與矽 基板發生短路，並產生短路偵測輸出信號。漏電流消除電路連接所述短路偵測電路以及所述輸入驅動電路，其依據短路偵測輸出信號以避免由第一準位電壓所產生的漏電流流入所述矽基板。所述輸出邏輯電路設置於每一晶片，所述輸出邏輯電路的輸入端分別連接所述直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據這些傳輸信號以產生輸出信號。位於每個晶片中的資料路徑電路的輸入端耦接位於每個晶片中的輸出邏輯電路的輸出端。
基於上述，本發明實施例所述的矽穿孔修補電路可利用輸入信號以及TSV之第一端的電位來偵測TSV是否與矽基板發生短路，且在TSV發生短路時，即時地關閉電源電壓，並且將TSV之第一端連接至接地電壓等方式，避免漏電流流入矽基板，從而防止矽基板中的電壓準位發生漂移。此外，輸出邏輯電路可依據已傳輸的多個信號來還原出正確的信號，讓半導體裝置(如，三維晶片(3DIC))就算是已經有部分TSV發生短路的情況下，仍然能夠正常運作。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是本案第一實施例說明半導體裝置之矽穿孔修補電路100的示意圖。如圖1所示，矽穿孔修補電路100包括相互上下堆疊的至少兩個晶片CHIP1、CHIP2、至少兩 組直通矽晶穿孔(TSV)110~111、112~113、至少兩個資料路徑電路120、121以及輸出邏輯電路140。於本實施例中，第一組TSV 110~111對應資料路徑電路120，第二組TSV 112~113則對應資料路徑電路121。
圖1之實施例中雖然僅揭示第一晶片CHIP1以及第二晶片CHIP2相互上下堆疊，但應用本案實施例者應可由多數個晶片相互上下堆疊而形成半導體裝置(例如，三維晶片)，並讓其中兩個想要傳遞資料的晶片分別作為第一晶片CHIP1以及第二晶片CHIP2，第一晶片CHIP1與第二晶片CHIP2之間也可包括一或多層層數的其他晶片，也可以包括一或多個第二晶片CHIP2以使這些第二晶片CHIP2皆接收輸出信號Vout。於本實施例中，矽穿孔修補電路100希望將第一晶片CHIP1的輸入信號Vin正確且單向地傳送到一或多個第二晶片CHIP2。圖1中雖然僅揭示第一晶片CHIP1以及第二晶片CHIP2相互堆疊，但本案實施例也可由多數個晶片相互堆疊，並讓其中兩個想要傳遞資料的晶片分別作為第一晶片CHIP1以及第二晶片CHIP2，第一晶片CHIP1與第二晶片CHIP2之間也可包括一或多層的其他晶片。
另一方面，此第一實施例主要採用兩組資料路徑(也就是，兩個資料路徑電路120~121配合相應的第一組TSV 110~111、第二組TSV 112~113)來進行說明。然而，應用本實施例者也可另外擴充一至多個資料路徑電路及其相應的TSV來實現本案實施例，藉以提升資料傳輸準確度。
TSV 110~113穿透矽基板130以在第一晶片CHIP1與第二晶片CHIP2之間傳遞資料，資料路徑電路120設置於第一晶片CHIP1，並連接到TSV 110。圖1中的TSV 110~113用以穿透第一晶片CHIP1的矽基板130。如果本案實施例是由多數個晶片相互堆疊而成的半導體裝置(例如，三維晶片(3DIC))，則TSV 110則會穿透相應晶片層數的矽基板，以使信號能夠傳遞到第二晶片CHIP2。第一晶片CHIP1的資料路徑電路120連接第一組TSV 110~111的第一端，以透過TSV 110~111傳遞輸入信號Vin，資料路徑電路121則連接第二組TSV 112~113的第一端，以透過TSV 112~113傳遞輸入信號Vin。第二晶片CHIP2的輸出邏輯電路140則分別連接第一組TSV 110~111以及第二組TSV 112~113的第二端而接收傳輸信號St1、St2，以透過輸出邏輯電路140接收輸出信號Vout。
本案實施例在一般應用時是透過單一個資料路徑電路120對應單條TSV 110來傳遞資料，但是因製程良率的不同，單條TSV 110所傳輸的資料可能因為其中TSV的導孔側壁(Sidewall)為絕緣層薄膜(SiO2)，並受限於現階段製程技術的影響，導孔測壁很容易破損和受外來雜質的侵入，使得資料傳輸不穩定。因此，應用本實施例者可依照實際需求而採用單一個資料路徑電路120對應多條TSV(例如，兩條以上TSV)來實現，例如增加在圖1中以虛線表示的TSV 111、113作為資料傳輸的不同路徑。另外，本案在其他實施例中也可利用多個資料路徑電路120、121分別 對應不同的TSV來同時傳輸同一個輸入信號Vin，以達成資料修補的功用。
圖2是本案第一實施例說明半導體裝置之矽穿孔修補電路100的具體方塊圖例之一，於本實施例中，資料路徑電路120主要對應單個TSV 110，應用本實施例者也可額外增加圖2中虛線表示的TSV 111以增加資料傳輸正確率。相類似地，資料路徑電路121則主要對應TSV 112、113。由於資料路徑電路120以及121中的電路結構相似，因此以下以資料路徑電路120做為主要適例，資料路徑電路121則請參閱資料路徑電路120的相關描述。
資料路徑電路120包括輸入驅動電路210、短路偵測電路220、偏壓電路330以及漏電流消除電路230。輸入驅動電路210用以接收輸入信號Vin並增加輸入信號Vin的驅動能力。上述增加輸入信號Vin的驅動能力則是避免輸入信號Vin在傳輸過程中發生信號衰減而發生資料錯誤。輸入驅動電路210依據第一準位電壓(例，電源電壓VDD)與第二準位電壓(例，接地電壓GND)以轉換輸入信號Vin為待傳信號Va，並將待傳信號Va傳送至TSV 110的第一端，TSV 110便將待傳信號Va傳輸到第二晶片CHIP2以成為輸出信號Vout。其中，第一準位電壓(電源電壓VDD)的電壓準位應大於第二準位電壓(接地電壓GND)的電壓準位。
但是，如果TSV 110的絕緣層在製程中破損或是受到外來雜質的侵入，導致TSV 110與其所在之第一晶片 CHIP1的矽基板發生短路時，本發明實施例便可利用短路偵測電路220來自動偵測TSV 110是否與矽基板發生短路而產生短路缺陷，從而以及透過漏電流消除電路230以避免漏電流流入矽基板。詳細來說，短路偵測電路220連接TSV 110的第一端，短路偵測電路220依據輸入信號Vin與TSV 110的第一端以偵測TSV 110是否與矽基板發生短路，並產生短路偵測輸出信號Sds。
漏電流消除電路230連接短路偵測電路220以及輸入驅動電路210。漏電流消除電路230依據短路偵測輸出信號Sds以避免由第一準位電壓(電源電壓VDD)所產生的漏電流流入矽基板。也就是說，當短路偵測電路220判斷TSV 110與矽基板發生短路時，漏電流消除電路230便會即時地透過電源控制電路240而關閉電源開關，並且透過短路保護電路250將TSV 110的第一端連接至接地電壓GND等方式，避免漏電流流入矽基板，從而防止矽基板中的電壓準位發生漂移。
偏壓電路330主要連接短路偵測電路220以及漏電流消除電路230。偏壓電路330可在矽穿孔修補電路100一開始運作時先開啟漏電流消除電路230中電源控制電路240的電源開關(也就是，導通電源電壓VDD)。而當輸入訊號Vin進來之後，若短路偵測電路220偵測到TSV 110或TSV 111已經與矽基板發生短路的話，短路偵測電路220會調整短路偵測輸出信號Sds來控制漏電流消除電路230 以將漏電流消除電路230中的電源控制電路240關閉並且將短路保護電路250開啟。
於本實施例中，漏電流消除電路230包括電源控制電路240和/或短路保護電路250，上述兩個電路在應用時可以同時實施，也可以擇一實施。電源控制電路240連接短路偵測電路220以接收短路偵測輸出信號Sds，並依據短路偵測輸出信號Sds以決定停止提供第一準位電壓(電源電壓VDD)給輸入驅動電路210。也就是說，當短路偵測電路220判斷TSV 110與矽基板發生短路時，電源控制電路240停止提供第一準位電壓(電源電壓VDD)至輸入驅動電路210，使得由電源電壓VDD以及輸入驅動電路210中之傳輸訊號時所產生的漏電流(例，圖2的漏電流I1)將會停止提供至TSV 110，避免漏電流I1流入TSV 110所在的矽基板中。
短路保護電路250則連接短路偵測電路220以及TSV 110的第一端，其依據短路偵測輸出信號Sds以決定將TSV 110的第一端導通至接地電壓GND。也就是說，當短路偵測電路220判斷TSV 110與矽基板發生短路時，短路保護電路250會使TSV 110的第一端與接地電壓GND導通，以使由電源電壓VDD產生的漏電流能夠通過短路保護電路250而導引至接地端(例如，圖2的漏電流I2)，避免漏電流I2流入TSV 110所在的矽基板中。輸出邏輯電路140的輸入端分別連接對應之第一組TSV 110~111、第二組TSV 112~113的第二端，以分別接收傳輸信號(例如，從第 一組TSV 110~111及第二組TSV 112~113分別接收第一傳輸信號St1及第二傳輸信號St2)。輸出邏輯電路140依據這些傳輸信號St1、St2以產生輸出信號Vout。
圖3是本案第一實施例說明半導體裝置之矽穿孔修補電路100的電路圖例之一，也就是，圖3繪示圖2中各個元件的電路架構。由於各個資料路徑電路120~121皆具有相同的電路結構，並且輸入驅動電路210及211、短路偵測電路220及221、偏壓電路330及331、以及漏電流消除電路230及231皆為相似電路，在此以資料路徑電路120中的內部元件作為範例詳細說明，而資料路徑電路121中的內部元件可由下述揭示推導而得。輸入驅動電路210包括用作輸入級電路的信號反相器310。此信號反相器310由N型金氧半場效電晶體(MOSFET)N1以及P型金屬氧化物半導體場效電晶體P1所組成。電晶體N1以及P1的控制端(閘極端)接收輸入信號以作為信號反相器310的第一端。P型電晶體P1的第一端(源極端)接收來自電源控制電路340的汲極電壓(例如，電源電壓VDD)作為信號反相器310的電源端。P型電晶體P1的第二端(汲極端)連接N型電晶體N1的第一端(汲極端)以成為信號反相器310的輸出端。信號反相器310的輸出端連接TSV 110的第一端，也就是圖3的端點A。N型電晶體N1的第二端(源極端)接收接地電壓GND。因此，待傳信號Va便是反相的輸入信號Vin。
短路偵測電路220主要包括反或閘(NOR gate)320，其第一接收端連接TSV 110的第一端(端點A)，反或閘320的第二接收端接收輸入信號Vin，且反或閘320的輸出端產生短路偵測輸出信號Sds。短路偵測電路220還可以包括偏壓電路330，其第一端連接短路偵測電路220的輸出端，也就是反或閘320的輸出端，以維持短路偵測輸出信號Sds的偏壓。本案實施例的偏壓電路330包括偏壓電阻R1，偏壓電阻R1的第一端分別連接至短路偵測電路220的輸出端，且偏壓電阻R1的第二端接收第二準位電壓(接地電壓GND)。
偏壓電路330在其他實施例中也可以利用P型金氧半場效電晶體(MOSFET)、N型金氧半場效電晶體(MOSFET)或是不設置偏壓電路330。圖4A及圖4B是圖3之偏壓電路330在其他實施例的電路圖實施例。圖4A的偏壓電路300包括N型電晶體N2，N型電晶體N2的汲極端及閘極端連接至圖3短路偵測電路220的輸出端，且N型電晶體N2的源極端接收接地電壓GND，以使偏壓電路330具備足夠的偏壓電阻。圖4B的偏壓電路300則包括P型電晶體P2，P型電晶體P2的源極端連接至圖3短路偵測電路220的輸出端，且P型電晶體P2的汲極端及閘極端接收接地電壓GND，以使偏壓電路330具備足夠的偏壓電阻。
請參見圖3，電源控制電路240包括第一開關340，本實施例以P型金氧半場效電晶體(MOSFET)P3來實現第一開關340。P型電晶體P3的源極端接收電源電壓VDD，P型電晶體P3的汲極端連接輸入驅動電路210的電源端， 且P型電晶體P3的閘極端接收短路偵測輸出信號Sds。於其他實施例中，電源控制電路也可如圖4C所示，圖4C是圖3之電源控制電路240在其他實施例的電路圖實施例。電源控制電路240還包括第一反相器1160以及第二反相器1170，第一反相器1160的輸入端接收短路偵測輸出信號Sds，第一反相器1160的輸出端連接第二反相器1170的輸入端，而第二反相器1170的輸出端則連接第一開關340的控制端。藉此，第一開關340的控制端可透過第一反相器以及第二反相器以接收短路偵測輸出信號Sds，藉此提升短路偵測輸出信號Sds的信號傳輸精確度。
短路保護電路250包括第二開關350，本實施例以N型金氧半場效電晶體(MOSFET)N3來實現第二開關350。N型電晶體N3的汲極端連接TSV 110的第一端(端點A)，N型電晶體N3的源極端連接接地電壓GND，且N型電晶體N3的閘極端接收短路偵測輸出信號Sds。
由於圖3輸入驅動電路210是利用信號反相器310來實現，因此會讓輸入信號Vin在成為待傳信號Va時反相，設置於第二晶片CHIP2的輸出邏輯電路140則包括具有兩個接收端的輸出反或閘360，其第一接收端以及第二接收端分別接收位於端點C的第一傳輸信號St1以及位於端點D的第二傳輸信號St2，最後將正確之訊號經由Vout端輸出。
資料路徑電路120與資料路徑電路121的不同處在於，資料路徑電路121的輸入驅動電路311產生待傳信號Vb至TSV 112的第一端(端點B)。資料路徑電路121的輸入驅動電路211是由N型金氧半電晶體N4及P型金氧半 電晶體P4所組成的信號反相器311實現。短路偵測電路221主要是由反或閘321所構成而偏壓電路331則以電阻R2所組成。電源控制電路241的第一開關341是由P型金氧半電晶體P5組成，而短路保護電路251的第二開關351是由N型金氧半電晶體N5組成。
統合上述，本案圖3矽穿孔修補電路100之電路結構的動作方式可由下列真值表(1)來說明：
請同時參照圖3及表(1)，狀態1、2表示當TSV 110、112為正常狀態，也就是TSV 110、112沒有與矽基板發生短路的情況。此時，分別基於輸入驅動電路210、211中的信號反相器310、311，待傳信號Va、Vb便為反相的輸入信號Vin。
於狀態1中，輸入信號Vin是邏輯“1”，且待傳信號Va、Vb皆是邏輯“0”，因此短路偵測電路220、221的反或閘320、321所產生的短路偵測輸出信號Sds1、Sds2皆為邏輯“0”。因此，電源控制電路240、241持續提供電壓(例如，電源電壓VDD)給輸入驅動電路310、311，且短路保護電路250、251關閉。詳言之，作為第一開關340、341的P型電晶體P3、P5因而導通，使得電源電壓VDD能夠順利導引到輸入驅動電路210、211以持續將輸入信號Vin轉換為待傳信號Va、Vb。作為第二開關350、351的N型電晶體N3、N5因而關閉，讓端點A、B不與接地端相連。輸出邏輯電路140的反或閘360也因為兩個傳輸信號St1、St2皆是邏輯“0”而產生正確的輸出信號Vout(邏輯“1”)。
於狀態2中，輸入信號Vin是邏輯“0”，且待傳信號Va、Vb皆是邏輯“1”，因此短路偵測電路220、221的反或閘320、321所產生的短路偵測輸出信號Sds1、Sds2為邏輯“0”，使得第一開關340、341皆為打開以及第二開關350、351皆為關閉。輸出邏輯電路140則因為兩個傳輸信號St1、St2皆是邏輯“1”而產生輸出信號Vin(邏輯“0”)。
狀態3、4則表示當TSV 110為短路狀態，也就是已經與矽基板發生短路，而TSV 112仍為正常狀態的情況。此時，待傳信號Va(端點A)及第一傳輸信號St1(端點C)因TSV 110發生短路而其電壓準位被下拉到邏輯“0”。於狀態3中，輸入信號Vin是邏輯“1”，由於狀態3的待傳信號Va原本就是邏輯“0”，因此矽穿孔修補電路100的動作 方式與狀態1相同，且輸出信號Vout也與狀態1一般產生正確的輸出信號Vout(邏輯“1”)。
在狀態4中，由於輸入信號Vin是邏輯“0”，且待傳信號Va及第一傳輸信號St1因短路而下拉為邏輯“0”，待傳信號Vb仍為與輸入信號Vin反相的邏輯“1”，使得反或閘320所產生的短路偵測輸出信號Sds1為邏輯“1”，而反或閘321所產生的短路偵測輸出信號Sds2則為邏輯“0”。作為第一開關340的P型電晶體P3因而關閉，從而停止提供電源電壓VDD至輸入驅動電路210，避免漏電流的產生。另一方面，作為第二開關350的N型電晶體N3因而導通，將原本要流入到TSV 110的漏電流導引至接地端。第一開關341及第二開關351的動作方式則與狀態2相同。因此，於狀態4中，輸出邏輯電路140的反或閘360分別接收第一傳輸信號St1(邏輯“0”)以及第二傳輸信號St2(邏輯“1”)，使得反或閘360產生正確的輸出信號Vout(邏輯“0”)。
狀態5、6則表示當TSV 110仍為正常狀態，而TSV 112為短路狀態，也就是只有TSV 112與矽基板發生短路的情況。此時，待傳信號Vb(端點B)及第二傳輸信號St2(端點D)因TSV 112發生短路而其電壓準位被下拉到邏輯“0”。於狀態5中，輸入信號Vin是邏輯“1”，由於狀態5的待傳信號Vb原本就是與輸入信號Vin反相的邏輯“0”，因此矽穿孔修補電路100的動作方式與狀態1相同，且反或閘360也產生正確的輸出信號Vout(邏輯“1”)。
於狀態6中，由於輸入信號Vin是邏輯“0”，且待傳信號Vb及第二傳輸信號St2因短路而下拉為邏輯“0”，待傳信號Va仍為與輸入信號Vin反相的邏輯“1”。藉此，反或閘321所產生的短路偵測輸出信號Sds2為邏輯“1”，作為第一開關341的P型電晶體P5因而關閉，從而停止提供電源電壓VDD至輸入驅動電路211。作為第二開關351的N型電晶體N5因而導通，將原本要流入到TSV 112的漏電流導引至接地端。第一開關340及第二開關350的動作方式則與狀態2相同。因此，反或閘360分別接收第一傳輸信號St1(邏輯“1”)以及第二傳輸信號St2(邏輯“0”)，使得反或閘360產生正確的輸出信號Vout(邏輯“0”)。
狀態7、8則表示當TSV 110、112皆與矽基板發生短路的情況。於狀態7中，輸入信號Vin是邏輯“1”，由於待傳信號Va、Vb原本就是與輸入信號Vin反相的邏輯“0”，因此矽穿孔修補電路100的致動方式與狀態1相同，且輸出邏輯電路140與狀態1一般產生正確的輸出信號Vout(邏輯“1”)。
特別說明的是，於狀態8中，由於輸入信號Vin是邏輯“0”，且待傳信號Va、Vb及傳輸信號St1、St2皆因短路而下拉為邏輯“0”。反或閘320、321所產生的短路偵測輸出信號Sds1、Sds2皆為邏輯“1”，導致P型電晶體P3、P5因而關閉，從而停止提供電源電壓VDD至輸入驅動電路210、211。N型電晶體N3、N5因而導通，將原本要流入到TSV 110、112的漏電流導引至接地端。此外，反或閘 360分別接收兩個錯誤的第一傳輸信號St1(邏輯“0”)以及第二傳輸信號St2(邏輯“0”)，使得反或閘360無法進行自我修補，因而產生錯誤的輸出信號Vout(邏輯“1”)。雖然圖3的矽穿孔修補電路100無法針對表(1)的狀態8進行正確的資料自我修補機制，但上述問題可以透過增加另一組的資料路徑電路及對應的TSV來加以解決。
圖5是根據本案第二實施例說明半導體裝置之矽穿孔修補電路400的示意圖。本實施例的矽穿孔修補電路400於上述實施利之矽穿孔修補電路100相類似，兩者的主要差異在於矽穿孔修補電路400主要採用三組或者更多組資料路徑(也就是，三個或三個以上的資料路徑電路120~122配合穿透矽基板730的TSV 110~112)來實現，也就是，本實施例可以增加TSV及資料路徑電路的數量來避免全部的TSV皆發生與矽基板發生短路的問題。換句話說，本實施例只要其中一組資料路徑傳送正確的信號到輸出邏輯電路140，則輸出邏輯電路140便可以利用其中的反或閘而回復所需傳輸的輸出信號Vout。
圖6是本案第二實施例說明半導體裝置之矽穿孔修補電路400的電路圖。換句話說，圖6是圖5中矽穿孔修補電路400的電路圖。圖6的矽穿孔修補電路400採用三組資料路徑(也就是三個資料路徑電路120~122配合相應的TSV 110~112)來傳輸輸入信號Vin，使得TSV 110~112的第二端分別產生多個傳輸信號St1~St3。輸出邏輯電路140包括具有三個接收端的輸出反或閘660，其第一至第三接 收端分別接收第一至第三傳輸信號St1~St3，且輸出反或閘660的輸出端則產生輸出信號Vout。第三實施例於上述並未提及的動作方式及功能請參考上述實施例，在此不予贅述。
圖7是本案第三實施例說明半導體裝置之矽穿孔修補電路700的電路圖。圖7與圖6第二實施例的差異在於，矽穿孔修補電路700中每個資料路徑電路720~722的電源控制電路1140~1142除了分別包括第一開關1150~1152以外，每個資料路徑電路720~722還分別包括第一反相器1160~1162以及第二反相器1170~1172。第一開關1150~1152的控制端可以分別透過第一反相器1160~1162以及第二反相器1170~1172以接收短路偵測輸出信號Sds1~Sds3，藉此提升短路偵測輸出信號Sds1~Sds3的信號傳輸精確度。
圖8是本案第四實施例說明半導體裝置的矽穿孔修補電路800的示意圖。矽穿孔修補電路800在3DIC技術的使用上具有相當大的彈性，當矽穿孔修補電路800應用在多層晶片堆疊時亦可使用。例如，矽穿孔修補電路800中的資料路徑電路720、721並不受限於只能擺放在最上層的晶片，而是可以放置在任意的晶片。圖8中繪示的輸出邏輯電路740也可同時設置於第二晶片CHIP2、第三晶片CHIP3或是任意數量的晶片上，藉以在不同晶片上產生多個輸出信號Vout1~Vout3，使得第一晶片CHIP1可以正確地傳送輸入信號Vin到第二晶片CHIP2、第三晶片CHIP3 和/或任意的晶片。並未設置資料路徑電路的晶片CHIP2及其鄰近的晶片(如，CHIP3)以穿越矽基板的直通矽晶穿孔710、711來相互傳遞資料。
圖9是本案第五實施例說明半導體裝置之矽穿孔修補電路900的示意圖。本案實施例的矽穿孔修補電路900也可以在每個晶片上皆設置資料路徑電路720、721以及輸出邏輯電路740，且位在不同晶片上的輸出邏輯電路740分別產生多個輸出信號Vout1~Vout3，其電路結構如圖9所示。依照圖9的電路結構，只要相同晶片CHIP1、CHIP2或CHIP3當中設置的兩個TSV 710、711沒有同時發生短路缺陷的情形，輸入信號Vin皆可正確地從第一晶片CHIP1傳送到晶片CHIP2或CHIP3中。如果在相同晶片當中設置的兩個TSV 710、711若同時發生短路缺陷的話，本案實施例也可以透過增加第三條資料路徑或是增加多條資料路徑的方式來避免兩個資料路徑同時發生信號傳輸錯誤的問題。位於每個晶片中的資料路徑電路720、721的輸入端耦接位於每個晶片中的輸出邏輯電路740的輸出端。
綜上所述，本發明實施例所述的資料傳輸裝置可利用輸入信號以及TSV之第一端的電位來偵測TSV是否與矽基板發生短路，且在TSV發生短路時，即時地關閉電源電壓並且將TSV之第一端連接至接地電壓等方式，避免漏電流流入矽基板，從而防止矽基板中的電壓準位發生漂移。此外，本發明實施例所述的矽穿孔修補電路除了採用上述資料傳輸裝置的電路結構以達到同樣目的以外，更在接收 端晶片上設置輸出邏輯電路，藉以依據已傳輸的多個信號的電位來還原出正確的信號，讓三維晶片(3DIC)就算是已經有部分TSV發生短路的情況下，仍然能夠正常運作。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、400、700、800、900‧‧‧直通矽晶穿孔(TSV)的資料傳輸裝置
110~113、710~712‧‧‧直通矽晶穿孔(TSV)
120~122、720~722‧‧‧資料路徑電路
130、730‧‧‧矽基板
140、740‧‧‧輸出邏輯電路
210~211‧‧‧輸入驅動電路
220~221‧‧‧短路偵測電路
230~231‧‧‧漏電流消除電路
240~241‧‧‧電源控制電路
250~251‧‧‧短路保護電路
310~311‧‧‧信號反相器
320~321‧‧‧反或閘
330~331‧‧‧偏壓電路
340~341、1150~1152‧‧‧第一開關
350~351‧‧‧第二開關
1160~1162‧‧‧第一反相器
1170~1172‧‧‧第二反相器
360、660、960‧‧‧輸出反或閘
P1~P7‧‧‧P型金氧半電晶體
N1~N5‧‧‧N型金氧半電晶體
CHIP1~CHIP3‧‧‧晶片
I1、I2‧‧‧漏電流
A、B、C、D‧‧‧端點
Va、Vb‧‧‧待傳信號
Vin‧‧‧輸入信號
VDD‧‧‧電源電壓
Vout、Vout1~Vout3‧‧‧輸出信號
Sds、Sds1~Sds3‧‧‧短路偵測輸出信號
St1~St3‧‧‧傳輸信號
R1、R2‧‧‧電阻
圖1是本案第一實施例說明半導體裝置之矽穿孔修補電路的示意圖。
圖2是本案第一實施例說明半導體裝置之矽穿孔修補電路的具體方塊圖之一。
圖3是本案第一實施例說明半導體裝置之矽穿孔修補電路的電路圖例之一。
圖4A及圖4B是圖3之偏壓電路在其他實施例的電路圖，圖4C是圖3之電源控制電路在其他實施例的電路圖實施例。
圖5是本案第二實施例說明半導體裝置之矽穿孔修補電路的示意圖。
圖6是本案第二實施例說明半導體裝置之矽穿孔修補電路的電路圖。
圖7是本案第三實施例說明半導體裝置之矽穿孔修補電路的電路圖。
圖8是本案第四實施例說明半導體裝置之矽穿孔修補電路的示意圖。
圖9是本案第五實施例說明TSV的矽穿孔修補電路的示意圖。
100‧‧‧直通矽晶穿孔(TSV)的資料傳輸裝置
110~113‧‧‧直通矽晶穿孔(TSV)
120、121‧‧‧資料路徑電路
140‧‧‧輸出邏輯電路
210‧‧‧輸入驅動電路
220‧‧‧短路偵測電路
230‧‧‧漏電流消除電路
240‧‧‧電源控制電路
250‧‧‧短路保護電路
330‧‧‧偏壓電路
CHIP1~CHIP2‧‧‧晶片
I1、I2‧‧‧漏電流
Va‧‧‧待傳信號
Vin‧‧‧輸入信號
VDD‧‧‧電源電壓
Vout‧‧‧輸出信號
Sds‧‧‧短路偵測輸出信號
St1、St2‧‧‧傳輸信號

Claims (45)

  1. 一種半導體裝置之矽穿孔修補電路，包括：第一晶片以及至少一第二晶片，該第一晶片與該至少一第二晶片相互上下堆疊；至少兩個直通矽晶穿孔，穿透矽基板以在該第一晶片與該至少一第二晶片之間傳遞資料；至少兩個資料路徑電路，設置於該第一晶片，並分別連接對應之該至少兩個直通矽晶穿孔之其一，各該至少兩個資料路徑電路包括：輸入驅動電路，用以接收輸入信號，依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，並將其傳送至對應之該直通矽晶穿孔的第一端；短路偵測電路，連接對應之該直通矽晶穿孔的第一端，依據該輸入信號與對應之該直通矽晶穿孔的第一端以偵測對應之該直通矽晶穿孔是否與該矽基板發生短路，並產生短路偵測輸出信號；以及漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該矽基板；以及輸出邏輯電路，設置於該至少一第二晶片，該輸出邏輯電路的至少兩個輸入端分別連接對應之該至少一直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據該些傳輸信號以產生輸出信號。
  2. 如申請專利範圍第1項所述之矽穿孔修補電路，其中該漏電流消除電路包括：電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以決定停止提供該第一準位電壓。
  3. 如申請專利範圍第2項所述之矽穿孔修補電路，其中該電源控制電路包括：第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該短路偵測輸出信號。
  4. 如申請專利範圍第3項所述之矽穿孔修補電路，其中該電源控制電路更包括：第一反相器以及第二反相器，該第一開關的控制端透過該第一反相器以及該第二反相器以接收該短路偵測輸出信號。
  5. 如申請專利範圍第1項所述之矽穿孔修補電路，其中該漏電流消除電路包括：短路保護電路，連接該短路偵測電路以及對應之該直通矽晶穿孔，依據該短路偵測輸出信號以決定將對應之該直通矽晶穿孔的第一端導通至第二準位電壓，其中該第一準位電壓大於該第二準位電壓。
  6. 如申請專利範圍第5項所述之矽穿孔修補電路，其中該短路保護電路包括： 第二開關，其第一端連接對應之該直通矽晶穿孔的第一端，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
  7. 如申請專利範圍第1項所述之矽穿孔修補電路，其中該輸入驅動電路包括：信號反相器，其第一端接收該輸入信號，該信號反相器的電源端接收該第一準位電壓，且該信號反相器的輸出端連接對應之該直通矽晶穿孔的第一端，其中，該待傳信號是反相之該輸入信號。
  8. 如申請專利範圍第7項所述之矽穿孔修補電路，其中該信號反相器包括：第一N型電晶體以及第一P型電晶體，第一N型電晶體以及第一P型電晶體的控制端接收該輸入信號，該第一P型電晶體的第一端接收該第一準位電壓，該第一P型電晶體的第二端連接該第一N型電晶體的第一端以成為該信號反相器的輸出端，且該第一N型電晶體的第二端接收該第二準位電壓。
  9. 如申請專利範圍第1項所述之矽穿孔修補電路，其中該短路偵測電路包括：反或閘(nor gate)，其第一接收端連接對應之該直通矽晶穿孔的第一端，該反或閘的第二接收端接收該輸入信號，且該反或閘的輸出端產生該短路偵測輸出信號。
  10. 如申請專利範圍第1項所述之矽穿孔修補電路，更包括： 偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
  11. 如申請專利範圍第10項所述之矽穿孔修補電路，其中該偏壓電路包括偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
  12. 如申請專利範圍第10項所述之矽穿孔修補電路，其中該偏壓電路包括第二N型電晶體，該第二N型電晶體的第一端及控制端連接該短路偵測電路的輸出端，且該第二N型電晶體的第二端接收該第二準位電壓。
  13. 如申請專利範圍第10項所述之矽穿孔修補電路，其中該偏壓電路包括第二P型電晶體，該第二P型電晶體的第一端連接該短路偵測電路的輸出端，且該第二P型電晶體的第二端及控制端接收該第二準位電壓。
  14. 如申請專利範圍第1項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔包括至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔，且該至少兩個資料路徑電路包括第一資料路徑電路以及第二資料路徑電路，其中，該第一資料路徑電路以及該第二資料路徑電路分別連接該至少一第一直通矽晶穿孔以及該至少一第二直通矽晶穿孔的第一端，且該至少一第一直通矽晶穿孔以及該至少一第二直通矽晶穿孔的第二端分別傳送第一傳輸信號以及第二傳輸信號至該輸出邏輯電路的第一接收端以及第二接收端。
  15. 如申請專利範圍第14項所述之矽穿孔修補電路，其中該輸出邏輯電路包括：輸出第一反或閘，其第一接收端以及第二接收端分別接收該第一傳輸信號以及該第二傳輸信號，且該輸出第一反或閘的輸出端產生該輸出信號。
  16. 如申請專利範圍第14項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔更包括至少一第三直通矽晶穿孔，且該至少兩個資料路徑電路更包括第三資料路徑電路，其中，該第三資料路徑電路連接該至少一第三直通矽晶穿孔的第一端，且該至少一第三直通矽晶穿孔的第二端傳送第三傳輸信號至該輸出邏輯電路的第三接收端。
  17. 如申請專利範圍第16項所述之矽穿孔修補電路，其中輸出邏輯電路包括：輸出第二反或閘，其第一接收端、第二接收端以及第三接收端分別接收該第一傳輸信號、該第二傳輸信號以及該第三傳輸信號，且該輸出第二反或閘的輸出端產生該輸出信號。
  18. 一種半導體裝置之矽穿孔修補電路，包括：多個晶片，該些晶片相互上下堆疊；至少兩個直通矽晶穿孔，穿透矽基板以在各該晶片之間傳遞資料；至少兩個資料路徑電路，設置於各該晶片中的至少任一晶片，至少兩個資料路徑電路分別連接對應之該至少兩 個直通矽晶穿孔之其一，並未設置該至少兩個資料路徑電路的晶片及其鄰近的晶片以穿越矽基板的該至少兩個直通矽晶穿孔來相互傳遞資料，其中，各該至少兩個資料路徑電路包括：輸入驅動電路，用以接收輸入信號，並依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，並將其傳送至對應之該直通矽晶穿孔的第一端；短路偵測電路，連接對應之該直通矽晶穿孔的第一端，依據該輸入信號與對應之該直通矽晶穿孔的第一端以偵測對應之該直通矽晶穿孔是否與該矽基板發生短路，並產生短路偵測輸出信號；以及漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該矽基板；以及輸出邏輯電路，設置於各該晶片中的至少任一晶片，該輸出邏輯電路的至少兩個輸入端分別連接對應之該至少一直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據該些傳輸信號以產生輸出信號。
  19. 如申請專利範圍第18項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔包括至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔，且該至少兩個資料路徑電路包括第一資料路徑電路以及第二資料路徑電路，其中，該第一資料路徑電路以及該第二資料路徑電路分別連接該至少一第一直通矽晶穿孔以及該至少一第二直 通矽晶穿孔的第一端，且該至少一第一直通矽晶穿孔以及該至少一第二直通矽晶穿孔的第二端分別傳送第一傳輸信號以及第二傳輸信號至該輸出邏輯電路的第一接收端以及第二接收端。
  20. 如申請專利範圍第19項所述之矽穿孔修補電路，其中該輸出邏輯電路包括：輸出第一反或閘，其第一接收端以及第二接收端分別接收該第一傳輸信號以及該第二傳輸信號，且該輸出第一反或閘的輸出端產生該輸出信號。
  21. 如申請專利範圍第19項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔更包括至少一第三直通矽晶穿孔，且該至少兩個資料路徑電路更包括第三資料路徑電路，其中，該第三資料路徑電路連接該至少一第三直通矽晶穿孔的第一端，且該至少一第三直通矽晶穿孔的第二端傳送第三傳輸信號至該輸出邏輯電路的第三接收端。
  22. 如申請專利範圍第21項所述之矽穿孔修補電路，其中輸出邏輯電路包括：輸出第二反或閘，其第一接收端、第二接收端以及第三接收端分別接收該第一傳輸信號、該第二傳輸信號以及該第三傳輸信號，且該輸出第二反或閘的輸出端產生該輸出信號。
  23. 如申請專利範圍第18項所述之矽穿孔修補電路，其中該漏電流消除電路包括： 電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以決定停止提供該第一準位電壓。
  24. 如申請專利範圍第23項所述之矽穿孔修補電路，其中該電源控制電路包括：第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該短路偵測輸出信號。
  25. 如申請專利範圍第24項所述之矽穿孔修補電路，其中該電源控制電路更包括：第一反相器以及第二反相器，該第一開關的控制端透過該第一反相器以及該第二反相器以接收該短路偵測輸出信號。
  26. 如申請專利範圍第18項所述之矽穿孔修補電路，其中該漏電流消除電路包括：短路保護電路，連接該短路偵測電路以及該至少一直通矽晶穿孔，依據該短路偵測輸出信號以決定將該至少一直通矽晶穿孔的第一端導通至第二準位電壓，其中該第一準位電壓大於該第二準位電壓。
  27. 如申請專利範圍第26項所述之矽穿孔修補電路，其中該短路保護電路包括：第二開關，其第一端連接對應之該直通矽晶穿孔的第一端，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
  28. 如申請專利範圍第18項所述之矽穿孔修補電路，更包括：偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
  29. 如申請專利範圍第28項所述之矽穿孔修補電路，其中該偏壓電路包括偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
  30. 如申請專利範圍第28項所述之矽穿孔修補電路，其中該偏壓電路包括第二N型電晶體，該第二N型電晶體的第一端及控制端連接該短路偵測電路的輸出端，且該第二N型電晶體的第二端接收該第二準位電壓。
  31. 如申請專利範圍第28項所述之矽穿孔修補電路，其中該偏壓電路包括第二P型電晶體，該第二P型電晶體的第一端連接該短路偵測電路的輸出端，且該第二P型電晶體的第二端及控制端接收該第二準位電壓。
  32. 一種半導體裝置之矽穿孔修補電路，包括：多個晶片，該些晶片相互堆疊；多個直通矽晶穿孔，穿透矽基板以在該些晶片之間傳遞資料；多個資料路徑電路，設置於每一該些晶片，並分別連接對應之該些直通矽晶穿孔的至少其一，各該資料路徑電路包括： 輸入驅動電路，用以接收輸入信號，並依據第一準位電壓與第二準位電壓以轉換該輸入信號為待傳信號，並將其傳送至對應之該至少一直通矽晶穿孔的第一端；短路偵測電路，連接對應之該至少一直通矽晶穿孔的第一端，依據該輸入信號與對應之該至少一直通矽晶穿孔的第一端以偵測對應之該直通矽晶穿孔是否與該矽基板發生短路，並產生短路偵測輸出信號；以及漏電流消除電路，連接該短路偵測電路以及該輸入驅動電路，依據該短路偵測輸出信號以避免由該第一準位電壓所產生的漏電流流入該矽基板；以及至少一輸出邏輯電路，設置於每一該些晶片，該至少一輸出邏輯電路的輸入端分別連接該些直通矽晶穿孔的第二端以分別接收多個傳輸信號，並依據該些傳輸信號以產生輸出信號，其中，位於每一該些晶片中的該些資料路徑電路的輸入端耦接位於每一該些晶片中的該至少一輸出邏輯電路的輸出端。
  33. 如申請專利範圍第32項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔包括至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔，且該至少兩個資料路徑電路包括第一資料路徑電路以及第二資料路徑電路， 其中，該第一資料路徑電路以及該第二資料路徑電路分別連接該至少一第一直通矽晶穿孔以及該至少一第二直通矽晶穿孔的第一端，且該至少一第一直通矽晶穿孔以及該至少一第二直通矽晶穿孔的第二端分別傳送第一傳輸信號以及第二傳輸信號至該輸出邏輯電路的第一接收端以及第二接收端。
  34. 如申請專利範圍第33項所述之矽穿孔修補電路，其中該輸出邏輯電路包括：輸出第一反或閘，其第一接收端以及第二接收端分別接收該第一傳輸信號以及該第二傳輸信號，且該輸出第一反或閘的輸出端產生該輸出信號。
  35. 如申請專利範圍第33項所述之矽穿孔修補電路，其中該至少兩個直通矽晶穿孔更包括至少一第三直通矽晶穿孔，且該至少兩個資料路徑電路更包括第三資料路徑電路，其中，該第三資料路徑電路連接該至少一第三直通矽晶穿孔的第一端，且該至少一第三直通矽晶穿孔的第二端傳送第三傳輸信號至該輸出邏輯電路的第三接收端。
  36. 如申請專利範圍第35項所述之矽穿孔修補電路，其中輸出邏輯電路包括：輸出第二反或閘，其第一接收端、第二接收端以及第三接收端分別接收該第一傳輸信號、該第二傳輸信號以及該第三傳輸信號，且該輸出第二反或閘的輸出端產生該輸出信號。
  37. 如申請專利範圍第32項所述之矽穿孔修補電路，其中該漏電流消除電路包括：電源控制電路，連接該短路偵測電路，依據該短路偵測輸出信號以決定停止提供該第一準位電壓。
  38. 如申請專利範圍第37項所述之矽穿孔修補電路，其中該電源控制電路包括：第一開關，其第一端接收該第一準位電壓，該第一開關的第二端連接該輸入驅動電路的電源端，且該第一開關的控制端接收該短路偵測輸出信號。
  39. 如申請專利範圍第38項所述之矽穿孔修補電路，其中該電源控制電路更包括：第一反相器以及第二反相器，該第一開關的控制端透過該第一反相器以及該第二反相器以接收該短路偵測輸出信號。
  40. 如申請專利範圍第32項所述之矽穿孔修補電路，其中該漏電流消除電路包括：短路保護電路，連接該短路偵測電路以及該至少一直通矽晶穿孔，依據該短路偵測輸出信號以決定將該至少一直通矽晶穿孔的第一端導通至第二準位電壓，其中該第一準位電壓大於該第二準位電壓。
  41. 如申請專利範圍第40項所述之矽穿孔修補電路，其中該短路保護電路包括： 第二開關，其第一端連接對應之該直通矽晶穿孔的第一端，該第二開關的第二端連接該第二準位電壓，且該第二開關的控制端接收該短路偵測輸出信號。
  42. 如申請專利範圍第32項所述之矽穿孔修補電路，更包括：偏壓電路，其第一端連接該短路偵測電路的輸出端，以維持該短路偵測輸出信號的偏壓。
  43. 如申請專利範圍第42項所述之矽穿孔修補電路，其中該偏壓電路包括偏壓電阻，該偏壓電阻的第一端連接該短路偵測電路的輸出端，且該偏壓電阻的第二端接收該第二準位電壓。
  44. 如申請專利範圍第42項所述之矽穿孔修補電路，其中該偏壓電路包括第二N型電晶體，該第二N型電晶體的第一端及控制端連接該短路偵測電路的輸出端，且該第二N型電晶體的第二端接收該第二準位電壓。
  45. 如申請專利範圍第44項所述之矽穿孔修補電路，其中該偏壓電路包括第二P型電晶體，該第二P型電晶體的第一端連接該短路偵測電路的輸出端，且該第二P型電晶體的第二端及控制端接收該第二準位電壓。
TW101144576A 2012-11-28 2012-11-28 半導體裝置之矽穿孔修補電路 TWI469286B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101144576A TWI469286B (zh) 2012-11-28 2012-11-28 半導體裝置之矽穿孔修補電路
US13/867,122 US9219479B2 (en) 2012-11-28 2013-04-21 Through silicon via repair circuit of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101144576A TWI469286B (zh) 2012-11-28 2012-11-28 半導體裝置之矽穿孔修補電路

Publications (2)

Publication Number Publication Date
TW201421625A TW201421625A (zh) 2014-06-01
TWI469286B true TWI469286B (zh) 2015-01-11

Family

ID=50772724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101144576A TWI469286B (zh) 2012-11-28 2012-11-28 半導體裝置之矽穿孔修補電路

Country Status (2)

Country Link
US (1) US9219479B2 (zh)
TW (1) TWI469286B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501361B (zh) * 2012-12-27 2015-09-21 Ind Tech Res Inst 矽穿孔修補電路
US9136843B2 (en) * 2013-04-21 2015-09-15 Industrial Technology Research Institute Through silicon via repair circuit of semiconductor device
US9312856B2 (en) * 2014-01-02 2016-04-12 National Tsing Hua University Scheme for 3D voltage type TSV signal transmission
KR20160006991A (ko) * 2014-07-10 2016-01-20 에스케이하이닉스 주식회사 복수의 채널 및 관통 비아를 포함하는 반도체 장치
CN104935324A (zh) * 2015-06-26 2015-09-23 合肥工业大学 一种双硅通孔在线自容错结构
US11127718B2 (en) 2020-01-13 2021-09-21 Xilinx, Inc. Multi-chip stacked devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472266B (en) * 1999-04-20 2002-01-11 Ibm Apparatus and method for performing a defect leakage screen test for memory devices
TW503551B (en) * 1999-12-16 2002-09-21 Taiwan Semiconductor Mfg Electrostatic discharge protection circuit with low leakage current
US6784685B2 (en) * 2001-07-31 2004-08-31 Xilinx, Inc. Testing vias and contacts in an integrated circuit
TW201025472A (en) * 2008-12-17 2010-07-01 Ind Tech Res Inst The process monitor control apparatus and method for through-silicon vias of a three dimension integrated circuit
US20110080184A1 (en) * 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US20110080185A1 (en) * 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8384417B2 (en) 2008-09-10 2013-02-26 Qualcomm Incorporated Systems and methods utilizing redundancy in semiconductor chip interconnects
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US7960242B2 (en) 2009-04-14 2011-06-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8988130B2 (en) 2009-05-20 2015-03-24 Qualcomm Incorporated Method and apparatus for providing through silicon via (TSV) redundancy
KR101048795B1 (ko) 2009-07-10 2011-07-15 주식회사 하이닉스반도체 반도체 장치
US7969193B1 (en) * 2010-07-06 2011-06-28 National Tsing Hua University Differential sensing and TSV timing control scheme for 3D-IC
TWI501361B (zh) * 2012-12-27 2015-09-21 Ind Tech Res Inst 矽穿孔修補電路
TWI496256B (zh) * 2012-12-28 2015-08-11 Ind Tech Res Inst 半導體裝置的矽穿孔雙向修補電路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW472266B (en) * 1999-04-20 2002-01-11 Ibm Apparatus and method for performing a defect leakage screen test for memory devices
TW503551B (en) * 1999-12-16 2002-09-21 Taiwan Semiconductor Mfg Electrostatic discharge protection circuit with low leakage current
US6784685B2 (en) * 2001-07-31 2004-08-31 Xilinx, Inc. Testing vias and contacts in an integrated circuit
US7977962B2 (en) * 2008-07-15 2011-07-12 Micron Technology, Inc. Apparatus and methods for through substrate via test
TW201025472A (en) * 2008-12-17 2010-07-01 Ind Tech Res Inst The process monitor control apparatus and method for through-silicon vias of a three dimension integrated circuit
US20110080184A1 (en) * 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof
US20110080185A1 (en) * 2009-10-01 2011-04-07 National Tsing Hua University Method for testing through-silicon-via and the circuit thereof

Also Published As

Publication number Publication date
US20140145753A1 (en) 2014-05-29
US9219479B2 (en) 2015-12-22
TW201421625A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI501361B (zh) 矽穿孔修補電路
TWI469286B (zh) 半導體裝置之矽穿孔修補電路
US9136843B2 (en) Through silicon via repair circuit of semiconductor device
TWI520297B (zh) 用以偵測直通晶片通孔缺陷之積體電路
JP5614593B2 (ja) 高電圧耐性の入出力インターフェイス回路
TWI496256B (zh) 半導體裝置的矽穿孔雙向修補電路
JP6352561B1 (ja) 高密度アンテナ保護ダイオードのための回路およびレイアウト
US10026729B2 (en) Surge-protection circuit and surge-protection method
TWI484615B (zh) 雙重矽晶穿孔結構
WO2024087511A1 (zh) 一种测试结构、芯片堆叠结构和测试方法
US20110303988A1 (en) Semiconductor device and level shift circuit using the same
US9379701B2 (en) Semiconductor device having through chip via
JP2669346B2 (ja) 半導体集積回路装置
US9431372B2 (en) Multi-chip package
US20090284287A1 (en) Output buffer circuit and integrated circuit
JP2007142968A (ja) 半導体チップおよび半導体装置
TWI515866B (zh) 半導體裝置之直通矽晶穿孔修復電路
US9194912B2 (en) Circuits for self-reconfiguration or intrinsic functional changes of chips before vs. after stacking
US10903191B2 (en) Semiconductor chip for repairing through electrode
JP2005286083A (ja) 半導体集積回路装置
JP5202691B2 (ja) 半導体装置
KR101867510B1 (ko) 정전기 방전 회로
JP2004363842A (ja) 半導体集積回路
JP2014014140A (ja) 高電圧耐性の入出力インターフェイス回路
JP2011199898A (ja) 半導体チップ