TWI606531B - 適用於三維晶片的缺陷測試方法及系統 - Google Patents

適用於三維晶片的缺陷測試方法及系統 Download PDF

Info

Publication number
TWI606531B
TWI606531B TW106110815A TW106110815A TWI606531B TW I606531 B TWI606531 B TW I606531B TW 106110815 A TW106110815 A TW 106110815A TW 106110815 A TW106110815 A TW 106110815A TW I606531 B TWI606531 B TW I606531B
Authority
TW
Taiwan
Prior art keywords
defect
model
training
feature model
new
Prior art date
Application number
TW106110815A
Other languages
English (en)
Other versions
TW201838052A (zh
Inventor
黃有榕
潘宗龍
林仕鈞
郭美惠
Original Assignee
義守大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 義守大學 filed Critical 義守大學
Priority to TW106110815A priority Critical patent/TWI606531B/zh
Priority to US15/604,671 priority patent/US10303823B2/en
Application granted granted Critical
Publication of TWI606531B publication Critical patent/TWI606531B/zh
Publication of TW201838052A publication Critical patent/TW201838052A/zh
Priority to US16/383,683 priority patent/US10776559B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/20—Ensemble learning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Artificial Intelligence (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Data Mining & Analysis (AREA)
  • Medical Informatics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

適用於三維晶片的缺陷測試方法及系統
本發明是有關於一種測試方法及系統，且特別是有關於一種適用於三維晶片的缺陷測試方法及系統。
相對於傳統的二為晶片，三維(Three Dimension，3D)晶片堆疊技術具有很多優勢，例如，採用三維堆疊的方式可以大大提高系統集成度、減少封裝體尺寸和重量、增加封裝密度以及減小形狀因數(Form Factor)，從而使積體電路的單位體積內可以容納更多的元件。此外，藉由異質性整合(Hetergeneous Integrated)，可將各種不同製程與操作特性的晶片堆疊起來，舉例而言，可透過三維堆疊技術將類比、射頻以及邏輯電路等多種不同功能的模組集成在一起，進而大幅地提升系統性能。
對於以垂直矽穿孔(Through Silicon Via，TSV)技術連線的三維晶片而言，TSV可以大幅地增進兩層晶片之間的連線數目。通過實現層與層間垂直互連通信，可以有效地縮短積體電路內的連線長度。由於減小了連線長度相當於減小了連線上的寄生 電阻和電容，因此，也就減小了時間常數訊號延遲，從而提高了訊號傳輸速率並增進了資料傳輸的頻寬，有效解決了以往資料頻寬有限的問題。
在三維堆疊系統中，互連(Interconnect)通常是支配訊號傳送品質很重要之基礎設施，但隨著三維晶片的尺寸不斷縮小，連線故障而導致系統失效的潛在威脅也日益嚴重。因此TSV本身的測試方法攸關著系統微縮化品質優劣及其成本高低，是不可忽視的一個重要環節。三維晶片堆疊過程中的諸多問題和挑戰其中有很多都與測試相關，例如，TSV高昂的製造費用中有很大一部分用在測試上，而且並非製造出的每一個TSV都可以應用到晶片電路當中。若有瑕疵的TSV缺陷沒有被測試出來而被用於和其他晶片堆疊，則將造成整個堆疊系統出現問題。綜上所述，研發可靠、高效的TSV測試理論和方法，對三維晶片堆疊之應用而言為一極重要之關鍵技術。
由於三維晶片是由許多不同晶粒所堆疊而成，在測試流程上較二維晶片更為複雜，因此為測試過程帶來了新的問題和挑戰。形成三維結構的微凸塊或TSV傳導性能的測試是無法用探針探測得到的。在TSV矽穿孔技術，包括鑽孔(Via Drilling)、孔壁絕緣(Isolation)與填孔(Via filling)等技術，多需經過薄化處理和拋光的製程，在此過程中極易產生TSV缺陷。例如TSV絕緣層上的針孔缺陷(Pinhole)或填孔過程產生細微的孔洞缺陷(Void)等。此外，因三維晶片接合(Bonding)堆疊技術過程須將微凸塊堆疊在三 維結構中，其所引起的應力極易產生微凸塊的裂縫(Bump Crack)。再者，在三維晶片的堆疊當中，每層晶片之間的TSV與金屬微凸塊的訊號都必須達到精準的對位，若多層晶片堆疊的三維晶片當中無法準確對位接合，會導致訊號傳輸失真。由上所述之缺陷、微凸塊的裂縫或未對準TSV等等的問題，都會影響元件及整體系統的性能，也會造成整個系統晶片或系統封裝的失效，從而影響了三維晶片產品的良率。因此，有效率地測試矽穿孔能否正常運作是三維積體電路設計中一個相當重要的目標。目前對三維晶片的測試流程可分為堆疊前和堆疊後測試，其中堆疊後測試包含部分堆疊、矽穿孔和完整堆疊和重新分配層(Redistribution Layer，RDL)測試，其中，TSV的堆疊前測試需要考慮短路、開路、缺陷造成的故障等情況，堆疊後過程產生的缺陷等造成的電路故障，則需要通過堆疊後測試的技術來測試。TSV數量的多少直接關係到三維晶片的可靠性。過多數量的TSV極易導致傳送訊號互相干擾。此外，每個矽通孔所占用的面積加上周圍的自我測試電路的面積，常使得總體晶片佈局面積無法達到最佳化而導致成本提升及功能下降。
對於TSV通道功能的測試，除了每個單層晶片的測試外，還必須去開發一個能夠跨越各層晶片間訊號的測試方法。目前為止並沒有一專門標準方法來針對堆疊三維晶片內TSV通道功能進行測試。但為了因應先進IC對於瑕疵測試以及產品之品質信賴的強大需求，除了實現基本的測試功能的有效性之外，還須更 加完善測試的理論並優化測試的結構，藉以降低測試及晶片製造過程中的成本。據此，研發TSV測試技術為突破三維堆疊晶片應用推廣的重要關鍵之一。
針對三維堆疊晶片測試而言，由於電路被分割成多層時，會發生一個難以測試的問題，例如，各層都未具備完整的測試功能，因此尚無法找出一個很有效的方法進行單層及多層TSV的功能測試。為了解決這項問題，使用邏輯內建自我測試(Logic BIST)或掃描(Scan)電路等可測試設計(Design for Test)方法也常運用於三維堆疊晶片測試，其中，三維堆疊晶片垂直矽穿孔(TSV)跨層間的連線測試技術，也是測試上的一大挑戰。舉例而言，當電路被分割成多層時，單一晶片本身並沒有對外的輸入/輸出接點，同時也缺乏靜電保護元件(ESD)保護，因此在測試上會遇到很多難題。由於每一層晶片都含有許多TSV，特別是某些對頻寬需求較高的晶片，其跨層間的TSV數目眾多且傳輸路徑複雜，因此，如何建立TSV的缺陷模型(Defect Model)與有效的TSV測試方法，以確保這些TSV能正常運作，也是TSV測試上即需解決的一大問題。此外，多層TSV互連的晶片需經過磨薄處理，然而，晶片於磨薄處理過程所造成之缺陷很難被察覺，因此，具缺陷之晶片常被誤植於後續堆疊處理。基於上述，進行跨層間的連線結構測試，進一步探討訊號連線傳輸品質與多層連線結構的缺陷關係，實為增進三維晶片整合系統功能的重要研究課題。
本發明提供一種適用於三維晶片的缺陷測試方法及系統，可以在不進行額外的可測試性電路設計以及不經由樣品準備去觀測缺陷之存在的情形下，依據不同的缺陷類型將三維晶片分類。
本發明的一實施例提出一種缺陷測試方法，適用於單層三維晶片及多層堆疊三維晶片，所述方法包括：基於三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型。為每一個所述物理模型建立多筆訓練樣本以組成一訓練樣本組，並將該訓練樣本組分為訓練集及測試集。透過訓練集獲得對應於訓練集的一組散射參數值。透過組散射參數值建立特徵模型。以及使用測試集測量特徵模型的誤差值，並依據誤差值選用該特徵模型以作為該至少一種缺陷類型的缺陷模型，藉以判斷單層三維晶片或多層堆疊三維晶片的矽穿孔存在對應於該至少一種缺陷類型的缺陷。
本發明的一實施例提出缺陷測試系統，適用於單層三維晶片及多層堆疊三維晶片，所述系統包括：物理模型產生模組、訓練樣本產生模組、散射參數值獲取模組、特徵模型產生模組以及缺陷模型產生模組。物理模型模組基於三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型。訓練樣本產生模組為每一個物理模型建立對應於該物理模型的多筆訓練樣本以組成一訓練樣本組並將該訓練樣本組分為訓練集及 測試集。散射參數值獲取模組透過訓練集獲得對應於訓練集的一組散射參數值。特徵模型產生模組透過該組散射參數值建立特徵模型。缺陷模型產生模組使用測試集測量特徵模型的誤差值，並依據誤差值選用該特徵模型以作為該至少一種缺陷類型的缺陷模型，藉以判斷單層三維晶片或多層堆疊三維晶片的矽穿孔存在對應於該至少一種缺陷類型的缺陷。
基於上述，本發明提供一種適用於三維晶片的缺陷測試方法及系統，可運用機器學習技術改善對三維堆疊晶片的缺陷測試以及測試流程演算法。藉此，本發明可以在不進行額外的可測試性電路設計以及不經由樣品準備去觀測缺陷之存在的情形下，依據不同的缺陷類型將三維晶片分類。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
101、103、105、107、109、S1、S3、S5、S101、S103、S105、S107、S109、S111、S113‧‧‧步驟
500‧‧‧缺陷測試系統
501‧‧‧物理模型產生模組
503‧‧‧訓練樣本產生模組
505‧‧‧散射參數值獲取模組
507‧‧‧特徵模型產生模組
509‧‧‧缺陷模型產生模組
B‧‧‧微凸塊
BC‧‧‧微凸塊裂縫
BO‧‧‧微凸塊開路
cm‧‧‧特徵模型
d‧‧‧深度
D‧‧‧原始訓練數據集
D1、D2、Dn‧‧‧原始訓練數據集的子集合
GND‧‧‧接地端
H‧‧‧微凸塊高度
IL‧‧‧絕緣層
IT‧‧‧絕緣層厚度
KNN‧‧‧最近鄰居演算法
M‧‧‧微凸塊對不準
OF‧‧‧開路缺陷
P‧‧‧孔距
PH‧‧‧針孔缺陷
S‧‧‧訊號端
S11‧‧‧反射損失參數
S21‧‧‧饋入損失參數
SF‧‧‧微凸塊短路
ST‧‧‧底層二氧化矽厚度
t1‧‧‧訓練集
t2‧‧‧測試集
TSV‧‧‧矽穿孔
U‧‧‧底部填料
V‧‧‧孔洞缺陷
圖1根據本發明一實施例繪示以機器學習技術為主的三維晶片TSV缺陷測試的流程圖。
圖2繪示單層圓柱形TSV的剖面結構示意圖。
圖3A、3B、3C以及3D繪示常見的TSV缺陷的示意圖。
圖4A、4B、4C以及4D繪示常見的三維堆疊晶片的TSV缺陷的示意圖。
圖5根據本發明一實施例繪示適用於單層三維晶片及多層堆疊三維晶的缺陷測試系統。
圖6繪示最近鄰居演算法的示意圖。
圖7繪示隨機森林演算法的示意圖。
圖8A及8B根據本發明一實施例分別繪示HFSS模擬單層三維晶片TSV孔洞缺陷百分率S11及S21參數的頻率響應圖。
圖8C及8D根據本發明一實施例分別繪示HFSS模擬多層三維晶片TSV孔洞缺陷百分率S11及S21參數的頻率響應圖。
圖9根據本發明一實施例繪示堆疊多層三維晶片孔洞缺陷測試KNN及RF演算法特徵模型之效能比較的示意圖。
圖10根據本發明一實施例繪示適用於單層三維晶片及多層堆疊三維晶片的缺陷測試方法。
用矽穿孔(TSV)在垂直方向進行訊號傳輸是三維堆疊積體電路(Three Dimension Silicon-Carbide Integrated Circuit，3D-SIC)，即三維晶片，實現垂直互連的關鍵技術。因此，完善的測試三維堆疊積體電路方法和有效的可測性設計工具是不可或缺的重要條件。本發明將運用機器學習技術演算法對三維堆疊積體電路的缺陷測試和測試流程進行研究，為三維堆疊積體電路的應用提供相應的測試結構設計方案。
隨著電晶體的尺寸不斷地縮小，納米級(Nanometer-Seale) 的缺陷更不易被偵測，導致影響元件的性能及造成產生訊號傳輸失真，也會造成三維晶片的失效，從而影響三維晶片的可靠度。本發明之概念為對三維晶片的TSV缺陷模型進行電氣功能模擬，再藉由分析不同TSV缺陷類型所收集的相關模擬或量測數據，經由機器學習演算法建構產生與TSV缺陷相關聯的特徵模型，進而建立TSV缺陷類型之測試識別方法。通過機器學習演算法訓練缺陷樣本之模擬資料，選擇及分析各類型TSV缺陷時的資料狀態特徵，進而建構各類型TSV缺陷時的特徵模型。特徵模型可以根據TSV狀態是否符合缺陷的特徵以進行分類，將待測的TSV藉由特徵模型分類，可以達到TSV缺陷狀態的測試效能。發展此研究方法之動機在於使TSV缺陷故障得到及早診斷、預防及處理，甚至使系統功能得以預知判斷。如此，將有效、快速、準確地實現對TSV缺陷進行有效預測及狀態評估，可達到節省測試成本及提高未來系統晶片堆疊的良率。
圖1根據本發明一實施例繪示以機器學習技術為主的三維晶片TSV缺陷測試的流程圖。實施機器學習技術時，首先會建立一組由輸入標的(特徵的數量)及期望輸出值(或稱：標籤，Label)組成的訓練樣本。接著，訓練樣本可通過學習演算法分析並產生推斷函數(Inferred Function)，當輸出函數為離散函數時，可將推斷函數稱為分類器(Classifier)，當輸出函數為連續函數時，可將推斷函數稱為回歸函數(Regression Function)。
請參考圖1，在步驟S1，根據三維晶片的TSV缺陷狀態 收集資料，然後將各種可能具缺陷之TSV所產生的資料和正常TSV的資料輸入機器學習演算法進行用以分類之特徵模型的訓練，並在步驟S3建立訓練好的特徵模型。最後，在步驟S5驗證使用訓練好的特徵模型進行TSV缺陷測試之準確性。
機器學習演算法所使用之分類模型訓練演算法將影響所建立的特徵模型測試之準確性，且分類性能也會受到所選取資料的分類特徵影響。如果所選取的分類特徵能很好地將待分類群體分類，就能達到最好的分類性能。此外，所選的這些分類特徵都必須能量化成數值輸入。分類模型訓練演算法的選取，須根據選取的特徵資料的不同而採用不同的分類模型訓練演算法，使用不同的分類模型訓練演算法也能影響到分類的性能。由於預測了特徵模型訓練所用的資料特徵和所用的演算法和測試之精確度有相當之關聯，故本發明提出的以機器學習技術為主之三維晶片TSV缺陷測試方法，主要的是與TSV缺陷狀態的特徵資料選取方法和分類模型訓練演算法的選擇相關。
圖2繪示單層圓柱形TSV的剖面結構示意圖。圓柱形TSV是最為常用的一種TSV結構。以圖2為例，圖2所示之剖面結構示意圖是以GSG(Ground Signal Ground)型態表示。此結構通過在矽基底上蝕刻通孔並填充金屬形成TSV，並在TSV周圍形成二氧化矽隔離矽基底SI。TSV與金屬連線通過微凸塊(Bump)B連接，微凸塊B一般與TSV填充金屬類型相同。生產出的TSV產品常會伴隨著不同種類的缺陷，圖3A、3B、3C以及3D繪示常見的TSV 缺陷的示意圖。在TSV的製造過程中常伴隨著幾種類型的缺陷，如圖3A所示因通孔金屬沉積和填充不完全而產生孔洞缺陷(Void)V，或如圖3B所示TSV的側壁絕緣層因製程參數的影響而出現了針孔缺陷(Pinhole)PH，會導致TSV與矽基底連通而形成錯誤的通路，從而出現電路故障甚至失效的情況。上述兩種缺陷極易造成漏電流故障(Leakage Fault)。另外一種情況是在TSV進行金屬填充時出現了金屬斷裂或者空洞，如圖3C所示之微凸塊裂縫(Bump Crack)BC以及圖3D所示之開路缺陷(Open Defect)OF，此類缺陷會使經過TSV的訊號通道被部分地或全部地阻斷，從而引起電路故障，此類缺陷引起的電路故障稱為TSV的開路(Open Fault)故障。
除了如上所述單層三維晶片的TSV在製造過程中會產生缺陷外，將單層三維晶片TSV的晶片堆疊成多層TSV的三維晶片時也會產生其他類型的缺陷。圖4A、4B、4C以及4D繪示常見的三維堆疊晶片的TSV缺陷的示意圖。對具有缺陷的矽通孔(TSV)與微凸塊進行堆疊，會使得整個三維堆疊晶片失效或降低功能。在晶片的堆疊過程中，隨著堆疊晶片數量的增加，TSV的失效會使得晶片的良率損失呈指數級增加。因此，為了減少堆疊良率損失，必須在晶片堆疊之前對TSV進行堆疊前(Pre-Bond)測試以排除有缺陷的TSV。其次，為了提高晶片堆疊良率，晶片堆疊之後須對TSV進行堆疊後(Post-Bond)測試。在進行三維晶片的TSV的多層堆疊之過程中，可能會產生微凸塊缺陷。常見的微凸 塊缺陷例如有圖4A所示之微凸塊裂縫(Bump Crack)BC、圖4B所示之微凸塊對不準(Misalignment)M、圖4C所示之微凸塊開路(Bump Open)BO以及圖4D所示之微凸塊短路故障(Short Fault)SF等等。
圖5根據本發明一實施例繪示適用於單層三維晶片及多層堆疊三維晶的缺陷測試系統500。缺陷測試系統500可包括物理模型產生模組501、訓練樣本產生模組503、散射參數值獲取模組505、特徵模型產生模組507以及缺陷模型產生模組509。物理模型產生模組501、訓練樣本產生模組503、散射參數值獲取模組505、特徵模型產生模組507以及缺陷模型產生模組509可例如配置於計算機中以執行本發明揭露之方法，本發明並不加以限制。
物理模型模組501可基於三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型。詳細而言，物理模型模組501可使用3D電磁模擬軟體(3D Full-Wave Solver)，例如高頻結構模擬器(High Frequency Structure Simulator，HFSS)，建立具有如圖3A至3D及圖4A至4D所示之缺陷類型的缺陷之TSV物理模型。物理模型模組501可僅針對一種缺陷類型建立對應該缺陷類型的多個物理模型，也可以針對多種缺陷類型建立對應所述多種缺陷類型的多個物理模型。
以單層三維晶片TSV的孔洞缺陷以及針孔缺陷為例，若使用者欲測試單層三維晶片是否存在孔洞缺陷或針孔缺陷，或更進一步地測試所述單層三維晶片中TSV的孔洞缺陷或針孔缺陷發 生的程度，使用者可利用HFSS建立具備不同程度孔洞缺陷及針孔缺陷的多個物理模型，例如分別針對0%、5%、...、60%的孔洞缺陷建立多個TSV的物理模型，以及分別針對0%、5%、...、60%的針孔缺陷建立多個TSV的物理模型等等。以TSV的孔洞缺陷為例，孔洞缺陷發生的程度可由下列公式推得： 其中e為TSV的空洞缺陷比例、Vvoid為孔洞的體積、Vtsv為TSV的體積。
本發明之實施例最終可依據所述多個物理模型建立出對應的特徵模型，藉以判斷三維晶片是否存在與所述物理模型相同種類的缺陷，或缺陷發生的程度。須注意的是，在建立物理模型時，使用者可針對單一種缺陷類型建立對應的物理模型，也可以針對多種缺陷類型建立對應的物理模型。此外，TSV的缺陷類型也不局限於圖3A至3D及圖4A至4D所示之缺陷類型，使用者可依據實際需求決定所建立的物理模型具有何種TSV的缺陷類型，本發明並不加以限制。再者，物理模型可以是單層三維晶片的架構，也可以是多層堆疊三維晶片的架構。
在使用HFSS建立對應於特定缺陷類型的TSV的物理模型時，物理模型模組501可利用HFSS並依據HFSS的結構參數組建立所述物理模型，其中所述結構參數組可包括一或多種不同的結構參數。結構參數組可包括TSV直徑、TSV孔距(Pitch)、TSV 深度、TSV深寬比(Aspect Ratio)、底部填料(Underfill)高度、底部填料的相對介電常數(Relative Permittivity)、疊對接合精確度(Bonding Overlay Accuracy)、使用熱壓(Thermocompression)時的接觸孔距(Contact Pitch)、使用錫鉛微凸塊(Solder Bump)時的接觸孔距、微凸塊直徑、微凸塊高度、每層堆疊的晶粒數量(Number of Die Per Stack)、底層二氧化矽厚度以及矽穿孔絕緣層厚度中的至少一種參數。TSV可以通過填充銅、鎢等不同材料及結構參數來設計實現，因此也可以根據不同的傳輸特性要求，蒐集各類對應的訊號傳輸特性資料來建立TSV的物理模型。此外，結構參數的選用可參考根據ITRS 3D-SIC/3D-SOC Roadmap所建議之規範，如表1所示，其提供了幾項結構參數值的建議設定。在使用HFSS建立對應於特定缺陷類型的TSV的物理模型時，使用者可視實際需求決定如何設定HFSS的結構參數，本發明並不加以限制。
當物理模型模組501建立完多個物理模型後，訓練樣本產生模組503可為每一個所述物理模型建立多筆訓練樣本以組成一訓練樣本組，並將該訓練樣本組分為訓練集(Training Set)t1及測試集(Testing Set)t2。詳細而言，訓練樣本產生模組503可將針對每一種的物理模型所產生的多筆訓練樣本組合成一組具有多種物理模型的訓練樣本的集合，並可將該訓練樣本組分為m個子集合，其中(m-1)個子集合被分配為訓練集t1，剩下的1個子集合被分配為測試集t2，m可以是任意的正整數。
舉例而言，假設訓練樣本產生模組503為具有0%孔洞缺陷及5%孔洞缺陷之TSV的物理模型各建立了1000筆的訓練樣本，訓練樣本產生模組503可將m的值設定為10，意即將2000筆的訓練樣本分為10等分，其中1800筆訓練樣本可被分配為訓練集t1，剩下的200筆訓練樣本可被分配為測試集t2。須注意的是，訓練樣本是由訓練樣本產生模組503依據與其對應的物理模型相同的結構參數組而建立，因此屬於同一個物理模型的每一筆訓練樣本都具有相同的結構參數組。例如，假設訓練樣本產生模組503為具有5%孔洞缺陷之TSV的物理模型建立了1000筆的訓練樣本，則所述1000筆的訓練樣本都會是具有5%孔洞缺陷的TSV物理模型。
散射參數值獲取模組505可透過訓練集t1獲得對應於訓 練集t1的一組散射參數(Scattering Parameter，或稱S參數)值。詳細而言，散射參數值獲取模組505可對訓練集t1中的訓練樣本進行有限元素分析(Finite Element Method，FEM)，藉此萃取出各筆訓練樣本的S參數值，從而獲得對應於訓練集t1的一組散射參數值，S參數值可例如是S11參數或S21參數等散射參數。在散射參數值獲取模組505獲得對應於訓練集t1的一組散射參數值後，特徵模型產生模組507可透過該組散射參數值建立特徵模型cm。詳細而言，特徵模型產生模組507可對該組散射參數值使用機器學習演算法，以產生對應於該組散射參數值的特徵模型cm。機器學習演算法可例如是最近鄰居(K Nearest Neighbor，KNN)演算法或隨機森林(Random Forest，RF)演算法，也可以例如是支持向量機、決策樹或回歸分析等各類型的機器學習演算法，此外，本實施例雖然是依據散射參數值建立特徵模型，然而，使用者也可以依據實際需求而選用不同的參數以建立特徵模型，本發明並不加以限制。例如，使用者也可以由HFSS結構參數組所組成的訓練樣本中獲得HFSS結構參數之一的阻抗(Impedance)值，並由阻抗值萃取出相位角，以使用相位角建立對應的特徵模型。
圖6繪示最近鄰居演算法的示意圖。最近鄰居演算法是機器學習中最基本的分類演算法，其可在訓練集中找到K個與待分類樣本最接近的訓練樣本，待分類物的類別則由這K個最近的鄰居中占最多數的訓練樣本的類型來決定。當K=1時，則待分類物的類別即為最近鄰的訓練樣本的類別。使用最近鄰居演算法 時，對每一個樣本而言，該樣本的類別都可以用與它最接近的K個鄰居的類別來代表，換言之，假設在特徵空間中，若K個與該樣本最相鄰的樣本中多數為類別1，則該樣本也屬於類別1，並具有類別1之樣本的特性。
如圖6所示，當K=3時，此時距離待分類物(中間的星星處)最近的3個相鄰樣本中，類型B的樣本佔了多數，故可將待分類物分類為類型B。當K=5時，此時距離待分類物最近的5個相鄰樣本中，類型A的樣本佔了多數，故可將待分類物分類為類型A。使用KNN演算法判斷兩筆資料差異時，通常是採用歐幾里德距離(Euclidean Distance)，距離愈小表示兩筆資料的差異愈小。綜上所述，KNN演算法即是根據現有已分類好的資料集合，找出與待分類資料最為鄰近的資料，然後根據所述最鄰近資料的所屬類別，對待分類資料進行類別判定或預測。
在本發明的一實施例中，特徵模型產生模組507使用了KNN演算法建立特徵模型cm。在建立特徵模型cm時，特徵模型產生模組507首先會預設一K值，並依據預設之K值及訓練集t1以產生對應於特定缺陷類型的特徵模型cm，所述特定缺陷類型可以是訓練集t1中的各筆訓練樣本具有之缺陷的種類及缺陷發生的程度，舉例而言，若訓練集t1中的每筆訓練樣本總共存在2種不同種類的缺陷，且2種缺陷分別具有5種不同程度上的差異，則根據訓練集t1所產生的特徵模型cm最多可判別出2*5=10種不同的缺陷類型。
當使用特徵模型cm對某筆樣本進行分類時，特徵模型產生模組507會根據K值而使用與待分類樣本距離最近的訓練集t1中的K筆訓練樣本以決定待分類樣本對應的缺陷類型。量測距離的方式可選用上述之歐幾里德距離，兩筆樣本對應的S參數之間的歐幾里德距離越小，表示兩筆訓練樣本的差異越小。假設各樣本皆為n維空間中的其中一個座標點，則最近鄰居法的判別函數如下： 其中T為待分類的樣本，為已分類的訓練樣本(即訓練集t1)中，缺陷類型為c的第i筆資料，i=1,2,...,n(訓練樣本的維度)。在KKN演算法中，K值的選用會對結果造成很大的影響，大的K值可以減小噪聲對分類的影響。通常可使用交叉驗證的方式選取最優選的K值。本說明書將於後續中說明交叉驗證的實施方式。
圖7繪示隨機森林演算法的示意圖。隨機森林是一個包含多個決策樹作為基礎的分類器，經由很多決策樹分類模型組成的組合分類模型{h(X,θ j )；j=1,...}，其中{θ j }是獨立同分佈的隨機向量，再輸入X時，每棵樹只投一票給它認為最適合的分類。首先，利用裝袋(Bagging)抽樣從原始訓練數據集D隨機抽取n個子集合，如圖7所示之子集合D1、子集合D2、...、子集合Dn，且每個子集合的樣本容量相同。其次，對n個子集合分別建立n個決策樹模型，得到n種分類結果。最後，根據n種分類結果對每個記錄進行投票表決決定其最終分類。最終的預測結果取決於每個 決策樹的預測結果進行的投票，以得票多的類別作為最終預測結果。
在本發明的一實施例中，特徵模型產生模組507使用了隨機森林演算法建立特徵模型cm。在建立特徵模型cm時，特徵模型產生模組507首先由訓練集t1中隨機抽取n個子集合，且每個子集合的容量相同，即每個子集合中含有的訓練樣本筆數相同。接著，特徵模型產生模組507分別為各個子集合建立相對應的決策樹(即總共n個決策樹)，而後，特徵模型產生模組507便可藉由n個決策樹產生對應於特定缺陷類型的特徵模型cm，所述特定缺陷類型可以是訓練集t1中的各筆訓練樣本具有之缺陷的種類及缺陷發生的程度，舉例而言，若訓練集t1中的每筆訓練樣本總共存在2種不同種類的缺陷，且2種缺陷分別具有5種不同程度上的差異，則根據訓練集t1所產生的特徵模型cm最多可判別出2*5=10種不同的缺陷類型。
當特徵模型cm建立完畢後，缺陷模型產生模組509可使用測試集t2測量特徵模型cm的誤差以計算出誤差值e1，並依據誤差值e1決定選用特徵模型cm作為上述特定缺陷類型的缺陷模型，藉以判斷單層三維晶片或多層堆疊三維晶片是否存在對應於上述特定缺陷類型的缺陷。詳細而言，缺陷模型產生模組509可將測試集t2中的每一筆訓練樣本輸入特徵模型cm，由特徵模型cm判斷各筆訓練樣本分別存在何種類的缺陷，或可進一步由特徵模型cm判斷各筆訓練樣本存在之缺陷的程度。當測試集t2中的 每一筆訓練樣本都經由特徵模型cm分類後，缺陷模型產生模組509可將各筆訓練樣本之分類結果與所述訓練樣本實際對應的缺陷種類或缺陷程度相比較，判斷每一筆訓練樣本的分類結果是否符合該訓練樣本實際對應的缺陷類型，進而測量出使用特徵模型cm為測試集t2分類時的誤差值e1。
得到誤差值e1後，缺陷模型產生模組509便可依據誤差值e1判斷是否選用所述特徵模型cm以作為特定缺陷類型的缺陷模型(或稱分類器，Classifier)，以使用缺陷模型判斷三維晶片是否存在特定缺陷類型的缺陷，其中，所述特定缺陷類型可以是訓練集t1中的各筆訓練樣本具有之缺陷的種類及缺陷發生的程度。
舉例而言，若所述誤差值e1低於一預設的閾值，代表使用特徵模型cm來分類測試集t2時的精確度已達到預期的標準，此時，缺陷模型產生模組509可選用特徵模型cm作為缺陷模型。在建立好缺陷模型後，只要將待測的單層三維晶片或多層堆疊三維晶片的S參數輸入缺陷模型中，便可由缺陷模型判斷待測晶片是否存在符合上述特定缺陷類型的缺陷。
為了檢驗缺陷模型的精確度，缺陷測試系統500還可重複利用由訓練樣本產生模組503建立好的訓練樣本對缺陷模型進行驗算。具體而言，當缺陷模型產生模組509使用測試集t2測量出特徵模型cm的誤差值e1後，訓練樣本產生模組503可由訓練樣本的m個子集合之中，重新挑選出其中1個子集合已成為新的測試集t2'，其餘的(m-1)個子集合則成為新的訓練集t1'，其中組 成新的測試集t2'的子集合與所有組成過先前的測試集(例如：測試集t2)的子集合相異，換言之，已當過測試集的子集合不可再次成為新的測試集。
當訓練樣本產生模組503產生新的訓練集t1'以及新的測試集t2'後，散射參數值獲取模組505可透過訓練集t1'獲得對應於訓練集t1'的一組散射參數值。接著，特徵模型產生模組507可透過該組散射參數值建立一新的特徵模型cm'。當特徵模型產生模組507建立完新的特徵模型cm'後，缺陷模型產生模組509可利用新的測試集t2'測量新的特徵模型cm'，藉以得到新的誤差值e2。獲得一組散射參數值、建立特徵模型以及測量並獲得誤差值的詳細方法皆已揭露於上述實施例中，故本文不再贅述於此。
經由上述步驟後，特徵模型產生模組507可使用相同的特徵模型建模方法，並利用同屬一訓練樣本組但不同的訓練集t1與t1'，分別建立出特徵模型cm與特徵模型cm'，而缺陷模型產生模組509可利用同屬一訓練樣本組但不同的測試集t2與t2'分別測量出特徵模型cm與特徵模型cm'的誤差值e1與e2。在本實施例中，缺陷測試系統500可重複執行(m-1)次上述之建立新的特徵模型步驟以及測量新的誤差值步驟，直到訓練樣本的m個子集合中的每一個子集合都當過測試集為止，藉此，缺陷模型產生模組509共可獲得m個誤差值。
在缺陷模型產生模組509獲得m個誤差值後，缺陷模型產生模組509可計算測量出的m個誤差值的平均誤差值，缺陷模 型產生模組509並可依據平均誤差值決定是否選用特徵模型cm以作為特定缺陷類型的缺陷模型，其中，所述特定缺陷類型可以是訓練集t1中的各筆訓練樣本具有之缺陷的種類及缺陷發生的程度。詳細而言，經由上述m次建立新的特徵模型的步驟以及測量新的誤差值的步驟，缺陷測試系統500可利用同一訓練樣本組且使用與特徵模型cm相同的建模方式建立其餘(m-1)個特徵模型，並且測量出每個特徵模型各自對應的誤差值(共m個誤差值)。若由m個誤差值計算出來的平均誤差值低於一預設的閾值，則代表使用與特徵模型cm相同的建模方式建立出的特徵模型，其精確度可以達到預期的標準。據此，缺陷模型產生模組509可基於低平均誤差值而決定選用特徵模型cm作為缺陷模型。進一步而言，缺陷模型產生模組509也可選用使用與特徵模型cm相同的建模方式建立出的特徵模型(例如：特徵模型cm')作為缺陷模型。
上述這種使用同一訓練樣本組建立並驗算特徵模型的方法稱為m-折交叉驗證法(m-fold crossValidaiton)，其具有下列的優點。首先，其可從有限的學習資料中獲取盡可能多的有效資訊。其次，交叉驗證法可從多個方向進行特徵模型的驗證，可以有效的避免陷入局部最小值。再者，其可以在一定程度上避免過度配適(Overfitting)問題。
針對不同訊號傳送頻率及三維晶片TSV孔洞缺陷百分率化之HFSS模擬S11參數及S21參數頻率響應的結果，如圖8A、8B及圖8C、8D所示。首先，圖8A及8B根據本發明一實施例分 別繪示HFSS模擬單層三維晶片TSV孔洞缺陷百分率的S11及S21參數的頻率響應圖，此圖反應了單層三維晶片TSV孔洞缺陷百分率在頻率200MHz至20GHz之間的頻率響應。S11參數是用來量測訊號的反射損失(Return Loss)，當S11參數值越低時，代表訊號的反射損失越低。孔洞缺陷的存在會導致入射RF訊號被吸收或散射。如圖8A所示，代表孔洞缺陷百分率為0的單層三維晶片的頻率響應曲線(正方形標記之曲線)具有最低的S11參數值。此外，由圖8A可知，TSV中存在的孔洞缺陷越少，單層三維晶片的反射損失越小。S21參數是用來量測訊號的饋入損失(Insertion Loss)，當S21參數值越高時，代表訊號的饋入損失越小。如圖8B所示，代表孔洞缺陷百分率為0的單層三維晶片的頻率響應曲線(正方形標記之曲線)具有最高的S21參數值，因此，由圖8B可知，TSV中存在的孔洞缺陷越少，單層三維晶片的饋入損失越小。
圖8C及8D根據本發明一實施例分別繪示HFSS模擬多層三維晶片TSV孔洞缺陷百分率S11及S21參數的頻率響應圖，此圖反應了多層三維晶片TSV孔洞缺陷百分率在頻率200MHz至20GHz之間的頻率響應。雖然圖8C及圖8D是模擬多層三維晶片的TSV孔洞缺陷，然而，在本實施例中，單層三維晶片與多層三維晶片的模擬結果大致相同。如圖8C所示，代表孔洞缺陷百分率為0的多層三維晶片的頻率響應曲線(正方形標記之曲線)具有最低的S11參數值，因此，由圖8C可知，TSV中存在的孔洞缺陷越少，多層三維晶片的反射損失越小。同樣地，如圖8D所示，代表 孔洞缺陷百分率為0的多層三維晶片的頻率響應曲線(正方形標記之曲線)具有最高的S21參數值。此外，由圖8D可知，TSV中存在的孔洞缺陷越少，多層三維晶片的饋入損失越小。
圖9根據本發明一實施例繪示堆疊多層三維晶片孔洞缺陷測試KNN及RF演算法特徵模型之效能比較的示意圖。在圖9實施例中，KNN演算法選擇K=5與隨機森林演算法進行性能比較。因為TSV為具有電容特性的元件，故對不同頻率範圍會有不同頻率響應之特徵。由圖8可以看出，頻率越高時，散射參數S11及S21的變化量越小，即是因為頻率越高時，因斷開(Disconnection)引發的串聯電容的阻值變小所導致。
實施m折交叉驗證KNN和隨機森林(RF)演算法建立缺陷模型，用以檢測堆疊多層三維晶片孔洞缺陷測試結果之效能，顯示了RF特徵模型可達到80%之精確度。由於KNN演算法是用於基於距離度量對測試數據進行分類的ad-hoc分類器，故KNN演算法在類別決策時，只與極少量的相鄰樣本有關且採用相同之權重，對目前蒐集之數據特性對判別類別的結果效能不如預期。對於當前訓練數據而言，KNN演算法顯示其隨著K值增加會使分類的精確度降低。相對而言，隨機森林演算法由於具有如下幾個特點：能夠有效地運行在大數據集上；能夠處理具有高維特徵的輸入樣本，而且不需要降維；能夠評估各個特徵在分類問題上的重要性；在生成過程中，能夠獲取到內部生成誤差的一種無偏估計。而實驗結果亦顯示隨機森林演算法的總體精度優於KNN演算法。 此外，隨機森林演算法的的精確度隨折疊數增加而提高。雖然精確度隨著折疊數的增加而增加，但它在折疊數20左右開始變平。
圖10根據本發明一實施例繪示適用於單層三維晶片及多層堆疊三維晶片的缺陷測試方法，此方法本發明揭露之缺陷測試系統500實施。在步驟S101中，基於三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型，並進入步驟S103。在步驟S103中，為每一個所述物理模型建立多筆訓練樣本以組成一訓練樣本組，並將該訓練樣本組分為m個子集合，其中(m-1)個子集合被分配為訓練集t1，剩下的1個子集合被分配為測試集t2，m可以是任意的正整數，並進入步驟S105。在步驟S105中，透過訓練集t1獲得對應於訓練集t1的一組散射參數值，並進入步驟S107。在步驟S107中，透過該組散射參數值建立特徵模型cm，並進入步驟S109。在步驟S109中，使用測試集t2測量特徵模型cm的誤差值e1，並判斷m個子集合中是否每一個子集合都當過測試集，並進入步驟S111。
在步驟S111中，若判斷的結果為否，即m個子集合中還有子集合尚未當過測試集，則重新執行步驟S103，將(m-1)個所述子集合分配為新的訓練集，並將剩下的1個所述子集合分配為新的測試集，其中組成新的測試集的子集合與組成所有先前的測試集的子集合相異。若判斷的結果為是，即m個子集合中每一個子集合都當過測試集，換言之，已使用m個不同的訓練集建立m個特徵模型，則進入步驟S113。在步驟S113中，使用測試集測量該 測試集對應的特徵模型的誤差值。須注意的是，測量各個特徵模型的誤差值的步驟，可以在建立完m個特徵模型後在同時執行，也可以每建立完一個特徵模型時即測量一次該特徵模型的誤差值，本發明並不加以限制。接著，利用m個誤差值計算出一平均誤差值，並依據該平均誤差值決定是否選用特徵模型cm以作為該至少一種缺陷類型的一缺陷模型，藉以判斷單層三維晶片或多層堆疊三維晶片的矽穿孔存在對應於該至少一種缺陷類型的缺陷。
綜上所述，本發明提供一種適用於三維晶片的缺陷測試方法及系統，可由建立的物理模型中，藉由有限元素分析萃取出多個不同物理模型下的S參數值，並將對應於單層TSV或多層TSV的S參數值作為三維晶片堆疊前或堆疊後之機器學習用的訓練集。透過將三維晶片的S參數值與依據訓練集所產生的特徵模型比較，本發明可以在不進行額外的可測試性電路設計以及不經由樣品準備去觀測缺陷之存在的情形下，依據不同的缺陷類型將三維晶片分類。如此，除了可達到非破壞性測試之目的外，藉由收集量測或模擬資料並加以訓練更可達到降低測試時間及成本的功效，從而可確保三維晶片之品質，並可加快生產過程。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
500‧‧‧缺陷測試系統
501‧‧‧物理模型產生模組
503‧‧‧訓練樣本產生模組
505‧‧‧散射參數值獲取模組
507‧‧‧特徵模型產生模組
509‧‧‧缺陷模型產生模組

Claims (16)

  1. 一種缺陷測試方法，適用於一單層三維晶片及一多層堆疊三維晶片，包括：基於一三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型；為每一個所述物理模型建立多筆訓練樣本以組成一訓練樣本組，並將該訓練樣本組分為一訓練集及一測試集；透過該訓練集獲得對應於該訓練集的一組散射參數值；透過該組散射參數值建立一特徵模型；以及使用該測試集測量該特徵模型的一誤差值，並依據該誤差值選用該特徵模型以作為該至少一種缺陷類型的一缺陷模型，藉以判斷該單層三維晶片或該多層堆疊三維晶片的矽穿孔存在對應於該至少一種缺陷類型的缺陷。
  2. 如申請專利範圍第1項所述的缺陷測試方法，其中「為每一個所述物理模型建立所述多筆訓練樣本以組成該訓練樣本組，並將該訓練樣本組分為該訓練集及該測試集」的步驟，更包括：將該訓練樣本組分為m個子集合，其中(m-1)個所述子集合被分配為該訓練集，剩下的1個所述子集合被分配為該測試集，其中m是任意的正整數。
  3. 如申請專利範圍第2項所述的缺陷測試方法，其中「使用該測試集測量該特徵模型的該誤差值，並依據該誤差值選用該 特徵模型以作為該至少一種缺陷類型的該缺陷模型」的步驟，更包括：在測量完該特徵模型的該誤差值之後，重新將其中(m-1)個所述子集合分配為一新的訓練集，將剩下的1個所述子集合分配為一新的測試集，其中組成該新的測試集的子集合與組成先前的測試集的子集合相異；依據該新的訓練集及該新的測試集建立一新的特徵模型，並測量該新的特徵模型的一新的誤差值；重複(m-1)次建立新的特徵模型的步驟以及測量新的誤差值的步驟，直到所述m個子集合中的每一個子集合都當過測試集為止；以及計算測量出的m個誤差值的一平均誤差值，並依據該平均誤差值決定是否選用該特徵模型以作為該至少一種缺陷類型的該缺陷模型。
  4. 如申請專利範圍第1項所述的缺陷測試方法，其中「基於三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的所述多個物理模型」的步驟，包括：依據一結構參數組，透過使用一高頻結構模擬器(High Frequency Structure Simulator，HFSS)建立所述多個物理模型，其中該結構參數組包括矽穿孔(Through Silicon Via，TSV)直徑、矽穿孔孔距(Pitch)、矽穿孔深度、矽穿孔深寬比(Aspect Ratio)、底部填料(Underfill)高度、底部填料的相對介電常數(Relative Permittivity)、疊對接合精確度(Bonding Overlay Accuracy)、使用熱壓(Thermocompression)時的接觸孔距(Contact Pitch)、使用錫鉛微凸塊(Solder Bump)時的接觸孔距、微凸塊直徑、微凸塊高度、每層堆疊的晶粒數量(Number of Die Per Stack)、底層二氧化矽厚度以及矽穿孔絕緣層厚度中的至少一種參數。
  5. 如申請專利範圍第4項所述的缺陷測試方法，其中所述多筆訓練樣本是依據與該物理模型一相同的結構參數組而建立。
  6. 如申請專利範圍第1項所述的缺陷測試方法，其中「透過該訓練集獲得對應於該訓練集的該組散射參數值」的步驟，包括：透過有限元素分析(Finite Element Method，FEM)獲得對應於該訓練集的該組散射參數值。
  7. 如申請專利範圍第1項所述的缺陷測試方法，其中「透過該組散射參數值建立該特徵模型」的步驟，包括：對該組散射參數值使用最近鄰居(K Nearest Neighbor，KNN)演算法及隨機森林(Random Forest，RF)演算法的其中之一，以產生該特徵模型。
  8. 如申請專利範圍第1項所述的缺陷測試方法，其中該至少一種缺陷類型的組成包括：矽穿孔(Through Silicon Via，TSV)技術造成的三維晶片缺陷，且該種缺陷包括孔洞缺陷(Void)、針孔缺陷(Pinhole)、微凸塊的裂縫(Bump Crack)以及開路故障(Open Fault)中的至少一種缺陷。
  9. 一種缺陷測試系統，適用於一單層三維晶片及一多層堆疊三維晶片，包括：一物理模型產生模組，該物理模型模組基於一三維晶片的至少一種缺陷類型，建立具有該至少一種缺陷類型的缺陷的多個物理模型；一訓練樣本產生模組，該訓練樣本產生模組為每一個所述物理模型建立多筆訓練樣本以組成一訓練樣本組，並將該訓練樣本組分為一訓練集及一測試集；一散射參數值獲取模組，該散射參數值獲取模組透過該訓練集獲得對應於該訓練集的一組散射參數值；一特徵模型產生模組，該特徵模型產生模組透過該組散射參數值建立一特徵模型；以及一缺陷模型產生模組，該缺陷模型產生模組使用該測試集測量該特徵模型的一誤差值，並依據該誤差值選用該特徵模型以作為該至少一種缺陷類型的一缺陷模型，藉以判斷該單層三維晶片或該多層堆疊三維晶片的矽穿孔存在對應於該至少一種缺陷類型的缺陷。
  10. 如申請專利範圍第9項所述的缺陷測試系統，其中該訓練樣本產生模組更將該訓練樣本組分為m個子集合，其中(m-1)個所述子集合被分配為該訓練集，剩下的1個所述子集合被分配為該測試集，其中m是任意的正整數。
  11. 如申請專利範圍第10項所述的缺陷測試系統，其中該缺陷模型產生模組更被用以：在該缺陷模型產生模組測量完該特徵模型的該誤差值之後，由該訓練樣本產生模組重新將(m-1)個所述子集合分配為一新的訓練集，將剩下的1個所述子集合分配為一新的測試集，其中組成該新的測試集的子集合與組成先前的測試集的子集合相異；由該特徵模型產生模組以依據該新的訓練集及該新的測試集建立一新的特徵模型，並由該缺陷模型產生模組測量該新的特徵模型的一新的誤差值；由該系統重複(m-1)次建立新的特徵模型的步驟以及測量新的誤差值的步驟，直到所述m個子集合中的每一個子集合都當過測試集為止；以及由該缺陷模型產生模組計算測量出的m個誤差值的一平均誤差值，該缺陷模型產生模組並依據該平均誤差值決定是否選用該特徵模型以作為該至少一種缺陷類型的該缺陷模型。
  12. 如申請專利範圍第9項所述的缺陷測試系統，其中該物理模型模組更依據一結構參數組，透過使用該物理模型模組內的一高頻結構模擬器(High Frequency Structure Simulator，HFSS)建立所述多個物理模型，其中該結構參數組包括矽穿孔(Through Silicon Via，TSV)直徑、矽穿孔孔距(Pitch)、矽穿孔深度、矽穿孔深寬比(Aspect Ratio)、底部填料(Underfill)高度、底部填料的相對介電常數(Relative Permittivity)、疊對接合精確度(Bonding Overlay Accuracy)、使用熱壓(Thermocompression)時的接觸孔距(Contact Pitch)、使用錫鉛微凸塊(Solder Bump)時的接觸孔距、微凸塊直徑、微凸塊高度、每層堆疊的晶粒數量(Number of Die Per Stack)、底層二氧化矽厚度以及矽穿孔絕緣層厚度中的至少一種參數。
  13. 如申請專利範圍第12項所述的缺陷測試系統，其中所述多筆訓練樣本是由該訓練樣本產生模組依據與該物理模型一相同的結構參數組而建立。
  14. 如申請專利範圍第9項所述的缺陷測試系統，其中該散射參數值獲取模組更透過有限元素分析(Finite Element Method，FEM)獲得對應於該訓練集的該組散射參數值。
  15. 如申請專利範圍第9項所述的缺陷測試系統，其中該特徵模型產生模組更對該組散射參數值使用最近鄰居(K Nearest Neighbor，KNN)演算法及隨機森林(Random Forest，RF)演算法的其中之一，以產生該特徵模型。
  16. 如申請專利範圍第9項所述的缺陷測試系統，其中該至少一種缺陷類型的組成包括：矽穿孔(Through Silicon Via，TSV)技術造成的三維晶片缺陷，且該種缺陷包括孔洞缺陷(Void)、針孔缺陷(Pinhole)、微凸塊的裂縫(Bump Crack)以及開路故障(Open Fault)中的至少一種缺陷。
TW106110815A 2017-03-30 2017-03-30 適用於三維晶片的缺陷測試方法及系統 TWI606531B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106110815A TWI606531B (zh) 2017-03-30 2017-03-30 適用於三維晶片的缺陷測試方法及系統
US15/604,671 US10303823B2 (en) 2017-03-30 2017-05-25 Defect detection method for 3D chip and system using the same
US16/383,683 US10776559B2 (en) 2017-03-30 2019-04-15 Defect detection method for multilayer daisy chain structure and system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106110815A TWI606531B (zh) 2017-03-30 2017-03-30 適用於三維晶片的缺陷測試方法及系統

Publications (2)

Publication Number Publication Date
TWI606531B true TWI606531B (zh) 2017-11-21
TW201838052A TW201838052A (zh) 2018-10-16

Family

ID=61023017

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106110815A TWI606531B (zh) 2017-03-30 2017-03-30 適用於三維晶片的缺陷測試方法及系統

Country Status (2)

Country Link
US (1) US10303823B2 (zh)
TW (1) TWI606531B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130016A (zh) * 2020-06-04 2021-07-16 北京世纪金光半导体有限公司 基于人工智能的晶片质量分析评价系统

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10776559B2 (en) * 2017-03-30 2020-09-15 I-Shou University Defect detection method for multilayer daisy chain structure and system using the same
US10809635B2 (en) * 2017-11-20 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Defect inspection method and defect inspection system
CN110045960B (zh) * 2018-01-16 2022-02-18 腾讯科技（深圳）有限公司 基于芯片的指令集处理方法、装置及存储介质
US11569981B1 (en) * 2018-08-28 2023-01-31 Amazon Technologies, Inc. Blockchain network based on machine learning-based proof of work
US10796068B2 (en) * 2018-09-11 2020-10-06 Samsung Electronics Co., Ltd. Standard cell design system, standard cell design optimization method thereof, and semiconductor design system
CN111175631A (zh) * 2018-11-12 2020-05-19 北京信息科技大学 一种基于机器学习的芯片互连通道的动态自检测方法
US20200168527A1 (en) * 2018-11-28 2020-05-28 Taiwan Semiconductor Manfacturing Co., Ltd. Soic chip architecture
US11151707B2 (en) * 2018-12-07 2021-10-19 Kla Corporation System and method for difference filter and aperture selection using shallow deep learning
US11475556B2 (en) * 2019-05-30 2022-10-18 Bruker Nano, Inc. Method and apparatus for rapidly classifying defects in subcomponents of manufactured component
US10885259B2 (en) * 2019-08-30 2021-01-05 Intel Corporation Random forest model for prediction of chip layout attributes
CN110796187A (zh) * 2019-10-22 2020-02-14 西安奕斯伟硅片技术有限公司 不良分类方法及装置
CN111008961B (zh) * 2019-11-25 2021-10-19 深圳供电局有限公司 一种输电线路设备缺陷检测方法及其系统、设备、介质
US11893506B1 (en) * 2020-06-09 2024-02-06 Hewlett-Packard Development Company, L.P. Decision tree training with difference subsets of training samples based on a plurality of classifications
CN114861588B (zh) * 2021-02-03 2024-03-19 上海寒武纪信息科技有限公司 用于芯片设计工具的参数配置方法及装置
TW202240393A (zh) 2021-04-12 2022-10-16 崛智科技有限公司 建立時間及保持時間之檢測系統及檢測方法
TWI812091B (zh) * 2021-04-21 2023-08-11 德商卡爾蔡司Ｓｍｔ有限公司 訓練機器學習邏輯及分析高深寬比結構中奈米柱橫截面環之方法、半導體檢測裝置、電腦程式及實體儲存媒體
CN113781484A (zh) * 2021-11-12 2021-12-10 聚时科技(江苏)有限公司 半导体芯片结构缺陷检测方法
TWI805083B (zh) * 2021-11-18 2023-06-11 財團法人工業技術研究院 異質整合檢測方法與異質整合檢測裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP2008091902A (ja) * 2006-09-29 2008-04-17 Samsung Electronics Co Ltd 半導体集積回路装置の不良分析方法及びシステム
CN102687263A (zh) * 2009-12-23 2012-09-19 电子科学工业有限公司 用于存储器修复的自适应处理限制
US20140062586A1 (en) * 2012-08-31 2014-03-06 National Tsing Hua University Double through silicon via structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2372379B1 (en) 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
WO2013033628A1 (en) 2011-09-01 2013-03-07 Rambus Inc. Testing through-silicon-vias
TWI530701B (zh) 2014-07-11 2016-04-21 國立成功大學 三維積體電路測試系統及其方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200622275A (en) * 2004-09-06 2006-07-01 Mentor Graphics Corp Integrated circuit yield and quality analysis methods and systems
JP2008091902A (ja) * 2006-09-29 2008-04-17 Samsung Electronics Co Ltd 半導体集積回路装置の不良分析方法及びシステム
CN102687263A (zh) * 2009-12-23 2012-09-19 电子科学工业有限公司 用于存储器修复的自适应处理限制
US20140062586A1 (en) * 2012-08-31 2014-03-06 National Tsing Hua University Double through silicon via structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130016A (zh) * 2020-06-04 2021-07-16 北京世纪金光半导体有限公司 基于人工智能的晶片质量分析评价系统
CN113130016B (zh) * 2020-06-04 2024-02-02 北京星云联众科技有限公司 一种基于人工智能的晶片质量分析评价方法

Also Published As

Publication number Publication date
TW201838052A (zh) 2018-10-16
US20180285493A1 (en) 2018-10-04
US10303823B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
TWI606531B (zh) 適用於三維晶片的缺陷測試方法及系統
US10776559B2 (en) Defect detection method for multilayer daisy chain structure and system using the same
Chen et al. Cost-effective integration of three-dimensional (3D) ICs emphasizing testing cost analysis
Ye et al. TSV open defects in 3D integrated circuits: Characterization, test, and optimal spare allocation
US8956889B2 (en) Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC)
US6061814A (en) Test circuitry for determining the defect density of a semiconductor process as a function of individual metal layers
Huang et al. Oscillation-based prebond TSV test
Huang et al. Machine-learning approach in detection and classification for defects in TSV-based 3-D IC
TWI401780B (zh) 可測試直通矽晶穿孔的結構及方法
Sung et al. A delay test architecture for TSV with resistive open defects in 3-D stacked memories
Kannan et al. Fault modeling and multi-tone dither scheme for testing 3D TSV defects
Wang et al. Pre-bond testing of the silicon interposer in 2.5 D ICs
Fang et al. TSV-defect modeling, detection and diagnosis based on 3-D full wave simulation and parametric measurement
Mekkoth et al. Yield learning with layout-aware advanced scan diagnosis
Huang et al. Delay testing and characterization of post-bond interposer wires in 2.5-D ICs
US8312407B2 (en) Integration of open space/dummy metal at CAD for physical debug of new silicon
Chuang et al. A deep learning-based screening method for improving the quality and reliability of integrated passive devices
CN114035013B (zh) 缺陷诊断方法和缺陷诊断装置
Maity et al. Identification of random/clustered TSV defects in 3D IC during pre-bond testing
Metzler et al. Computing detection probability of delay defects in signal line tsvs
Desineni et al. Hard to find, easy to find systematics; just find them
Papadopoulos et al. Oscillation-based technique for TSV post-bond test considerations
Huang et al. Defect detection for 3D through silicon via based on machine learning approach
Jung et al. Modeling and analysis of high-speed through silicon via (TSV) channel and defects
Madani et al. Fault tolerant techniques for TSV-based interconnects in 3-D ICs

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees