TWI401780B

TWI401780B - 可測試直通矽晶穿孔的結構及方法

Info

Publication number: TWI401780B
Application number: TW099123752A
Authority: TW
Inventors: Keng Li Su; Chih Sheng Lin; Wen Pin Lin; John H Lau
Original assignee: Ind Tech Res Inst
Priority date: 2010-07-20
Filing date: 2010-07-20
Publication date: 2013-07-11
Also published as: TW201205756A; US20120018723A1

Description

可測試直通矽晶穿孔的結構及方法

本發明係有關於一種測試結構，特別是有關於一種可測試3維積體電路直通矽晶穿孔(3D IC Through-Silicon Via)的測試結構。

隨著半導體製程的快速發展，在同一個實體包裝(package)內，已不再僅有單一片晶片(chip)，而是發展成多個晶片同時裝置在同一個實體中。目前的金屬氧化半導體(MOS)的閘極長度(gate length)越來越短，因而使得信號的傳輸速度變快。

在進入到深次微米(deep submicron meter)世代，RC延遲也開始嚴重地影響電路的效能。不過，藉由使用三維(3D)電路的連接方式，可以減少連接線的長度，因而減少RC延遲，並提高電路效能。

單一實體包裝內的各晶片之間的連接主要是利用直通矽晶穿孔(Through-Silicon Via；TSV)。然而，由於直通矽晶穿孔係為一填充非常深的導孔，因此，確認直通矽晶穿孔是否符合製作規格，是一件不容易的事。

本發明提供一種可測試直通矽晶穿孔的結構，包括至少一接地墊、一輸入墊、至少一第一直通矽晶穿孔、至少一第二直通矽晶穿孔以及一輸出墊，第一直通矽晶穿孔與第二直通矽晶穿孔間無連接線連接彼此。在一測試模式下，接地墊接收一接地信號。在測試模式下，輸入墊接收一測試信號。第一直通矽晶穿孔耦接輸入墊。輸出墊耦接第二直通矽晶穿孔。在測試模式下，根據輸入墊及輸出墊之至少一者的信號，得知一測試結果。藉由測試結果，可得知第一及第二直通矽晶穿孔的特性。

本發明另提供一種測試方法，用以測試一結構。當該結構經過一直通矽晶穿孔製程後，便可形成至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔。本發明之測試方法包括：提供一測試信號予該第一直通矽晶穿孔；測量該第一及第二直通矽晶穿孔之至少一者的信號，用以得到一測試結果；以及根據該測試結果，得知該第一及第二直通矽晶穿孔的特性。當提供一直流成分予該第一直通矽晶穿孔時，無法從該第二直通矽晶穿孔測量到直流信號。

為讓本發明之特徵能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：

在具有至少二直通矽晶穿孔的結構下，提供一測試信號。該測試信號可使得兩直通矽晶穿孔間，發生一耦合效應(coupling effect)。藉由測量直通矽晶穿孔的耦合及寄生RLC參數的變動量，便可得知直通矽晶穿孔是否符合規格。

另外，若在晶圓尚未進行薄型化前，便對直通矽晶穿孔進行測量，則可在得知直通矽晶穿孔製作不符規格的情況下，停止後續製程。因此，可有效提升良率與降低生產成本，並可避免後續無效的製程與堆疊封裝工作。

第1A圖為本發明之可測試直通矽晶穿孔的測試結構的一可能實施例。如圖所示，測試結構100包括，至少一接地墊(ground pad)、一輸入墊SI、直通矽晶穿孔TSV1、TSV2以及一輸出墊SO。在一可能實施例中，測試結構100係形成在一晶圓(wafer)中。

在本實施例中，第1A圖的測試結構100具有接地墊GI₁ 、GI₂ 、GO₁ 及GO₂ 。在一測試模式下，接地墊GI₁ 、GI₂ 、GO₁ 及GO₂ 之至少一者接收一接地信號GND。本發明並不限定接地墊的數量。在一可能實施例中，測試結構100具有一接地墊。此一接地墊可接近輸入墊SI、輸出墊SO或是設置在輸入墊SI與輸出墊SO之間。在另一可能實施例中，測試結構100具有兩接地墊，一者接近輸入墊SI，另一者接近輸出墊SO。在其它實施例中，測試結構100具有三個以上的兩接地墊。

另外，本發明並不限制接地墊GI₁ 、GI₂ 、GO₁ 及GO₂ 的設置位置。在一可能實施例中，接地墊GI₁ 、GI₂ 、GO₁ 及GO₂ 被劃分成一第一部分以及一第二部分。第一部分包括接地墊GI₁ 及GI₂ 。第二部分包括GO₁ 及GO₂ 。第一部分的一接地墊(如GI₁ 或GI₂ )與直通矽晶穿孔TSV1之間的距離小於與直通矽晶穿孔TSV2之間的距離。另外，第二部分的一接地墊(如GO₁ 或GO₂ )與直通矽晶穿孔TSV2之間的距離小於與直通矽晶穿孔TSV1之間的距離。在本實施例中，接地墊GI₁ 及GI₂ 接近輸入墊SI，並分別位於輸入墊SI的兩旁。接地墊GO₁ 及GO₂ 接近輸出墊SO，並分別位於輸出墊SO的兩旁。

在測試模式下，輸入墊SI接收一測試信號。本發明並不限定測試信號的種類。在本實施例中，測試信號具有一交流成分。在其它實施例中，測試信號除了具有交流成分，更具有一直流成分。本發明並不限制交流成分的頻率以及直流成分的位準。只要是能夠讓直通矽晶穿孔TSV1與TSV2之間發生耦合效應的信號，均可作為上述之測試信號。

直通矽晶穿孔TSV1耦接輸入墊SI。直通矽晶穿孔TSV2耦接輸出墊SO。在本實施例中，直通矽晶穿孔TSV1與TSV2之間不具有連接線連接彼此。因此，若僅提供直流信號子直通矽晶穿孔TSV1時，則無法在直通矽晶穿孔TSV2中，測量到任何信號，因直流信號無法使直通矽晶穿孔TSV1與TSV2發生耦合效應，故直通矽晶穿孔TSV1與TSV2之間為斷路(open)狀態。

在測試模式下，輸入墊SI接收一測試信號。由於該測試信號可讓直通矽晶穿孔TSV1與TSV2之間發生耦合效應，故可在輸入墊SI及輸出墊SO之至少一者中，測量到一寄生等效RLC阻抗測試結果。藉由此測試結果，便可得知直通矽晶穿孔TSV1及TSV2的特性。

在一可能實施例中，可藉由一S參數量測方法、一Y參數量測方法或是一Z參數量測方法，並利用高頻GSG測試探針，測量輸入墊SI及輸出墊SO之至少一者的信號，便可得到一寄生等效RLC阻抗測試結果。

當直通矽晶穿孔的製程不穩定，或是直通矽晶穿孔TSV1及TSV2製作不良(如側壁製作破洞、太薄或太厚)時，直通矽晶穿孔TSV1及TSV2之間的耦合效應以及寄生RLC參數也會隨之變動。因此，藉由輸入墊SI及輸出墊SO之至少一者的信號，便可達到監測直通矽晶穿孔元件製作狀態的功能。

第1B圖為第1A圖所示的測試結構100的俯視圖。如圖所示，連接線M1電性連接直通矽晶穿孔TSV1與輸入墊SI。連接線M2電性連接直通矽晶穿孔TSV2與輸出墊SO。本發明並不限定連接線M1及M2的種類。在一可能實施例中，連接線可為導體或半導體。

另外，直通矽晶穿孔TSV1與TSV2之間具有一距離D。本發明並不限定直通矽晶穿孔TSV1與TSV2之間的距離D的大小。在一可能實施例中，距離D係小於直通矽晶穿孔TSV1的直徑的10倍，但並非用以限制本發明。在其它實施例中，若測試信號的強度(power)足夠，則距離D可大於直通矽晶穿孔TSV1的直徑的10倍。另外，若直通矽晶穿孔的數量夠多，則距離D亦可大於直通矽晶穿孔TSV1的直徑的10倍。

再者，本發明並不限定直通矽晶穿孔TSV1與TSV2的表面形狀。在本實施例中，直通矽晶穿孔TSV1與TSV2的表面形狀均為圓形。在另一實施例中，直通矽晶穿孔TSV1與TSV2的表面形狀並不相同。在其它實施例中，直通矽晶穿孔TSV1與TSV2之一者的表面形狀可為矩形或其它形狀。

同樣地，本發明並不限制輸入墊SI、輸出墊SO、接地墊GI₁ 、GI₂ 、GO₁ 與GO₂ 的形狀。在本實施例中，輸入墊SI、輸出墊SO、接地墊GI₁ 、GI₂ 、GO₁ 與GO₂ 的形狀與直通矽晶穿孔TSV1與TSV2相同。

第2圖為第1A圖之測試結構之等效電路圖。如圖所示，直通矽晶穿孔TSV1可等效成，串聯的電阻Rvia_L 與電感Lvia_L 。同樣地，直通矽晶穿孔TSV2可等效成，串聯的電阻Rvia_R 與電感Lvia_R 。當提供一測試信號予輸入墊SI時，則直通矽晶穿孔TSV1與TSV2之間將發生耦合效應，故可以第2圖所示的等效電路圖表示。

符號210為提供測試信號的測試儀器的阻抗。電容Ccp為直通矽晶穿孔TSV1與TSV2之間的耦合電容。電容Cox1_L 及Cox2_L 為直通矽晶穿孔TSV1的氧化層(側壁)的等效電容。電容Csub1_L 及Csub2_L 為直通矽晶穿孔TSV1的介電層與晶圓基底110間的等效電容。電阻Rsub1_L 、Rsub2_L 、Rsub1_R 與Rsub2_R 為晶圓基底110的等效電阻。電容Cox1_R 及Cox2_R 為直通矽晶穿孔TSV2的氧化層(側壁)的等效電容。電容Csub1_R 及Csub2_R 為直通矽晶穿孔TSV2的介電層與晶圓基底110間的等效電容。

第3A圖為本發明之可測試直通矽晶穿孔的測試結構的另一實施例。如圖所示，測試結構300具有，接地墊G、輸入墊SI、輸出墊SO、直通矽晶穿孔TSV1~TSV4。在本實施例中，第3A圖僅顯示單一接地墊G，但並非用以限制本發明。在其它實施例中，接地墊的數量為複數個。

另外，本發明亦不限定直通矽晶穿孔的數量。在本實施例中，測試結構300具有四個直通矽晶穿孔。輸入墊SI透過連接線，電性連接直通矽晶穿孔TSV1與TSV3。輸入墊SO透過連接線，電性連接直通矽晶穿孔TSV2與TSV4。

當輸入墊SI接收到交流的測試信號時，則直通矽晶穿孔TSV1與TSV2之間發生耦合效應，而直通矽晶穿孔TSV3與TSV4之間發生耦合效應。因此，藉由測量輸入墊SI及輸出墊SO之至少一者的信號，便可得知直通矽晶穿孔TSV1~TSV4的特性。在另一實施例中，若僅提供直流信號予輸入墊SI時，則直通矽晶穿孔TSV1與TSV2呈斷路狀態。

第3B圖為第3A圖的俯視圖。在本實施例中，接地墊G、輸入墊SI及輸出墊SO的形狀(矩形)不同於直通矽晶穿孔TSV1~TSV4的表面形狀。在其它實施例中，直通矽晶穿孔TSV1~TSV4的表面形狀可為矩形。

為方便說明，第3B圖僅顯示直通矽晶穿孔TSV1與其它直通矽晶穿孔TSV2~TSV4之間的關係。如圖所示，直通矽晶穿孔TSV1與TSV2之間具有距離D₁₂ 。直通矽晶穿孔TSV1與TSV3之間具有距離D₁₃ 。直通矽晶穿孔TSV2與TSV4之間具有距離D₂₄ 。直通矽晶穿孔TSV3與TSV4之間具有距離D₃₄ 。在一可能實施例中，距離D₁₂ 、D₁₃ 、D₂₄ 及D₃₄ 彼此相等。在另一實施例中，距離D₁₂ 、D₁₃ 、D₂₄ 及D₃₄ 之至少一者不同於其餘距離中之至少一者。

本發明並不限定任一直通矽晶穿孔與其它直通矽晶穿孔之間的距離。直通矽晶穿孔TSV1~TSV4之間的距離與測試信號的強度及/或直通矽晶穿孔的數量有關。

舉例而言，當測試信號的強度足夠時，直通矽晶穿孔TSV1~TSV4之間可相隔較大的距離。當測試信號的強度較弱時，直通矽晶穿孔TSV1~TSV4之間需相隔較小的距離。

另外，若一第一結構具有四個直通矽晶穿孔，而一第二結構具有八個直通矽晶穿孔時，則在相同強度的測試信號下，第一結構的四個直通矽晶穿孔之間的距離小於第二結構的八個直通矽晶穿孔之間的距離。

第4A~4D圖為測試結構的直通矽晶穿孔之可能排列方式。在本實施例中，連接到輸入墊SI的直通矽晶穿孔稱為第一直通矽晶穿孔，而連接到輸入墊SO的直通矽晶穿孔稱為第二直通矽晶穿孔。

在第4A、4B及4D圖中，第一及第二直通矽晶穿孔係以一指叉(finger)方式排列。在第4C圖中，第一直通矽晶穿孔平行對齊第二直通矽晶穿孔。在本實施例中，第一直通矽晶穿孔彼此相距一第一距離；第二直通矽晶穿孔彼此相距一第二距離；第一及第二直通矽晶穿孔之間相距一第三距離。

在一可能實施例中，第一至第三距離相等。在另一可能實施例中，第一、第二及第三距離之至少一者不同於另二者之至少一者。在其它實施例中，第一、第二及第三距離之一者小於第一或第二直通矽晶穿孔的10倍直徑。另外，本發明並不限定第一及第二直通矽晶穿孔的數量。在一可能實施例中，第一直通矽晶穿孔的數量等於第二直通矽晶穿孔的數量。

第5圖為本發明之晶圓之一可能結構示意圖。如圖所示，晶圓500具有複數晶片(chip)。以晶片510為例，其具有內部電路511以及測試結構512。

內部電路511具有許多三維積體電路直通矽晶穿孔(3D IC TSV)。為了測試內部電路511的直通矽晶穿孔是否符合規格，在進行直通矽晶穿孔製程時，會同時在測試結構512中，形成多個直通矽晶穿孔。藉由量測測試結構512裡的直通矽晶穿孔是否符合規格，便可得知內部電路511的直通矽晶穿孔是否符合規格。

測試結構512的原理與第1A及3A圖所示的測試結構100及300相似，故不再贅述。在本實施例中，測試結構512裡的接地墊、輸入墊、輸出墊及直通矽晶穿孔係設置在內部電路511的周圍。藉由測試結構512所提供的測試結果，便可得知內部電路511裡的直通矽晶穿孔是否符合規格。

本發明並不限定測試直通矽晶穿孔的時間點。在一可能實施例中，在晶圓500進行完一磨薄程序後，再開始進行直通矽晶穿孔測試。此時，直通矽晶穿孔已貫穿晶圓500。在另一可能實施例中，在形成直通矽晶穿孔後，並且晶圓500尚未進行一磨薄程序前，便進行直通矽晶穿孔測試。

因此，若發現直通矽晶穿孔製程不穩定或是測試電路512裡的直通矽晶穿孔製作不良，便可立即停止後續的製程進行，可降低生產成本。由於晶圓500尚未進行一磨薄程序，故直通矽晶穿孔尚未貫穿晶圓500。

第6圖為本發明之測試方法之一可能流程圖。本發明之測試方法係用以一結構。當結構經過一直通矽晶穿孔製程後，便可在該結構上形成至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔。

首先，提供一測試信號給第一直通矽晶穿孔(步驟S610)。本發明並不限定測試信號的種類。在本實施例中，若提供一測試信號予該輸入墊時，該第一及第二直通矽晶穿孔之間具有一耦合效應(coupling effect)。在一可能實施例中，測試信號具有交流成分。在另一實施例中，測試信號具有交流及直流成分。在其它實施例中，若僅提供直流成分予第一直通矽晶穿孔時，則無法從第二直通矽晶穿孔測量到直流信號。

接著，測量第一及第二直通矽晶穿孔之至少一者的信號，用以得到一測試結果(步驟S630)。在一可能實施例中，藉由測量第一及第二直通矽晶穿孔之至少一者的一S參數阻抗、一Y參數阻抗或是一Z參數阻抗。

根據測試結果，得知第一及第二直通矽晶穿孔的等效RLC阻抗特性(步驟S650)。在一實施例中，藉由步驟S630所得到的一S參數阻抗、一Y參數阻抗或是一Z參數阻抗，便可得知第一及第二直通矽晶穿孔的等效RLC阻抗特性。

在本實施例中，藉由測量直通矽晶穿孔的耦合與寄生參數的變動量，便可得知直通矽晶穿孔製作是否符合規格。若在晶圓尚未進行薄型化前，先期量測直通矽晶穿孔結構是否符合規格，便可提升良率與降低生產成本，並可避免後續無效的後段製程與堆疊封裝工作。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、300．．．測試結構

110．．．晶圓基底

GND．．．接地信號

SI．．．輸入墊

TSV1~TSV4．．．直通矽晶穿孔

SO．．．輸出墊

D．．．距離

G、GI₁ 、GI₂ 、GO₁ 、GO₂ ．．．接地墊

M1、M2．．．連接線

210、Rsub、Rvia_L 、Rvia_R 、Rsub1_L 、Rsub1_R 、Rsub2_L 、Rsub2_R ．．．等效電阻

Ccp、Cox1_L 、Cox1_R 、Cox2_L 、Cox2_R 、Csub1_L 、Csub1_R 、Csub2_L 、Csub2_R ．．．等效電容

Lvia_L 、Lvia_R ．．．等效電感

500．．．晶圓

510．．．晶片

511．．．內部電路

512．．．測試結構

第1A圖為本發明之可測試直通矽晶穿孔的測試結構的一可能實施例。

第1B圖為第1A圖所示的測試結構100的俯視圖。

第2圖為第1A圖之測試結構之等效電路圖。

第3A圖為本發明之可測試直通矽晶穿孔的測試結構的另一實施例。

第3B圖為第3A圖的俯視圖。

第4A~4D圖為測試結構的直通矽晶穿孔之可能排列方式。

第5圖為本發明之晶圓之一可能結構示意圖。

第6圖為本發明之測試方法之一可能流程圖。

100．．．測試結構

110．．．晶圓基底

GND．．．接地信號

SI．．．輸入墊

TSV1、TSV2．．．直通矽晶穿孔

SO．．．輸出墊

GI₁ 、GI₂ 、GO₁ 及GO₂ ．．．接地墊

Rvia_L 、Rvia_R 、Rsub1_L 、Rsub1_R 、Rsub2_L 、Rsub2_R ．．．等效電阻

Lvia_L 、Lvia_R ．．．等效電感

M1、M2．．．連接線

Claims

一種可測試直通矽晶穿孔的結構，包括：至少一接地墊，在一測試模式下，接收一接地信號；一輸入墊，在該測試模式下，接收一測試信號；至少一第一直通矽晶穿孔，耦接該輸入墊；至少一第二直通矽晶穿孔；以及一輸出墊，耦接該第二直通矽晶穿孔，其中該第一及第二直通矽晶穿孔之間不具有連接線連接彼此；並且在該測試模式下，根據該輸入墊及輸出墊之至少一者的信號，得知一測試結果，藉由該測試結果，可得知該第一及第二直通矽晶穿孔的結構特性。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中該結構包括複數接地墊，該等接地墊可劃分成一第一部分以及一第二部分，該第一部分之一第一接地墊與該第一直通矽晶穿孔之間的距離小於該第一接地墊與該第二直通矽晶穿孔之間的距離，該第二部分之一第二接地墊與該第二直通矽晶穿孔之間的距離小於該第二接地墊與該第一直通矽晶穿孔之間的距離。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中該結構包括複數第一直通矽晶穿孔，以及複數第二直通矽晶穿孔，該等第一直通矽晶穿孔透過複數第一連接線彼此連接，該等第二直通矽晶穿孔透過複數第二連接線彼此連接。
如申請專利範圍第3項所述之可測試直通矽晶穿孔的結構，其中該等第一及第二直通矽晶穿孔，以一指叉方式排列。
如申請專利範圍第3項所述之可測試直通矽晶穿孔的結構，其中該等第一直通矽晶穿孔彼此相距一第一距離，該等第二直通矽晶穿孔彼此相距一第二距離，該等第一及第二直通矽晶穿孔之間相距一第三距離。
如申請專利範圍第5項所述之可測試直通矽晶穿孔的結構，其中該第一、第二及第三距離相同。
如申請專利範圍第5項所述之可測試直通矽晶穿孔的結構，其中該第一、第二及第三距離之至少一者不同於另二者之至少一者。
如申請專利範圍第5項所述之可測試直通矽晶穿孔的結構，其中該第一、第二及第三距離之一者小於該等第一或第二直通矽晶穿孔的10倍直徑。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中該第一及第二直通矽晶穿孔之至少一者的形狀為圓形或矩形。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，更包括：一內部電路，具有複數第三直通矽晶穿孔，其中該接地墊、該輸入墊、該輸出墊、該第一及第二直通矽晶穿孔設置在該內部電路之周圍，藉由該測試結果，得知該等第三直通矽晶穿孔是否正常。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中當提供該測試信號子該輸入墊時，該第一及第二直通矽晶穿孔之間具有一耦合效應。
如申請專利範圍第11項所述之可測試直通矽晶穿孔的結構，其中該測試信號具有一交流成分。
如申請專利範圍第12項所述之可測試直通矽晶穿孔的結構，其中該測試信號更具有一直流成分。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中在該測試模式下，該結構可以是尚未進行一磨薄程序。
如申請專利範圍第1項所述之可測試直通矽晶穿孔的結構，其中在該測試模式下，該結構已經進行一磨薄程序。
一種測試方法，用以測試一結構，當該結構經過一直通矽晶穿孔製程後，便可在該結構上形成至少一第一直通矽晶穿孔以及至少一第二直通矽晶穿孔，該測試方法包括：提供一測試信號予該第一直通矽晶穿孔；測量該第一及第二直通矽晶穿孔之至少一者的信號，用以得到一測試結果；以及根據該測試結果，得知該第一及第二直通矽晶穿孔的特性，其中當提供一直流成分予該第一直通矽晶穿孔時，無法從該第二直通矽晶穿孔測量到直流信號。
如申請專利範圍第16項所述之測試方法，其中當提供該測試信號予該輸入墊時，該第一及第二直通矽晶穿孔之間具有一耦合效應。
如申請專利範圍第17項所述之測試方法，其中該測試信號係為一交流成分。
如申請專利範圍第18項所述之測試方法，其中該測試信號更具有一直流成分。
如申請專利範圍第16項所述之測試方法，其中該測量步驟係測量該第一及第二直通矽晶穿孔之至少一者的一S參數阻抗、一Y參數阻抗或是一Z參數阻抗。