KR950006431B1 - 반도체장치 및 그의 제조방법 - Google Patents

반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR950006431B1
KR950006431B1 KR1019920000276A KR920000276A KR950006431B1 KR 950006431 B1 KR950006431 B1 KR 950006431B1 KR 1019920000276 A KR1019920000276 A KR 1019920000276A KR 920000276 A KR920000276 A KR 920000276A KR 950006431 B1 KR950006431 B1 KR 950006431B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
aluminum
silicon ladder
stress
Prior art date
Application number
KR1019920000276A
Other languages
English (en)
Other versions
KR920015495A (ko
Inventor
에쓰지 아시다데
히로시 아시다찌
히로시 모찌쯔기
유소 가네에
Original Assignee
미쓰비시뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시뎅끼 가부시끼가이샤
Publication of KR920015495A publication Critical patent/KR920015495A/ko
Application granted granted Critical
Publication of KR950006431B1 publication Critical patent/KR950006431B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01092—Uranium [U]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Silicon Polymers (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 및 그의 제조방법
제1도는 1실시예의 반도체장치의 단면도.
제2도는 종래의 반도체장치의 단면도.
제3도는 종래의 반도체장치의 제조방법의 고정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체소자 3 : 알루미늄
5 : 실리콘 래더포리마 응력완충 보호막
본 발명은 예를들면 몰드(mould)수지봉지형 반도체장치 및 그의 제조방법에 관한 것이다.
반도체소자의 미세화에 수반하여, 수지봉지형 반도체장치에서는, 봉지수지의 응력에 의한 휘발불량이나 소자의 오동작이 문제로 되어 수지층으로 되는 응력완충막을 소자 표면에 형성하는 방법이 발명되어 있다.
이 수지층에는 종래부터 포리마드(porymide)가 많이 소요되어 있다.
제2도는 예를들면 특개소 56-118334호 공보에 표시된 반도체 장치를 표시하는 단면도이고, 도면에 있어, 1은 반도체칩, 3은 반도체칩(1)상에 형성한 알루미(aluminum)배선 및 와이어 본딩(wire bonding)용 알루미패드(pad)로 되는 알루미늄막, 8은 PSG막, 9는 포리마드 응력완충보호막이다.
또, 제3도는 특개소 63-104450호 공보에 표시된 보호막의 창개법(窓開法)을 표시하는 고정단면도이고, 도면에 있어 11은 실리콘기판, 12는 SiO2막, 3은 알루미배선 및 패드로 되는 알루미늄막, 4는 SiN막, 8은 PSG막, 9는 포리마드 응력완충보호막이다.
제2도에 표시하는 반도체장치는 포리마드로되는 보호막을 설치하는 것에 의해,α선에 의한 소프트에러(soft error)를 일으키지 않고, 기계적 스트레스를 받아도 하지의 PSG에 크랙(crack)이 발생하지 않는 특징을 가진다.
또, 제3도에 표시하는 보호막의 창개법으로서는, 포리마드막 형성전에 CVD법에 의해 PSG막(8)을 형성한다. 그리고 포리마드막의 에칭후에, HF와 NH4F의 혼합액을 사용하여 PSG막을 에치(etch)제거한다.
만일, PSG막을 형성하지 않으면, 포리마드막을 에칭할때, 엣찬트로서 사용하는 알카리(alkali)용액이 알루미늄막(3) 표면을 침식하기 때문에, 알루미패드에 거칠어짐이 생긴다. 이 알루미패드 거칠어짐은, Au와 이어본딩시에 알루미패드와 Au와이어의 접합물량을 일어나게 하고, 반도체장치의 신뢰성 저하를 초래한다. PSG막은 이것을 방지하는 역할을 다한다.
제2도 및 제3도에 표시하는 반도체장치에는 응력완충보호막으로서 포리마드막이 사용되고 있다. 포리마드막은 경화후 막형성시에 인장응력을 발생하고, 막형성후에 약 5×108dyn/㎠의 잔류응력을 가진다. 이 인장응력이 하층의 알루미의 스트레스 마이그레이션(stresemigration)을 일으키기 때문에, 포리마드막 형성시에 알루미늄막에 설형상의 결손이 발생하고, 반도체장치의 신뢰성이 저하한다고 하는 과제가 있었다.
또, 제3도에 표시하는 보호막의 창개법으로서는 포리마드막을 에칭할때, 알루미늄막의 거칠어짐을 방지하기 위해 PSG막을 형성하지 않으면 안되고, 또 알루미패드부를 형성하기 위해서는, 더욱 이것을 에치제거할 필요가 있어, 프로세스가 복잡하게 되는 과제가 있었다.
본 발명은 그러한 과제를 해소하기 위해 이루어진 것이고, 알루미늄막의 결손의 발생이 방지된 반도체장치를 얻는 것을 목적으로 하고 있고, 본 발명의 다른 발명은 알루미막의 결손발생이 방지되는 동시에, 보다 용이하게 알루미늄막의 거칠어짐이 방지되어 신뢰성이 향상된 반도체장치의 제조방법을 얻을 수가 있다.
본 발명의 반도체장치는, 반도체소자 및 이 반도체소자에 형성한 화 1로 표시되는 고순도 실리콘 래더포리마(silcon ladder polymer)의 경화막으로 형성되는 응력완충보호막을 구비한 것이다.
본 발명의 다른 발명의 반도체장치의 제조방법은, 알루미늄막을 형성한 반도체소자에 화 1로 표시되는 고순도 실리콘 래더포리마막을 형성하고, 상기 알루미늄막을 노출되도록, 방향족계 유기용제에 의해 상기 고순도 실리콘 래더포리마막을 형성하고, 승온속도 20℃/min이상으로 승온하여 경화하고, 냉각속도 20℃/min 이상으로 냉각하여 응력완충보호막을 얻는 것이다.
본 발명에 있어서, 막형성시에 알루미늄막에 결손이 발생하는 것을 방지하고, 또한 알루미막을 침식하지 않는 방향족계 유기용제로 에칭할 수 있는, 저응력, 고순도 실리콘 래더포리막을 응력완충막에 사용하는 것으로, 소기목적을 달성할 수가 있다.
[실시예]
알루미늄막의 스트레스 마이그레이션에 기인하는 결손은, 알루미늄막에 직접 인터렉트하는 패시페이션막(예를들면 제1도중의 SiN막 4)의 응력에 의해 발생되는 것이 알려져 있으나〔간행물(일경 마이크로 디바이스, 5월호, 37페이지, 1987년, 및 동지, 12월호, 92페이지, 1986년 참조)〕, 더욱 응력 완충보호막의 형성프로세스에 있어서도 결손의 발생하는 것이 알게 되었다.
연구를 거듭한 결과, 막형성시에 발생하는 응력이 3×108dyn/㎠ 이하인 응력완충보호막을 사용하여, 또한, 막을 경화하기 위해 열처리를 할때, 승온속도, 냉각속도 함께 20℃/min 이상으로 하는 것에 의해, 알루미결손의 발생을 억제할 수 있는 것이 발견되었다.
종래, 응력완충보호막으로 사용하여 왔던 포리마드막은 기판에 전구체(前驅體)의 용액을 도포하고, 열처리하는 것에 의해 형성된다.
이때, 폐환반응을 경과하기 위해 차적수축이 생겨 냉각후, 막은 비교적 큰 인장력 응력을 가지는데 대해, 식(1)에 표시하는 것과 같은 포리마는 용액의 상태이더라도 분자량이 크고, 기판에의 도포후, 열처리를 한 경우에도, 말단수산기가 탈수 축합반응에 의해 경화하기 위해 체적 수축은 거의 없고, 냉각후의 잔류응력은 작다.
그런데, 스트레스 마이그레이션의 발생기구는, 그리프(creep)현상에 의한 것이도, 알루미늄막중의 공공(구멍)이 결정립(입)계에 집적하여 보이드를 형성한다고 생각된다. 따라서, 잔류응력이 작은 막을 사용하고, 또한 그리프 시간을 짧게하는 것으로 결손이 억제된다. 즉, 막경화시의 승온속도, 냉각속도를 크게하면 좋다.
또, 응력완충보호막에 식(1)에 표시하는 고순도 실리콘 래더포리마를 사용하면, PSG막등 타의 보호막을 사용하지 않아도 보호막의 에칭에 의한 알루미늄막의 거칠어짐이 생기는 것을 방지할 수가 있다.
본 발명에 관한 화 1에 표시되는 고순도 실리콘 래더포리마는 예를들면 특개평 1-92224호 공보의 고순도 프에닐 실리콘 래더포리마 및 그의 제조법에 표시된 방법에 의해 제조되어, 중량평균 분자량은 10만∼20만의 것이 사용된다. 10만 미만에서는 내크랙성이 떨어지고, 20만을 초과하면 에칭이 곤란하게 된다.
또, 상기 실리콘 래더포리마는, 알카리 금속, 철, 연, 동 및 하로겐(halogene)화수소 각각의 함유량은 0.1ppm이하이고, 우라늄(uranium), 토륨(thorium) 각각의 함유량이 0.1ppb 이하의 순도의 것을 사용하여, 그의 내부응력은 3×108dyn/㎝8이하이다.
본 발명의 다른 발명에 관한 응력완충 보호막을 얻기 위해서의 상기 고순도 실리콘 래더포리마의 열처리는, 승온속도 20℃/min 이상으로 경화하고, 냉각속도 20℃/min이상으로 냉각하는 것에 의해 행하여 진다.
상기 승온 및 냉각속도 이외에서는, 알루미늄막의 결손이 증가한다.
본 발명의 실시예의 반도체장치는, 몰드수지의 응력을 완충하는 응력완충 보호막으로서 중량평균 분자량이 10만∼20만의 말단수산기 실리콘 래더포리마를 바람직하게는 막두께 4㎛∼10㎛으로, 알루미늄막을 형성한 반도체소자에 도포하고, 그후 포토레지스트를 마스크로서 방향족계 유리용제로 에칭하여 현상하고, 소자의 폰딩(ponding)패드부이외를 덮도록 형성한다.
그리고, 실리콘 래더포리마막의 열처리에는 예열, 서냉(徐冷)의 프로세스를 가하지 않는 것에 의해 얻게 된다.
[실시예 1]
제1도는 본 발명의 1실시예의 반도체장치의 단면도이고, 도면에 있어 11은 반도체기판, 12는 해반도체기판(1)상에 형성된 SiO2막, 1은 반도체소자, 3은 반도체소자(1)상에 형성된 알루미배선 및 알류미전극 패드로 되는 알루미늄막, 4는 본딩 패드부이외에 형성된 SiN막, 5는 해 SiN막(4)상에 형성되어 응력완충 보호막으로서 기능하는 실리콘 래더포리마 응력완충 보호막, 6은 상기 알루미늄배선(3)에 접속된 본딩와이어, 7은 전체를 봉지하는 몰드수지이다.
상기 실리콘 래더포리마막의 형성프로세스를 설명한다.
중량 평균분자량이 15만인 식(1)에 표시하는 실리콘 래더포리마의 애니솔(anisole)용액을 25중량%의 농도에 조정했다.
이것을 본딩 패드부이외에 형성된 SiN막을 가지는 반도체 소차에 회전도포하고 4㎛의 포리마막을 형성했다.
이것을 250℃로 30분간 열처리했다.
실온으로 돌려서부터 포지형 포토레지스트 OFPR800(동경응화제)을 도포하고, 4㎛의 막두께로 했다. 마스크 노광후, 본딩패드부를 알카리 현상하였다. 그후, 마스크를 사용하지 않고 자외선으로 기판을 전면 노광하였다.
애니솔 농도가 30vol%인 애니솔/크실렌(Xylene)혼합용제를 사용하여 1분간 핀형상을 하고, n-초산브틸(butyl)에 의해 레지스트제거후, 승온속도 35℃/min으로 실온에서 350℃에서 승온하고, 1시간 유지한후, 냉각속도 35℃/min으로 실온에 돌아가게 하였다.
이와같이 하여 본딩패드이외를 덮는 응력완충 보호막이 형성된다.
그후 알루미배선과 리드프레임사이를 와이어본딩하여, 봉지 수지로 전체를 몰드하여, 제1도에 표시하는 반도체장치가 얻게된다.
알루미결손의 발생을 조사하기 위해, 실리콘 래더포리마막의 형성전후에 있어, 알루미배선을 현미경(동일개소를 동일배율)으로 관찰하였다.
반도체소자상의 중앙과 단, 3점에 대해 조사했으나, 알루미결손의 발생은 인정되지 않았다.
[실시예 2]
실시예 1에 있어서, 실리콘 래더포리마막의 열경화처리를 할때, 4℃/min의 속도로 실온에서 350℃까지 승온하는 외는 실시예 1과 동일하게 본 발명의 타의 실시예의 반도체장치를 얻었다.
실시예 1과 동일하게 알루미결손을 조사했더니, 관찰개소 3점의 평균으로 2개였다.
[실시예 3]
실시예 1에 있어서, 실리콘 래더포리마막의 열경화처리를 한후, 2℃/min의 속도로 실온까지 서냉하는 외는 실시예 1과 동일하여 본 발명의 더욱 실시예의 반도체장치를 얻었다.
실시예 1과 동일하게 알루미결손을 조사했더니, 관찰개소 3점의 평균으로 2개였다.
[비교예 1]
실시예 1에 있어서, 실리콘 래더포리마의 대신에 포리마드를 사용하여, 본딩패드부의 에칭에 알카리용액을 사용하는 외는 실시예 1과 동일하게 반도체장치를 얻었다. 에칭부는 알루미배선에 거칠어짐이 생겼으므로, 본딩패드 이외의 3점을 관찰하고, 평균을 구했다.
그 결과, 결손수는 7개였다.
[비교예 2]
실시예 1에 있어, 실리콘 래더포리마의 대신에 포리마드를 사용하여, 실시예 1과 동일하게 열경화처리후, 2℃/hr의 속도로 실온까지 서냉하는 외는, 실시예 1과 동일하게 반도체장치를 얻었다.
비교예 1고 동일한 에칭부는 알루미배선에 거칠어짐이 생겨서, 비교예 1과 동일하게 결손을 조사했더니 결손수는 11개 였다.
더욱, 상기 실시예에서는 고순도 실리콘 래더포리마의 중량 평균분자량이 15만의 것을 사용했으나, 12∼13만의 것도 같은 특성을 표시하였다.
이상 설명한 바와같이, 본 발명은 반도체소자 및 이 반도체소자에 형성한 식(1)으로 표시되는 고순도 실리콘 래더포리마의 경화막으로 형성되는 응력완충 보호막을 구비한 것을 사용하는 것에 의해, 알루미늄막의 거칠어짐을 방지하고, PSG막등의 타의 보호막을 형성할 필요도 없고, 구성의 간략화 된 반도체장치를 얻을 수가 있다.
또, 본 발명의 다른 발명은, 알루미늄막을 형성한 반도체 소자에 식(1)에 표시된 고순도 실리콘 래더포리마막을 형성하고, 상기 알루미늄막을 노출되도록, 방향족계 유기용제에 의해 상기 고순도 실리콘 래더포리마막을 현상하고, 승온 온도 28℃/min이상으로 승온하여 경화하고, 냉각속도 20℃/min이상으로 냉각하여 응력완충 보호막을 얻는 것에 의해, 알루미늄막의 결손발생이 방지되고, 신뢰성이 향상된 반도체 장치의 제조방법을 얻을 수가 있다.

Claims (2)

  1. 반도체소자 및 이 반도체소자에 형성한 다음식(1)으로 표시되는 고순도 실리콘 래더포리마(silicon ladder polymer)의 경화막으로 형성되는 응력완충 보호막을 구비한 반도체장치.
    (식중, n은 중량평균 분자량이 10만∼20만으로 되는 정수이다.)
  2. 알루미늄(aluminum)막을 형성한 반도체소자에 상기 제1항기재의 식(1)에 표시되는 고순도 실리콘 래더포리마막을 형성하고, 상기 알루미늄을 노출되도록, 방향족계 유기용제에 의해 상기 고순도 실리콘 래더포리마막을 현상하고, 승온속도 20℃/min이상으로 승온하여 경화하고, 냉각속도 20℃/min이상으로 냉각하여 응력완충 보호막을 얻는 반도체장치의 제조방법.
KR1019920000276A 1991-01-31 1992-01-10 반도체장치 및 그의 제조방법 KR950006431B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-010908 1991-01-31
JP3010908A JPH04261049A (ja) 1991-01-31 1991-01-31 半導体装置およびその製造方法
JP91-10908 1991-01-31

Publications (2)

Publication Number Publication Date
KR920015495A KR920015495A (ko) 1992-08-27
KR950006431B1 true KR950006431B1 (ko) 1995-06-15

Family

ID=11763389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000276A KR950006431B1 (ko) 1991-01-31 1992-01-10 반도체장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5180691A (ko)
JP (1) JPH04261049A (ko)
KR (1) KR950006431B1 (ko)
DE (1) DE4202290C2 (ko)
IT (1) IT1258835B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
JP2923408B2 (ja) * 1992-12-21 1999-07-26 三菱電機株式会社 高純度シリコーンラダーポリマーの製造方法
JPH0799271A (ja) * 1993-06-16 1995-04-11 Mitsubishi Electric Corp 半導体装置
JP3214186B2 (ja) * 1993-10-07 2001-10-02 三菱電機株式会社 半導体装置の製造方法
DE4432294A1 (de) * 1994-09-12 1996-03-14 Telefunken Microelectron Verfahren zur Reduzierung der Oberflächenrekombinationsgeschwindigkeit in Silizium
US5600151A (en) * 1995-02-13 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device comprising a semiconductor substrate, an element formed thereon, and a stress-buffering film made of a silicone ladder resin
KR100216991B1 (ko) * 1996-09-11 1999-09-01 윤종용 접착층이 형성된 리드 프레임
TW480636B (en) * 1996-12-04 2002-03-21 Seiko Epson Corp Electronic component and semiconductor device, method for manufacturing and mounting thereof, and circuit board and electronic equipment
EP0890981B1 (en) * 1997-07-11 2003-02-12 Robert Bosch Gmbh Enhanced underfill adhesion of flip chips
US5869219A (en) * 1997-11-05 1999-02-09 Taiwan Semiconductor Manufacturing Co. Ltd. Method for depositing a polyimide film
DE19827593A1 (de) * 1998-06-20 1999-12-23 Abb Patent Gmbh Verfahren zur Ertüchtigung von Freileitungsisolatoren
US6110815A (en) * 1998-06-23 2000-08-29 Lsi Logic Corporation Electroplating fixture for high density substrates
US6599995B2 (en) * 2001-05-01 2003-07-29 Korea Institute Of Science And Technology Polyalkylaromaticsilsesquioxane and preparation method thereof
US7091131B2 (en) * 2002-03-21 2006-08-15 Micron Technology, Inc. Method of forming integrated circuit structures in silicone ladder polymer
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL241488A (ko) * 1958-07-21 1900-01-01
US3792012A (en) * 1972-03-17 1974-02-12 Gen Electric Silicone resin useful in molding compositions
JPS5336997B2 (ko) * 1973-10-12 1978-10-05
DE2548060C2 (de) * 1975-10-27 1984-06-20 Siemens AG, 1000 Berlin und 8000 München Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JPS56118334A (en) * 1980-02-22 1981-09-17 Fujitsu Ltd Semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPH0783075B2 (ja) * 1986-03-14 1995-09-06 三菱電機株式会社 半導体装置の製造方法
JPS63104450A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd 保護膜の窓開法
JPS63213347A (ja) * 1987-02-27 1988-09-06 Mitsubishi Electric Corp 半導体装置
JPH0192224A (ja) * 1987-04-20 1989-04-11 Mitsubishi Electric Corp 高純度フェニルシリコーンラダーポリマーの製造法
JPS63269554A (ja) * 1987-04-27 1988-11-07 Mitsubishi Electric Corp 半導体装置
US4827326A (en) * 1987-11-02 1989-05-02 Motorola, Inc. Integrated circuit having polyimide/metal passivation layer and method of manufacture using metal lift-off
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
JP2597396B2 (ja) * 1988-12-21 1997-04-02 ローム株式会社 シリコーンゴム膜のパターン形成方法
US5081202A (en) * 1989-11-17 1992-01-14 Mitsubishi Denki Kabushiki Kaisha High purity phenyl silicone ladder polymer and method for producing the same
JP2613128B2 (ja) * 1990-10-01 1997-05-21 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE4202290C2 (de) 2001-07-19
JPH04261049A (ja) 1992-09-17
DE4202290A1 (de) 1992-08-13
IT1258835B (it) 1996-02-29
KR920015495A (ko) 1992-08-27
ITMI920178A1 (it) 1993-07-30
US5180691A (en) 1993-01-19
ITMI920178A0 (it) 1992-01-30

Similar Documents

Publication Publication Date Title
KR950006431B1 (ko) 반도체장치 및 그의 제조방법
EP0026967B1 (en) A method of manufacturing a semiconductor device using a thermosetting resin film
EP0034455B1 (en) Semiconductor device having a protective layer, and method for producing it
JPH06177122A (ja) 酸化ケイ素膜の形成方法
US5171716A (en) Method of manufacturing semiconductor device with reduced packaging stress
JP2773660B2 (ja) 半導体装置
JPH04142069A (ja) 半導体装置
EP0275588B1 (en) Method of fabricating a semiconductor device with reduced packaging stress
Bolger et al. Die attach in Hi-Rel P-Dips: Polyimides or low chloride epoxies?
US5045918A (en) Semiconductor device with reduced packaging stress
US6060343A (en) Method of forming an integrated circuit device having cyanate ester buffer coat
EP0114106B1 (en) Method for manufacturing a semiconductor memory device having a high radiation resistance
Satou et al. Polyimides for semiconductor applications
JPS6255696B2 (ko)
KR940007290B1 (ko) 와이어 본딩 패드 형성방법
JPH0799271A (ja) 半導体装置
JPH1135915A (ja) 樹脂封止型半導体装置
JP2674670B2 (ja) 半導体装置の製造方法
JP3129281B2 (ja) 半導体装置の製造方法
JP2865224B2 (ja) 樹脂封止型半導体装置
JPS59219943A (ja) 半導体装置製造方法
KR20190079165A (ko) 웨이퍼 레벨 패키지 제조방법
JPH09181101A (ja) 半導体装置の製造方法
KR20010088439A (ko) 버퍼층으로서 레지스트를 갖는 반도체 디바이스
Gentle Oxidation of hydrogen silsesquioxane,(HSiO3/2) n, by rapid thermal processing

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020610

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee