JPS6141129B2 - - Google Patents

Info

Publication number
JPS6141129B2
JPS6141129B2 JP52110204A JP11020477A JPS6141129B2 JP S6141129 B2 JPS6141129 B2 JP S6141129B2 JP 52110204 A JP52110204 A JP 52110204A JP 11020477 A JP11020477 A JP 11020477A JP S6141129 B2 JPS6141129 B2 JP S6141129B2
Authority
JP
Japan
Prior art keywords
aluminum electrode
electrode layer
forming
insulating film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52110204A
Other languages
English (en)
Other versions
JPS5443466A (en
Inventor
Hiroshi Miike
Goro Hagio
Masami Yokozawa
Hideaki Nagura
Kanji Mizukoshi
Mikio Nishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP11020477A priority Critical patent/JPS5443466A/ja
Publication of JPS5443466A publication Critical patent/JPS5443466A/ja
Publication of JPS6141129B2 publication Critical patent/JPS6141129B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は厚いアルミニウム電極を必要とする半
導体装置におけるアルミニウム電極の形成をリフ
トオフ法により可能とする半導体装置用アルミニ
ウム電極の形成方法に関する。
半導体装置の電極材料としてアルミニウムは広
く用いられている。このアルミニウム電極形成方
法の1つにリフトオフ法と称される方法がある。
この方法はすでによく知られているように全ての
拡散処理を完了した半導体基板の表面全域を覆う
絶縁被膜に写真食刻処理を施すことにより電極形
成部の絶縁被膜を除去したのち、食刻液に対する
マスクとして作用したホトレジスト膜を除去する
ことなく半導体基板の表面全域にアルミニウム電
極層を形成し、次いでホトレジストを除去する処
理を施し、ホトレジストの除去と同時にこの上に
形成されているアルミニウム電極層を除去して電
極形成部にのみアルミニウム電極層を残す方法で
ある。
なお、ホレジスト膜の除去とともにこの上のア
ルミニウム電極層が除去されるのは絶縁被膜を除
去して形成した開孔の底部に露呈する半導体基板
表面とを絶縁被膜上に残されるホトレジスタ膜の
上表面との間の段差が大きいため、このような段
部部を有する半導体基板上の全域にアルミニウム
電極層を形成した場合、段部すなわち開孔端縁に
おいてアルミニウム電極層が薄くなり、したがつ
てこの部分でアルミニウム電極層が容易に切断さ
れる現象によるものである。
以下説明したリフトオフ方法により電極を形成
するならば電極形成のための作業能率あるいは歩
留りを高めることができる。しかしながら、リフ
トオフ法ではすでに説明したように半導体基板上
の段部を越えてのびるアルミニウム電極の厚みが
この段部において他部分の厚みより十分に薄く、
しかも、その絶対値がオトレジストの溶解除去の
工程で切断されうる程度の厚みとなることが絶対
的条件となる。
したがつて、この方法は、アルミニウム電極層
の厚みが比較的小さくてよい小電力用半導体装置
の電極形成には好適といえる。しかしながら、比
較的大きな電力を取り扱う半導体装置のアルミニ
ウム電極層のようにその厚みが比較的きなもので
は段部におけるアルミニウム電極層の厚みが他の
部分にくらべて小さいとはいえその絶対値は大で
あり、リフトオフが殆んど不可能であるか、仮り
に可能であつてもかなり長い時間にわたりレジス
ト膜の除去液に半導体装置を浸漬する必要があ
り、このために半導体基板へ直接被着しているア
ルミニウム電極層の被着力が低下する不都合が生
じるのであつた。
本発明は、かかるリフトオフ法による電極形成
の適用範囲をアルミニウム電極層の厚みが大であ
る半導体装置にまで拡げるに際し、工業的にみて
極めて有利な電極の形成方法を提供するものであ
り、本発明の特徴はアルミニウム電極層をリフト
オフするためのレジスト膜除去工程に先行させて
アルミニウム電極層にこれを溶解することがで
き、しかも溶解速度が小さく制御が容易なアンモ
ニア水による溶解処理を施し、こののちレジスタ
膜を溶解除去するところにある。以下にシリコン
トランジスタのアルミニウム電極の形成方法を例
に本発明を詳細に説明する。
第1図はコレクタ領域となるシリコン基板1に
ベース領域2ならびにエミツタ領域3が作り込ま
れ、さらに表面全域が二酸化シリコン膜4で覆わ
れたトランジスタ基板を示す断面図である。かか
るトランジスタのベース領域2とエミツタ領域3
へアルミニウム電極を形成するにあたり、本発明
の方法でも先ず周知の写真食刻法による二酸化シ
リコン膜への電極形成用窓穿けがなされる。第2
図は、この窓穿けが完了した状態を示し、図中5
はベース領域上に穿設された窓、6はエミツタ領
域上に穿設された窓そして7はホトレジスト膜で
ある。このようにして窓5および6の形成された
半導体基板上に次いでホトレジスト膜7を残した
ままの状態を維持してアルミニウム電極層8を真
空蒸着により形成する〔第3図a〕。このアルミ
ニウム電極層8は図示するように二酸化シリコン
膜4とホトレジスト膜7とからなる二層被膜上も
含めてシリコン基板板上の全域に形成されるが、
その厚みは二層被膜の端縁すなわち窓5と6の開
孔端部で薄く他の部分で厚いものとなる。第3図
bは第3図aのB部分を拡大した断面図であり、
アルミニウム電極層8の厚みがたとえば4μmで
あるとき開孔端部におけを厚みt1は約1.5μm程
度であり、この厚みt1のアルミニウム電極層はホ
トレジスト膜の溶解除去工程では容易に分断され
ない。
本発明では、リフトオフのための処理に先だつ
て上記のような厚いアルミニウム電極層の形成さ
れたシリコン基板は、アルミニウムの溶解剤とし
て作用するものの、溶解速度が小さい溶液である
アンモニア水の中へ浸漬される。たとえば、70
℃に加熱されたアンモニア水中へ約2分間浸漬し
た場合、アルミニウム電極層は約1μm程度溶解
される。したがつて、この処理を経ることにより
アルミニウム電極層8の厚みは第4図aならびに
同図のB部分の拡大断面図を示す第4図bで示す
ように処理前にくらべて薄くなる。
すなわち、厚さ(4μm)であつた部分が厚さ
t′(3μm)に、厚さt1(1.5μm)であつた部分
が厚さt1′(0.5μm)となる。アンモニア水によ
る溶解速度が小さいため、粒界に沿つた腐食が顕
著になり、アルミニウム電極層8の膜厚がt1′で
ある部分にはこれを貫通するピツトが発生しやす
くなる。このピツトはこの後実施されるリフトオ
フのための処理で、ホトレジストとこれの除去液
との接触を助長するように作用する。かかる処理
を施したのち半導体基板をホトレジストの除去液
に浸漬してホトレジスト膜を溶解除去するとホト
レジスタ膜上のアルミニウム電極層はシリコン基
板の面上から浮き、関孔端縁部の薄い部分で分断
されてシリコン基板上から取りさられる。この処
理に際して超音波振動を利用するならば上記の分
断は容易になる。第5図は以上の過程を経てベー
スならびにエミツタ電極が形成されたシリコン基
板の断面図であり、図示するようにベース領域2
上の所定部分にベース電極9が、また、エミツタ
領域3上の所定部分にエミツタ電極が形成され
る。これらの電極は、従来のリフトオフ法では得
られなかつた厚い膜厚を有している。なお、この
ようにしてシリコン基板上の所定部分にアルミニ
ウム電極を形成したのちシリコン基板とアルミニ
ウム電極との間の接触抵抗を低下させるために
500℃で約30分程度の加熱処理を施すことにより
本発明の方法によるアルミニウム電極の形成が完
了する。
以上の説明から明らかなように、本発明の半導
体装置用アルミニウム電極の形成方法は、厚い電
極を必要とする電力用半導体装置の電極形成をリ
フトオフ法により可能とするものであり、電力用
半導体装置の電極形成作業の能率を大幅に高める
ことができ、何ら特別な工程を付加することな
く、多数枚の半導体基板を同時に処理でき、さら
にばらつきも生じにくいため工業的にみて極めて
好都合である。
【図面の簡単な説明】
第1図,第2図,第3図a,第4図a,第5図
は本発明の半導体装置用アルミニウム電極の形成
方法の一実施例の工程断面図、第3図b,第4図
bは同aのそれぞれの要部拡大断面図である。 1……シリコン基板(コレクタ領域)、2……
ベース領域、3……エミツタ領域、4……二酸化
シリコン膜、5,6……電極形成用の窓、7……
ホトレジスト膜、8……アルミニウム電極層、9
……ベース電極、10……エミツタ電極。

Claims (1)

    【特許請求の範囲】
  1. 1 全ての拡散処理が完了し表面が絶縁被膜で覆
    われてなる半導体基板の前記絶縁被膜に写真食刻
    処理を施し電極形成用の窓を穿設する工程、同工
    程で除去することなく残存させた絶縁被膜上の写
    真食刻マスクを除くことなく半導体基板上の全域
    にアルミニウム電極層を厚く形成する工程、同工
    程でアルミニウム電極層の形成された半導体基板
    をアルミニウムを溶解するアンモニア水に浸漬
    し、アルミニウム電極層の全域を所定の厚みだけ
    溶解する工程および前記各工程を経た半導体基板
    を前記写真食刻マスクの溶解液へ浸漬し、写真食
    刻マスクを除去し、同時にこの上のアルミニウム
    電極層を取り去る工程を備えてなる半導体装置用
    アルミニウム電極の形成方法。
JP11020477A 1977-09-12 1977-09-12 Electrode formation method for semiconductor device Granted JPS5443466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11020477A JPS5443466A (en) 1977-09-12 1977-09-12 Electrode formation method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11020477A JPS5443466A (en) 1977-09-12 1977-09-12 Electrode formation method for semiconductor device

Publications (2)

Publication Number Publication Date
JPS5443466A JPS5443466A (en) 1979-04-06
JPS6141129B2 true JPS6141129B2 (ja) 1986-09-12

Family

ID=14529684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11020477A Granted JPS5443466A (en) 1977-09-12 1977-09-12 Electrode formation method for semiconductor device

Country Status (1)

Country Link
JP (1) JPS5443466A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5743419A (en) * 1980-08-29 1982-03-11 Fujitsu Ltd Manufacture of semiconductor device
JPS57176769A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519382A (ja) * 1974-07-11 1976-01-26 Kyushu Nippon Electric Kinzokuhakumakukeiseihoho

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS519382A (ja) * 1974-07-11 1976-01-26 Kyushu Nippon Electric Kinzokuhakumakukeiseihoho

Also Published As

Publication number Publication date
JPS5443466A (en) 1979-04-06

Similar Documents

Publication Publication Date Title
JPS6141129B2 (ja)
US4067100A (en) Method of making a semiconductor device
US4035206A (en) Method of manufacturing a semiconductor device having a pattern of conductors
JPS5961074A (ja) 電界効果トランジスタの製造方法
US3953266A (en) Process for fabricating a semiconductor device
JPH07176501A (ja) 半導体装置の製造方法
JPS6193629A (ja) 半導体装置の製造方法
JPS6132421A (ja) 半導体装置の製造方法
JPS6019661B2 (ja) 電極形成法
JPS6059742B2 (ja) 半導体装置およびその製造方法
JP2912002B2 (ja) 半導体装置の製造方法
JP2825284B2 (ja) 半導体装置の製造方法
JPS6039875A (ja) 半導体装置の製造方法
JPS5984442A (ja) 半導体装置の製造方法
JPH0766153A (ja) 半導体装置の製造方法
JP3653960B2 (ja) 半導体装置の製造方法
JPH02189936A (ja) 半導体装置の製造方法
JPS61166173A (ja) 薄膜トランジスタ装置
JPS6197870A (ja) 半導体装置の製造方法
JPS61105875A (ja) 半導体装置の製造方法
JPS62142334A (ja) 金属パタ−ンの形成方法
JPS61244026A (ja) 半導体装置の製造方法
JPS641065B2 (ja)
JPS61287146A (ja) 多層配線の形成方法
JPS5821843A (ja) 半導体装置の製造方法